JP2009517875A - 高出力用途向けレーザ・ヒューズ構造体 - Google Patents

Abstract

【課題】高出力用途向けレーザ・ヒューズ構造体を提供する。
【解決手段】具体的には、本発明のレーザ・ヒューズ構造体は、第１および第２の導電性支持要素（１２ａ，１２ｂ）と、少なくとも１つの導電性可融性リンク（１４）と、第１および第２の接続要素（２０ａ，２０ｂ）と、第１および第２の金属線（２２ａ，２２ｂ）と、を含む。導電性支持要素（１２ａ，１２ｂ）、導電性可融性リンク（１４）、および金属線（２２ａ，２２ｂ）が第１の金属レベル（３）に設置されるのに対し、接続要素（２０ａ，２０ｂ）は、第２の、異なる金属レベル（４）に設置されかつ、第１および第２の金属レベル（３，４）の間を延びる導電性バイア・スタック（１８ａ，１８ｂ，２３ａ，２３ｂ）により導電性支持要素（１２ａ，１２ｂ）および金属線（２２ａ，２２ｂ）に接続される。
【選択図】図１

Description

本発明は、高出力用途向けレーザ・ヒューズのデザインに関する。より具体的には、本発明は、様々な機能回路を集積回路（ＩＣ）チップのパワー・プレーンに接続するためまたはこれから切断するためにＩＣチップにおいて用い得るレーザ・ヒューズに関する。

半導体製造における現在の傾向は、サイズが低減された集積回路（ＩＣ）チップを製作することである。従って、そのようなＩＣチップを含む機能回路は、複雑度を増大し続けている。これは、不良要素または不良導体に起因する不良チップの可能性を増大させる。この問題に対する１つの解決策は、ＩＣチップ上に余剰な回路または余剰な要素を設けることである。例えば、もし一次回路または要素が不良になれば、その不良回路の代わりに余剰な回路または要素を用いることができ、これは、不良回路または要素の論理的機能停止および余剰な回路または要素の起動を伴う。論理的機能停止手法の１つの主要な不利点は、不良回路または要素が、ＩＣチップのパワー・プレーンに依然として接続されており、論理的機能停止後にＩＣチップからパワーを消耗し続けることであり、このことにより、特に低出力論理用途において、前もって設定されたパワー仕様の違反のため機能チップが不合格にされることが起こり得る。

従って、不良回路および要素を物理的かつ永続的に解消し、それらをＩＣチップのパワー・プレーンから分離する必要がある。

さらに、ＩＣチップ製造技術における進歩により、増大し続ける数の機能を単一のＩＣチップ上に実装することが可能になり、数多くの多様な顧客用途のために急増したＩＣチップ部品数を合理化しかつ低減するために多くの努力がつぎ込まれてきた。もし「ｏｎｅ−ｃｈｉｐ−ｆｉｔｓ−ａｌｌ」モデルがＩＣチップ製造工程に提供されれば、大きな費用節約を実現することができ、ＩＣチップの特注修正（ｃｕｓｔｏｍ−ｍｏｄｉｆｉｃａｔｉｏｎ）または「個別化（ｐｅｒｓｏｎａｌｉｚａｔｉｏｎ）」が、特定の顧客用途に応じてＩＣチップの機能を調整するために製造後に実行される。現在、特注修正または個別化は、様々な機能回路または要素の論理的起動または機能停止によって論理レベルにおいて行われている。しかしながら、論理的特注修正または個別化の後、未使用の回路または要素は、ＩＣチップのパワー・プレーンに依然として結合されており、ＩＣチップからパワーを消耗し続ける。そのような未使用の回路または要素によっても、特に低出力論理用途において、前もって設定されたパワー仕様の違反のためチップが不合格にされることが起こり得る。

従って、未使用回路または要素を完全に排除し、それらをチップ・パワー・プレーンから分離し、全体的なチップ・ローディングを低減するように、ウェハ・レベルにおいてＩＣチップの特注修正または個別化を提供する必要もある。

レーザ・ヒューズは、低い電圧降下（０．１Ｖのオーダー）および低いデューティ・サイクル（０．００１％のオーダー）を一般に特徴とする低出力用途において、不良回路または要素を永続的にキャンセルするためおよびＩＣチップを特注修正／個別化するために用いられてきた。他方で、現在利用可能なレーザ・ヒューズを、高い電圧降下（少なくとも２Ｖのオーダー）および高いデューティ・サイクル（少なくとも０．００１％のオーダー）を特徴とする高出力用途において用いることは、高い電圧および高いデューティ・サイクルの下でのヒューズ再生（ｆｕｓｅ ｒｅｇｒｏｗｔｈ）のせいで信頼性欠陥という結果になった。

従って、高い電流容量を有し、高出力用途における使用に適する改善されたレーザ・ヒューズ構造体を提供することは有利であろう。

本発明は、１つの態様において、
集積回路（ＩＣ）チップ中の第１の金属レベルにおいて間隔を置いた関係で設置された第１および第２の導電性支持要素と、
第１および第２の導電性支持要素を直接接続するために、これらの第１および第２の導電性支持要素間の第１の金属レベルに設置された少なくとも１つの導電性可融性リンクと、
ＩＣチップの第２の、異なる金属レベルに設置された第１および第２の接続要素であって、第１および第２の導電性支持要素がそれぞれ、第１および第２の接続要素に、第１および第２の金属レベル間を延びる１つ以上の導電性バイアを各々が含む第１および第２のバイア・スタックにより接続される、第１および第２の接続要素と、
第１の金属レベルに設置された第１および第２の金属線であって、第１および第２の接続要素はそれぞれ、第１および第２の金属線に、第１および第２の金属レベル間を延びる１つ以上の導電性バイアを各々が含む第３および第４のスタックにより接続される、第１および第２の金属線と、
を含む、
レーザ・ヒューズ構造体に関する。

別の態様において、本発明は、０．５μｊ〜２．５μｊの範囲のエネルギー・レベルを有する少なくとも１つのレーザ・ビームを、上記のレーザ・ヒューズ構造体の導電性可融性リンクに適用することにより、上記のレーザ・ヒューズ構造体をプログラムするための方法に関する。

さらに別の態様において、本発明は、上記のレーザ・ヒューズ構造体を含む集積回路（ＩＣ）チップに関し、レーザ・ヒューズ構造体の第１の金属レベルは、ＩＣチップの最後の銅レベルである。

本発明のさらなる態様は、単一の可融性リンクまたは平行に配列された複数の可融性リンクを含み、ＩＣチップの最後の金属レベルに設置されたレーザ・ヒューズを含むＩＣチップに関する。具体的には、レーザ・ヒューズの一方の面は、ＩＣチップの機能部分と接続され、レーザ・ヒューズの他方の面は、ＩＣチップのパワー・バスに接続される。

さらなる態様において、本発明は、０．５μｊ〜２．５μｊの範囲のエネルギー・レベルを有する少なくとも１つのレーザ・ビームをレーザ・ヒューズに適用することにより、上記のＩＣチップをプログラムする方法に関する。

本発明の他の態様、特徴および利点は、続いての開示および特許請求の範囲からより一層明らかになる。

本発明を、単に例として、添付図面を参照して説明する。

以下の説明において、本発明の十分な理解を提供するために、特別な構造体、構成要素、材料、寸法、処理ステップおよび手法のような多くの特定の詳細が示される。しかしながら、本発明がこれらの特定の詳細なしで実施され得ることが当業者により理解されるであろう。他の例において、周知の構造体または処理ステップは、本発明を曖昧にすることを回避するために、詳細には説明されていない。

層（ｌａｙｅｒ）、領域（ｒｅｇｉｏｎ）または基板（ｓｕｂｓｔｒａｔｅ）としてのある要素（ｅｌｅｍｅｎｔ）が、別の要素「の上にある（ｏｎ）」または「を覆っている（ｏｖｅｒ）」と言及される場合、その要素は他の要素の上にあることまたはその要素を覆っていることができ、あるいは介在要素も存在し得ることが理解される。対照的に、ある要素が、他の要素「の直接上にある（ｄｉｒｅｃｔｌｙ ｏｎ）」または「直接覆っている（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」と言及される場合、介在要素は全く存在しない。ある要素が、別の要素に「接続されている（ｃｏｎｎｅｃｔｅｄ）」または「結合されている（ｃｏｕｐｌｅｄ）」と言及される場合、その要素は、他の要素に直接的に接続または結合され得ること、あるいは介在要素が存在し得ることが理解される。対照的に、ある要素が別の要素に「直接接続されている（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合されている（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と言及される場合、介在要素はまったく存在しない。

本発明により、集積回路（ＩＣ）チップ上の種々の機能構成要素をＩＣチップのパワー・プレーンと接続／切断するために、ＩＣチップのバックエンドオブライン（ＢＥＯＬ：ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ）相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）部分に容易に組み込まれ得るレーザ・ヒューズ・デザインが提供される。さらに、本発明のレーザ・ヒューズは、十分に高い電流容量（≧３０ｍＡ）を有し、高出力用途に特に適する。

具体的には、本発明のレーザ・ヒューズは各々、ＩＣチップ中の最後の銅レベルにおいて２つの導電性支持要素の間に設置されかつこれらにより支持される１つ以上の導電性可融性リンクを含む。レーザ・ヒューズの導電性支持要素は、出ワイヤまたは金属線からのレーザ・ヒューズの完全な物理的分離および隔離を達成するために、異なる金属レベルに設置される接続要素を通して、出ワイヤまたは金属線と電気的に接続される。例えば、接続要素は、ＩＣチップ中の第２の最後の銅レベルに位置し得る。代わりに、接続要素は、ＩＣチップ中の最後の銅レベル上方のアルミニウム配線レベルに位置し得る。

さらに、本発明のレーザ・ヒューズは各々、レーザ・ヒューズにより含まれる可融性リンクの長さ、幅、および厚さならびにそれらのリンク間の距離のような、１つ以上の寸法パラメータにより特徴付けられ、これらのパラメータは、レーザ・ヒューズの高い電流容量および高い信頼性に寄与し、レーザ・ヒューズを高出力用途に特に適したものにする。

本発明の代表的なレーザ・ヒューズが、添付の図１〜５を参照することにより、より詳細に説明される。縮尺通りに描かれていないこれらの図面において、同様な要素または対応する要素あるいはその両方は、同様な参照符号で参照されることに留意されたい。そのような図面により示される代表的なレーザ・ヒューズ中には、特定の数の可融性リンクおよび接点が示してあるが、本発明は、そのように限定されず、どのような特定の数の可融性リンクおよび接点もカバーすることを意図していることがさらに指摘される。

図１が最初に参照され、この図は、第１および第２の導電性支持バー１２ａおよび１２ｂの間に設置されかつこれらを直接接続している複数の平行に配列された導電性可融性リンク１４を含むレーザ・ヒューズ構造体の平面図を示す。第１および第２の導電性支持バー１２ａおよび１２ｂはそれぞれ、第１および第２のバイア・スタック１８ａおよび１８ｂによって、第１および第２の導電性パッド２０ａおよび２０ｂに接続される。次に第１および第２の導電性パッド２０ａおよび２０ｂはそれぞれ、第３および第４のバイア・スタック２３ａおよび２３ｂによって、第１および第２の金属線２２ａおよび２２ｂに接続される。

導電性可融性リンク１４、第１および第２の導電性支持バー１２ａおよび１２ｂ、ならびに第１および第２の金属線２２ａおよび２２ｂはすべて、同じ金属レベルに設置されており、この金属レベルは、本明細書中で第１の金属レベルと呼ばれるのに対し、第１および第２の導電性パッド２０ａおよび２０ｂは、異なる金属レベルに配置され、この金属レベルは、第２の金属レベルと呼ばれる。この第２の金属レベルは、図１に示されるように第１の金属レベルの下方に位置するか、あるいは第１の金属レベルの上方に位置することができ、後者は、以下で図３〜図４において示される。

本発明の好ましい実施形態において、第１の金属レベルは、ＩＣチップ中の最後の銅レベルであるのに対し、第２の金属レベルは、最後の銅レベルの下方の最後から２番目の銅レベルである。この実施形態において、導電性可融性リンク１４、第１および第２の導電性支持バー１２ａおよび１２ｂ、第１および第２の導電性パッド２０ａおよび２０ｂ、ならびに第１および第２の金属線２２ａおよび２２ｂはすべて、銅または銅合金を含む。

本発明の、別の、ただし同様に好ましい実施携帯において、第１の金属レベルがＩＣチップ中の最後の銅レベルであるのに対し、第２の金属レベルは、最後の銅レベル上方のアルミニウム配線レベルである。この代替実施形態においては、導電性可融性リンク１４、第１および第２の導電性支持バー１２ａおよび１２ｂ、第１および第２の金属線２２ａおよび２２ｂが銅または銅合金を含むのに対し、第１および第２の導電性パッド２０ａおよび２０ｂは、アルミニウムまたはアルミニウム合金を含む。

導電性可融性リンク１４は好ましくは、少なくとも８μｍの長さ、２μｍ以下の幅、および２μｍ以下の厚さから成る群から選ばれる１つ以上の寸法パラメータにより特徴付けられる。より好ましくは、導電性可融性リンク１４は、長さが少なくとも１２μｍ、幅が１μｍ以下、そして厚さが１．５μｍ以下である。従来のレーザ・ヒューズは一般に、８μｍの長さの可融性リンクを有することに留意されたい。従って、本発明のレーザ・ヒューズ１０の導電性可融性リンク１４は、従来のレーザ・ヒューズの導電性可融性リンクよりもかなり長い。

さらに、導電性可融性リンク１４は好ましくは、２μｍ以下、より好ましくは１．５μｍ以下、最も好ましくは１μｍの距離で互いに間隔をおいて配置される。同様な厚さ範囲の従来のレーザ・ヒューズは一般に、少なくとも６〜９μｍの距離で互いに間隔をおいて配置される可融性リンクを有することに留意されたい。従って、本発明のレーザ・ヒューズ１０の導電性可融性リンク１４は、従来のレーザ・ヒューズの距離よりもかなり狭い距離で互いに間隔をおいて配置される。

本発明の特定の実施携帯において、レーザ・ヒューズの第１および第２の金属線２２ａおよび２２ｂの一方は、機能回路または要素のような、ＩＣチップ（図示せず）の機能部分に接続され、第１および第２の金属線２２ａおよび２２ｂの他方は、ＩＣチップ（図示せず）のパワー・プレーンに接続される。このようにして、そしてもしＩＣチップの機能部分が機能しなくなれば、本発明のレーザ・ヒューズ構造体は、１つ以上のレーザ・ビームによりヒューズを飛ばしてその機能しない部分をＩＣチップのパワー・プレーンから切断することができ、それにより、不必要なパワー流出を回避し、ＩＣチップのパワー消費を最小限にすることができる。

好ましくは、第１または第２の金属線２２ａまたは２２ｂが接続されるＩＣチップの機能部分は、３０ｍＡ以上の高い作動電流で作動する。本発明のレーザ・ヒューズ構造体は、３０ｍＡ以上の電流容量を有し、従って、このレーザ・ヒューズ構造体は、ＩＣチップの高出力機能部分と共に容易に用いられ得る。電流は一般に、ヒューズ・リンクの幅および数により制限されることに留意されたい。

第１および第２の導電性支持バー１２ａおよび１２ｂは、導電性可融性リンク１４に構造的支持を与え、導電性可融性リンク１４と第１および第２のバイア・スタック１８ａおよび１８ｂとの間の電気的接続も与える。このようにして、導電性可融性リンク１４はもはや、バイア・スタック１８ａおよび１８ｂ中に含まれる導電性バイアと一対一で直接接続されず、第１および第２のバイア・スタック１８ａおよび１８ｂにより含まれる導電性バイアの数はもはや、導電性可融性リンク１４の数により制限されない。それに対応して、第１および第２のバイア・スタック１８ａおよび１８ｂは、導電性可融性リンク１４の数と同じか、あるいは異なる任意の数の導電性バイアを含むことができ、導電性バイアは、任意のやり方で、すなわち、垂直な列、水平な行、または複数の行および列に配列され得る。

バイア・スタック１８ａ、１８ｂ、２３ａ、および２３ｂにより含まれる導電性バイアは、任意の適切な導電性材料を含み得る。好ましくは、それらの導電性材料は、Ａｌ、Ｗ、およびそれらの組み合わせから成る群から選ばれる１種以上の自己不動態化（ｓｅｌｆ−ｐａｓｓｉｖａｔｅｄ）導電性材料を含む。

図２は、図１のレーザ・ヒューズの断面図を示す。導電性可融性リンク１４、第１および第２の導電性支持バー１２ａおよび１２ｂ、第１および第２の金属線２２ａおよび２２ｂはすべて、第１の金属レベル３に設置され、この第１の金属レベル３は、ＩＣチップの最後の銅レベルであり、最後のレベル間誘電体（ＩＬＤ）層１に埋め込まれている。対照的に、第１および第２の導電性パッド２０ａおよび２０ｂは、第２の、異なる金属レベル４中に設置されており、この金属レベル４は、ＩＣチップの最後から２番目の銅レベルであり、最後から２番目のＩＬＤ層２に埋め込まれている。バイア・スタック１８ａ、１８ｂ、２３ａおよび２３ｂにより含まれる導電性バイアは、第１および第２の金属レベル３および４の間を延びている。

ヒューズ飛ばし時のＩＬＤ層の損傷または亀裂を低減するために、好ましくは、導電性可融性リンク１４のどちらか一方の面または両面に、１つ以上の間隙空所（ｉｎｔｅｒｓｔｉｔｉａｌ ｃａｖｉｔｙ）（図示せず）が設けられる。そのような１つ以上の間隙空所は、ＩＬＤ層１中にのみ設けられてもよく、またはＩＬＤ層１および２を貫通して延びてもよい。

図３は、本発明の別の実施形態によるレーザ・ヒューズ構造体を示しており、これは、第１および第２の導電性支持バー１２ａおよび１２ｂの間に設置されかつこれらを直接接続する複数の平行配列された導電性可融性リンク１４を含む。第１および第２の導電性支持バー１２ａおよび１２ｂはそれぞれ、第１および第２のバイア・スタック３２ａおよび３２ｂにより、第１および第２の導電性パッド３０ａおよび３０ｂに接続される。次に第１および第２の導電性パッド３０ａおよび３０ｂはそれぞれ、第３および第４のバイア・スタック３３ａおよび３３ｂにより、第１および第２の金属線２２ａおよび２２ｂに接続される。導電性可融性リンク１４、第１および第２の導電性支持バー１２ａおよび１２ｂ、ならびに第１および第２の金属線２２ａおよび２２ｂはすべて、同じ第１の金属レベルに設置されるのに対し、第１および第２の導電性パッド３０ａおよび３０ｂは、図３に示されるように、第１の金属レベルの上方の第２の、異なる金属レベルに設置される。

図４は、バイア・スタック３２ａ、３２ｂ、３３ａ、および３３ｂ中の導電性バイアが、図３におけるような垂直列ではなく、２×２の正方形に配列されること、およびヒューズ飛ばしプロセス時の導電性可融性リンク１４が埋め込まれるＩＬＤ層への損傷を低減または防止するように、１つ以上の間隙空所が導電性可融性リンク１４の両面に設けられることを除いて、図３のレーザ・ヒューズと同様の構造体を有する別のレーザ・ヒューズを示す。

本発明のレーザ・ヒューズ構造体は、０．５μｊ〜２．５μｊ、より好ましくは０．９μｊ〜２．３μｊ、最も好ましくは２．０μｊのエネルギー・レベルを有する１つ以上のレーザ・ビームにより容易に飛ばしたり削除したりできる。レーザ・ビームは、単一のレーザ・スポット、あるいは、１．０μｍ〜５．０μｍ、より好ましくは２．０μｍ〜４．０μｍ、最も好ましくは４．０μｍの範囲の直径を有する複数のレーザ・スポットを含み得る。もしレーザ・ビームが複数のレーザ・スポットを含んでいれば、そのような複数のレーザ・スポットは好ましくは、０．５μｍ〜５．０μ、より好ましくは１．０μｍ〜３．５μｍ、最も好ましくは２．０μｍの範囲の距離で互いに間隔をおいて配置される。

図５の（Ａ）および（Ｂ）は、本発明の複数のレーザ・ヒューズのプログラミングの前および後の写真を示しており、これらのレーザ・ヒューズは、１．０μｊのエネルギー・レベルを有しかつ互いに１μｍの間隔をおいて配置された２つの４．０μｍレーザ・スポットを含むレーザ・ビームによりプログラムされる。

図１〜図５は、本発明の特定の実施形態による、代表的なレーザ・ヒューズ構造体を例示的に示しているが、当業者が、上記の説明に合致した、特定の用途要件への適合のために、本明細書中で例示されたレーザ・ヒューズ構造体を容易に修正できることは明らかである。従って、本発明は、上記で例示された特定の実施形態に限定されるのではなく、むしろ有用性においてどのような他の修正、変型、用途、および実施形態にも適用され、従って、すべてのそのような他の修正、変型、用途、および実施形態が、本発明の範囲内にあると見なされるべきであることが、認識されるべきである。

本発明の１つの実施形態による代表的なレーザ・ヒューズの平面図を示す。 図１の代表的なレーザ・ヒューズの断面図を示す。 本発明のさらなる実施形態による様々な代表的なレーザ・ヒューズの平面図を示す。 本発明のさらなる実施形態による様々な代表的なレーザ・ヒューズの平面図を示す。 （Ａ）は、本発明の１つの実施形態による完全な状態の複数のレーザ・ヒューズの写真を示す。（Ｂ）は、レーザ・ビームによる照射後の図５の（Ａ）のレーザ・ヒューズの写真を示す。

Claims (20)

1. レーザ・ヒューズ構造体であって、
   集積回路（ＩＣ）チップ中の第１の金属レベルにおいて間隔を置いた関係で設置された第１および第２の導電性支持要素と、
   前記第１および第２の導電性支持要素を直接接続するために、前記第１および第２の導電性支持要素間の前記第１の金属レベルに設置された少なくとも１つの導電性可融性リンクと、
   前記ＩＣチップの第２の、異なる金属レベルに設置された第１および第２の接続要素であって、前記第１および第２の導電性支持要素がそれぞれ、前記第１および第２の接続要素に、前記第１および第２の金属レベル間を延びる１つ以上の導電性バイアを各々が含む第１および第２のバイア・スタックにより接続される、第１および第２の接続要素と、
   前記第１の金属レベルに設置された第１および第２の金属線であって、前記第１および第２の接続要素はそれぞれ、前記第１および第２の金属線に、前記第１および第２の金属レベル間を延びる１つ以上の導電性バイアを各々が含む第３および第４のスタックにより接続される、第１および第２の金属線と、
   を含む、
   レーザ・ヒューズ構造体。
2. 前記第１の金属レベルが、前記ＩＣチップの最後の銅レベルである、請求項１に記載のレーザ・ヒューズ構造体。
3. 前記第２の、異なる金属レベルが、前記最後の銅レベルの真下に設置された最後から２番目の銅レベルである、請求項２に記載のレーザ・ヒューズ構造体。
4. 前記第２の、異なる金属レベルが、前記最後の銅レベルを覆って設置されたアルミニウム配線レベルである、請求項２に記載のレーザ・ヒューズ構造体。
5. 前記第１および第２の金属線の一方が、前記ＩＣチップの機能部分に接続され、前記第１および第２の金属線の他方が、前記ＩＣチップのパワー・プレーンに接続される、請求項１に記載のレーザ・ヒューズ構造体。
6. 前記ＩＣチップの前記機能部分が、３０ｍＡ以上の作動電流を有し、前記レーザ構造体が、３０ｍＡ以上の電流容量により特徴付けられる、請求項５に記載のレーザ・ヒューズ構造体。
7. 前記少なくとも１つの導電性可融性リンクが、少なくとも８μｍの長さ、２μｍ以下の幅、および２μｍ以下の厚さから成る群から選ばれる１つ以上の寸法パラメータにより特徴付けられる、請求項１に記載のレーザ・ヒューズ構造体。
8. 前記少なくとも１つの導電性可融性リンクが、少なくとも１２μｍの長さ、１μｍ以下の幅、および１．５μｍ以下の厚さから成る群から選ばれる１つ以上の寸法パラメータにより特徴付けられる、請求項１に記載のレーザ・ヒューズ構造体。
9. 平行に配列されかつ２μｍ以下の距離で互いに間隔をおいて配置された複数の導電性可融性リンクを含む、請求項１に記載のレーザ・ヒューズ構造体。
10. 平行に配列されかつ１．５μｍ以下の距離で互いに間隔をおいて配置された複数の導電性可融性リンクを含む、請求項１に記載のレーザ・ヒューズ構造。
11. 前記第１および第２のバイア・スタック中に含まれる前記導電性バイアが、Ａｌ、Ｗ、およびそれらの組み合わせから成る群から選ばれる自己不動態化導電性材料を含む、請求項１に記載のレーザ・ヒューズ構造。
12. 前記第１の金属レベルが、前記少なくとも１つの導電性可融性リンクのどちらか一方の面または両面に間隙空所を含むレベル間絶縁体層に埋め込まれる、請求項１に記載のレーザ・ヒューズ構造体。
13. 請求項１に記載の前記レーザ・ヒューズ構造体をプログラムする方法であって、０．５μｊ〜２．５μｊの範囲のエネルギー・レベルを有する少なくとも１つのレーザ・ビームを、少なくとも１つの導電性可融性リンクに適用するステップを含む、方法。
14. 請求項１に記載の前記レーザ・ヒューズ構造体を含む集積回路（ＩＣ）チップであって、前記第１の金属レベルが、前記ＩＣチップの最後の銅レベルである、ＩＣチップ。
15. 単一の可融性リンクまたは平行に配列された複数の可融性リンクを含むレーザ・ヒューズを含む集積回路（ＩＣ）チップであって、前記レーザ・ヒューズは、前記ＩＣチップの前記最後の金属レベルに設置され、前記レーザ・ヒューズの一方の面は、前記ＩＣチップの機能部分と接続され、前記レーザ・ヒューズの他方の面は、前記ＩＣチップのパワー・バスに接続される、ＩＣチップ。
16. 前記ＩＣチップの前記機能部分が、３０ｍＡ以上の作動電流を有し、前記レーザ・ヒューズ構造体が、３０ｍＡ以上の電流容量により特徴付けられる、請求項１５に記載のＩＣチップ。
17. 前記レーザ・ヒューズの前記可融性リンクが、少なくとも１２μｍの長さ、１μｍ以下の幅、および１．５μｍ以下の厚さから成る群から選ばれる１つ以上の寸法パラメータにより特徴付けられる、請求項１５に記載のＩＣチップ。
18. 前記レーザ・ヒューズが、平行に配列されかつ１．５μｍ以下の距離で互いに間隔をおいて配置された複数の可融性リンクを含む、請求項１５に記載のＩＣチップ。
19. 請求項１５に記載の前記ＩＣチップをプログラムするための方法であって、０．５μｊ〜２．５μｊの範囲のエネルギー・レベルを有する少なくとも１つのレーザ・ビームを前記レーザ・ヒューズに適用するステップを含む、方法。
20. 前記ＩＣチップの前記機能部分が機能しなくなった後、前記少なくとも１つのレーザ・ビームが適用される、請求項１９に記載の方法。

Images