CN101322244B - 用于高功率应用的激光熔丝结构及其熔断方法 - Google Patents
用于高功率应用的激光熔丝结构及其熔断方法 Download PDFInfo
- Publication number
- CN101322244B CN101322244B CN200680045051XA CN200680045051A CN101322244B CN 101322244 B CN101322244 B CN 101322244B CN 200680045051X A CN200680045051X A CN 200680045051XA CN 200680045051 A CN200680045051 A CN 200680045051A CN 101322244 B CN101322244 B CN 101322244B
- Authority
- CN
- China
- Prior art keywords
- chip
- level
- laser fuse
- conductive
- fusible links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种用于高功率应用的激光熔丝结构。具体地,本发明的激光熔丝结构包括第一和第二导电支承元件(12a、12b)、至少一个导电可熔链(14)、第一和第二连接元件(20a、20b)、以及第一和第二金属线(22a、22b)。导电支承元件(12a、12b)、导电可熔链(14)、以及金属线(22a、22b)位于第一金属层级(3),而连接元件(20a、20b)位于不同的第二金属层级(4)且通过延伸于第一和第二金属层级(3、4)之间的导电通路堆叠(18a、18b、23a、23b)连接到导电支承元件(12a、12b)和金属线(22a、22b)。
Description
技术领域
本发明涉及用于高功率应用的激光熔丝设计。更具体而言,本发明涉及一种激光熔丝,其能用于集成电路(IC)芯片中以将各种功能电路连接到IC芯片的电源层(power plane)或者将各种功能电路从IC芯片的电源层断开。
背景技术
半导体制造的当前趋势是制造具有更小尺寸的集成电路(IC)芯片。同样,包含这样的IC芯片的功能电路在复杂性方面持续增加。这增加了失效元件或缺陷导体导致缺陷芯片的可能。该问题的一种解决方法是在IC芯片上提供冗余电路或冗余元件。例如,如果主电路(primary circuit)或元件变得有缺陷,则冗余电路或元件能用于替代缺陷电路或元件,这涉及缺陷电路或元件的逻辑去活(logic de-activation)以及冗余电路或元件的激活。逻辑去活方法的一个主要缺点在于,在逻辑去活之后,缺陷电路活元件仍连接到IC芯片的电源层且继续消耗来自IC芯片的功率,这能导致功能芯片由于违反预定功率规范而被拒绝,尤其是在低功率逻辑应用中。
因此需要物理地且永久地消除缺陷电路和元件,将它们与IC芯片的电源层分隔开。
此外,IC芯片制造技术的进展已经允许在单个IC芯片上实现日益增多的功能,且已经进行了很多努力来简化和减少由于大量的各种用户应用而激增的IC芯片部件数。如果为IC芯片制造工艺提供一种“通用芯片”模型(“one-chip-fits-all”model),且根据特定的用户应用而在制造后进行IC芯片的定制修改或“个性化”以调整IC芯片的功能,则能够实现很大的成本节约。现在,通过各种功能电路或元件的逻辑激活和去活在逻辑层面进行定制修改或个性化。然而,在逻辑定制修改或个性化之后,未使用的电路或元件仍连接到IC芯片的电源层且继续消耗来自IC芯片的功率。这样的未使用的电路或元件还能导致芯片由于违反预定功率规范而被拒绝,尤其是在低功率逻辑应用中。
因此还需要提供在晶片(wafer)层面的IC芯片的定制修改或个性化,从而完全消除未使用的电路或元件,将它们从芯片电源层分隔开,且减小总的芯片负载。
激光熔丝已用于在低功率应用中永久消除缺陷电路或元件,且用于定制修改和/或个性化IC芯片,低功率应用的特征一般在于低电压降(大致在约0.1V的量级左右)和低占空因数(duty cycle)限制(大致在约0.001%的量级左右)。另一方面,由于高电压和高占空因数条件下的熔丝再生长,当前可得到的激光熔丝在高功率应用(特征在于高电压降(至少约2V的量级左右)和高占空因数(大致在至少约100%的量级左右))中的使用导致了可靠性失效。
因此,提供具有高的电流容量且适于在高功率应用中使用的改善的激光熔丝结构将是有利的。
发明内容
在一方面,本发明涉及一种激光熔丝结构,包括:
第一和第二导电支承元件,以间隔开的关系位于集成电路(IC)芯片的第一金属层级;
至少一个导电可熔链,位于该第一金属层级在该第一和第二导电支承元件之间用于直接连接该第一和第二导电支承元件;
第一和第二连接元件,位于IC芯片的不同的第二金属层级,其中该第一和第二导电支承元件通过第一和第二通路堆叠分别连接到该第一和第二连接元件,该第一和第二通路堆叠每个包括延伸于该第一和第二金属层级之间的一个或多个导电通路;以及
第一和第二金属线,位于该第一金属层级,其中该第一和第二连接元件通过第三和第四通路堆叠分别连接到该第一和第二金属线,该第三和第四通路堆叠每个包括延伸于该第一和第二金属层级之间的一个或多个导电通路。
在另一方面,本发明涉及一种通过向上述激光熔丝结构的导电可熔链应用至少一个激光束来构建该激光熔丝结构的方法,该至少一个激光束具有从约0.5μj到约2.5μj范围的能量水平。
在又一方面,本发明涉及一种集成电路(IC)芯片,其包括上述激光熔丝结构,其中该激光熔丝结构的第一金属层级是该IC芯片的末级铜层级。
在又一方面,本发明涉及一种IC芯片,其包括激光熔丝,该激光熔丝包括单个可熔链或者平行布置的多个可熔链,且位于IC芯片的末级金属层级。具体而言,该激光熔丝的一侧连接到该IC芯片的功能部件,该激光熔丝的另一侧连接到该IC芯片的电源总线。
在又一方面,本发明涉及一种通过向所述激光熔丝施加至少一个激光束来构建上述IC芯片的方法,所述至少一个激光束具有从约0.5μj至约2.5μj范围的能量水平。
本发明的其他方面、特征和优点将从随后的描述和附图变得更明显。
附图说明
现在将参照附图仅以示例方式描述本发明,附图中:
图1示出根据本发明一实施例的示范性激光熔丝的俯视图;
图2示出图1的示范性激光熔丝的剖视图;
图3-4示出根据本发明其他实施例的各种示范性激光熔丝;
图5A示出根据本发明一实施例的多个完好的激光熔丝的照片;以及
图5B示出图5A的激光熔丝在被激光束照射之后的照片。
具体实施方式
在下面的说明中,阐述了许多特定细节,例如特定的结构、组元、材料、尺寸、处理步骤和技术,以提供对本发明透彻的理解。然而,本领域普通技术人员将意识到,可以实践本发明而没有这些特定细节。在另一些情况下,没有详细描述熟知的结构或处理步骤以避免使本发明变得模糊。
将理解,当一元件例如层、区域或衬底被称为在另一元件“上”或“上方”时,则它可以直接在所述另一元件上或上方,或者还可存在居间元件。相反,当一元件被称为“直接在”另一元件“上”或“上方”时,则没有居间元件存在。还将理解,当一元件被称为“连接”或“耦合”到另一元件时,则它可以直接连接或耦合到所述另一元件,或者可存在居间元件。相反,当一元件被称为“直接连接”或“直接耦合”到另一元件时,则没有居间元件存在。
本发明提供一种激光熔丝设计,该激光熔丝设计能够容易地集成到集成电路(IC)芯片的线后端(back-end-of-line,BEOL)互补金属氧化物半导体 (CMOS)部件中以用于将IC芯片上的各种功能组元连接到IC芯片的电源层或者从其断开。此外,本发明的激光熔丝具有足够高的电流容量(不小于约30mA)且特别适于高功率应用。
具体地,本发明的激光熔丝每个包含一个或多个导电可熔链(link),其位于IC芯片中末级铜层级(last copper level)上的两个导电支承元件之间且被其支承。激光熔丝的导电支承元件通过位于不同金属层级的连接元件电连接到向外的布线或金属线,以实现激光熔丝与向外的布线或金属线的完全物理分隔和隔离。例如,连接元件能位于IC芯片中在倒数第二铜层级处。供选地,连接元件能位于IC芯片中末级铜层级上在铝布线层级处。
此外,本发明的激光熔丝每个的特征在于一个或多个尺寸参数,例如激光熔丝包含的可熔链的长度、宽度和厚度,以及可熔链之间的距离,这有助于激光熔丝的高电流容量和高可靠性,且使其特别适于高功率应用。
现在将参照附图1-5B更详细地说明本发明的示范性激光熔丝。注意,在这些未按照比例绘制的图中,相似和/或对应的元件由相似的附图标记指示。还应注意,尽管特定数量的可熔链和接触示于这些图所示的示范性激光熔丝中,但是本发明不限于此,本发明意在涵盖具有任何特定数量的可熔链和接触的激光熔丝。
首先参照图1,其示出激光熔丝结构的俯视图,该激光熔丝结构包括多条平行布置的导电可熔链14,其位于第一和第二导电支承条(bar)12a和12b之间并将它们直接连接。第一和第二导电支承条12a和12b通过第一和第二通路堆叠(via stack)18a和18b分别连接到第一和第二导电垫20a和20b。第一和第二导电垫20a和20b又通过第三和第四通路堆叠23a和23b分别连接到第一和第二金属线22a和22b。
导电可熔链14、第一和第二导电支承条12a和12b以及第一和第二金属线22a和22b全部位于同一金属层级,其在这里称为第一金属层级,而第一和第二导电垫20a和20b位于不同的金属层级,其在下文中称为第二金属层级。该第二金属层级可以在第一金属层级之下,如图1所示,或者在第一金属层级上方,这将在下面示于图3-4中。
在本发明一优选实施例中,第一金属层级是IC芯片中的末级铜层级,而第二金属层级是末级铜层级之下的倒数第二铜层级。在该实施例中,导电可熔链14、第一和第二导电支承条12a和12b、第一和第二导电垫20a和20b、 以及第一和第二金属线22a和22b全部包括铜或铜合金。
在本发明一供选但同样优选的实施例中,第一金属层级是IC芯片中的末级铜层级,第二金属层级是末级铜层级上方的铝布线层级。在该供选实施例中,导电可熔链14、第一和第二导电支承条12a和12b、以及第一和第二金属线22a和22b包括铜或铜合金,第一和第二导电垫20a和20b包括铝或铝合金。
导电可熔链14优选地特征在于选自包括至少约8μm的长度、不超过约2μm的宽度和不超过约2μm的厚度的组中的一个或多个尺寸参数。更优选地,导电可熔链14具有至少约12μm的长度、不超过约1μm的宽度和不超过约1.5μm的厚度。注意,常规激光熔丝一般具有约8μm长的可熔链。因此,本发明的激光熔丝10的导电可熔链14显著长于常规激光熔丝的可熔链。
此外,导电可熔链14优选彼此间隔开不超过约2μm的距离,更优选地不超过约1.5μm,还更优选地约1μm。注意,类似厚度范围的常规激光熔丝一般具有彼此间隔开至少约6-9μm距离的可熔链。因此,本发明的激光熔丝10的导电可熔链14彼此间隔开比常规激光熔丝的可熔链显著更窄的距离。
在本发明一特定实施例中,激光熔丝的第一和第二金属线22a和22b之一连接到IC芯片的功能部件(未示出),例如功能电路或元件,第一和第二金属线22a和22b中的另一个连接到IC芯片的电源层(未示出)。以此方式且如果IC芯片的功能部件变成非功能性,则本发明的激光熔丝结构能被一个或多个激光束熔断,从而将该非功能性部件从IC芯片的电源层断开,由此避免不必要的功率消耗且最小化IC芯片的功耗。
优选地,第一或第二金属线22a或22b连接到的IC芯片的功能部件以不小于30mA的高工作电流运行。本发明的激光熔丝结构具有不小于30mA的电流容量,因此它能容易地与IC芯片的高功率功能部件一起使用。注意,电流通常受限于熔丝链的宽度和数量。
第一和第二导电支承条12a和12b为导电可熔链14提供结构支承,且还提供导电可熔链14与第一和第二通路堆叠18a和18b之间的电连接。以此方式,导电可熔链14不再与通路堆叠18a和18b中包含的导电通路一对一直接连接,第一和第二通路堆叠18a和18b包含的导电通路的数量不再受限于导电可熔链14的数量。因此,第一和第二通路堆叠18a和18b可包含任意数量的导电通路,或者与导电可熔链14的数量相同,或者与之不同, 且导电通路可以按任意方式布置,例如布置成垂直列、水平行、或者多个行和列。
通路堆叠18a、18b、23a和23b包含的导电通路可包括任何合适的导电材料(或多种材料)。优选地,它们包括选自于Al、W和它们的组合构成的组中的一种或多种自钝化导电材料。
图2示出图1的激光熔丝的剖视图。导电可熔链14、第一和第二导电支承条12a和12b、以及第一和第二金属线22a和22b全部位于第一金属层级3,该第一金属层级是IC芯片的末级铜层级且嵌入在末级层级间电介质(inter-level dielectric,ILD)层1中。而第一和第二导电垫20a和20b位于不同的第二金属层级4,该第二金属层级是IC芯片的倒数第二铜层级且嵌入在倒数第二ILD层2中。通路堆叠18a、18b、23a和23b包含的导电通路延伸于第一金属层级3和第二金属层级4之间。
为了减少熔丝熔断期间ILD层的损坏或破裂,一个或多个空隙腔(interstitial cavity)(未示出)优选设置在导电可熔链14的任一侧或两侧。这样的一个或多个空隙腔可仅设置在ILD层1中,或者延伸穿过ILD层1和2。
图3示出根据本发明一供选实施例的另一激光熔丝结构,其包含多个平行布置的导电可熔链14,位于第一和第二导电支承条12a和12b之间且直接连接第一和第二导电支承条12a和12b。第一和第二导电支承条12a和12b通过第一和第二通路堆叠32a和32b分别连接到第一和第二导电垫30a和30b。第一和第二导电垫30a和30b又通过第三和第四通路堆叠33a和33b分别连接到第一和第二金属线22a和22b。导电可熔链14、第一和第二导电支承条12a和16b、以及第一和第二金属线22a和22b全部位于相同的第一金属层级,而第一和第二导电垫30a和30b位于第一金属层级上方的不同的第二金属层级,如图3所示。
图4示出具有与图3的激光熔丝类似结构的另一激光熔丝,除了通路堆叠32a、32b、33a和33b中的导电通路以2×2方阵布置,而不是如图3中那样以垂直列布置,且一个或多个间隙腔34设置在导电可熔链14两侧,从而防止或减少熔丝熔断过程中对其中嵌入有导电可熔链14的ILD层的损坏。
本发明的激光熔丝结构能通过具有从约0.5μj至约2.5μj的能量水平的一个或多个激光束容易地熔断或删去,更优选地从约0.9μj至约2.3μj,还更优 选地约2.0μj。激光束可包含具有从约1.0μm至约5.0μm直径的单个激光斑点或多个激光斑点,更优选地从约2.0μm至约4.0μm,还更优选地约4.0μm。如果激光束包含多个激光斑点,这样的多个激光斑点优选彼此间隔开从约0.5μm至约5.0μm范围的距离,更优选地从约1.0μm至约3.5μm,还更优选地约2.0μm。
图5A和5B示出本发明的多个激光熔丝在构建之前和构建之后的照片,所述多个激光熔丝通过具有约1.0μj能量水平且包含彼此间隔开约1μm的两个4.0μm激光斑点的激光束构建。
虽然图1-5B示例性展示了根据本发明特定实施例的示范性激光熔丝结构,但是清楚的是,本领域普通技术人员能容易地修改这里示出的与上面的描述一致的激光熔丝结构以适应特定应用要求。因此应意识到,本发明不限于上面示出的特定实施例,而是在实用上延及任何其他修改、变型、应用和实施例,且因此全部这样的其他修改、变型、应用和实施例将被视为在本发明的范围内。
Claims (16)
1.一种激光熔丝结构,包括:
第一和第二导电支承元件,以间隔开的关系位于集成电路芯片的第一金属层级;
多个导电可熔链,位于该第一金属层级且在该第一和第二导电支承元件之间用于直接连接该第一和第二导电支承元件,其中该多个导电可熔链平行布置且彼此间隔开不超过2μm的距离,该多个导电可熔链中的每个包括至少12μm的长度,不超过1.5μm的厚度和不超过1μm的宽度,其中该多个导电可熔链具有不小于30mA的电流容量;
第一和第二连接元件,位于该集成电路芯片的不同的第二金属层级,其中该第一和第二导电支承元件通过第一和第二通路堆叠分别连接到该第一和第二连接元件,该第一和第二通路堆叠每个包括延伸于该第一和第二金属层级之间的一个或多个导电通路;以及
第一和第二金属线,位于该第一金属层级,其中该第一和第二连接元件通过第三和第四通路堆叠分别连接到该第一和第二金属线,该第三和第四通路堆叠每个包括延伸于该第一和第二金属层级之间的一个或多个导电通路。
2.根据权利要求1所述的激光熔丝结构,其中该第一金属层级是该集成电路芯片的末级铜层级。
3.根据权利要求2所述的激光熔丝结构,其中该不同的第二金属层级是位于该末级铜层级下面的倒数第二铜层级。
4.根据权利要求2所述的激光熔丝结构,其中该不同的第二金属层级是位于该末级铜层级之上的铝布线层级。
5.根据权利要求1所述的激光熔丝结构,其中该第一和第二金属线之一连接到该集成电路芯片的功能部件,且其中该第一和第二金属线中的另一个连接到该集成电路芯片的电源层。
6.根据权利要求5所述的激光熔丝结构,其中该集成电路芯片的该功能部件具有不小于30mA的工作电流。
7.根据权利要求1所述的激光熔丝结构,其中该多个导电可熔链彼此间隔开不超过1.5μm的距离。
8.根据权利要求1所述的激光熔丝结构,其中该第一和第二通路堆叠包含的该导电通路包括选自Al、W和它们的组合构成的组中的一种或多种自钝化导电材料。
9.根据权利要求1所述的激光熔丝结构,其中该第一金属层级嵌入于层级间绝缘层中,该层级间绝缘层包含在所述多个导电可熔链任一侧或两侧的一个或多个间隙腔。
10.一种用于熔断权利要求1的激光熔丝结构的方法,包括施加至少一个激光束到所述多个导电可熔链,该至少一个激光束具有从0.5μj到2.5μj的能量水平。
11.一种集成电路芯片,包括权利要求1的激光熔丝结构,其中该第一金属层级是该集成电路芯片的末级铜层级。
12.一种集成电路芯片,包括激光熔丝,该激光熔丝包括平行布置的多个导电可熔链,其中该多个导电可熔链彼此间隔开不超过2μm的距离,该多个导电可熔链中的每个包括至少12μm的长度,不超过1.5μm的厚度和不超过1μm的宽度,该多个导电可熔链具有不小于30mA的电流容量,其中所述激光熔丝位于所述集成电路芯片的末级金属层级,其中所述激光熔丝的一侧连接到该集成电路芯片的功能芯片,且其中所述激光熔丝的另一侧连接到该集成电路芯片的电源总线。
13.根据权利要求12所述的集成电路芯片,其中该集成电路芯片的该功能部件具有不小于30mA的工作电流。
14.根据权利要求12所述的集成电路芯片,其中该多个导电可熔链彼此间隔开不超过1.5μm的距离。
15.一种用于熔断权利要求12的集成电路芯片的激光熔丝的方法,包括向所述激光熔丝施加至少一个激光束,该激光束具有从0.5μj到2.5μj范围的能量水平。
16.根据权利要求15所述的方法,其中在所述集成电路芯片的该功能部件变成非功能性之后,施加所述至少一个激光束。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/164,640 US7701035B2 (en) | 2005-11-30 | 2005-11-30 | Laser fuse structures for high power applications |
US11/164,640 | 2005-11-30 | ||
PCT/EP2006/068939 WO2007063044A2 (en) | 2005-11-30 | 2006-11-27 | Laser fuse structures for high power applications |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101322244A CN101322244A (zh) | 2008-12-10 |
CN101322244B true CN101322244B (zh) | 2012-01-04 |
Family
ID=37808357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200680045051XA Expired - Fee Related CN101322244B (zh) | 2005-11-30 | 2006-11-27 | 用于高功率应用的激光熔丝结构及其熔断方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7701035B2 (zh) |
EP (1) | EP1955373B1 (zh) |
JP (1) | JP2009517875A (zh) |
KR (1) | KR101055874B1 (zh) |
CN (1) | CN101322244B (zh) |
WO (1) | WO2007063044A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
JP5405796B2 (ja) | 2008-10-17 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101110479B1 (ko) * | 2009-07-06 | 2012-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 형성 방법 |
US8878335B2 (en) | 2010-12-23 | 2014-11-04 | Infineon Technologies Ag | Method and system for providing fusing after packaging of semiconductor devices |
CN102244067A (zh) * | 2011-07-28 | 2011-11-16 | 上海丽恒光微电子科技有限公司 | 熔丝结构 |
CN103855076B (zh) * | 2012-12-04 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种电可编程熔丝结构及其制备方法 |
US9059170B2 (en) * | 2013-02-06 | 2015-06-16 | International Business Machines Corporation | Electronic fuse having a damaged region |
CN104835779B (zh) * | 2014-02-12 | 2017-11-07 | 北大方正集团有限公司 | 熔丝的制造方法和熔丝 |
US11089689B2 (en) * | 2016-04-02 | 2021-08-10 | Intel Corporation | Fine feature formation techniques for printed circuit boards |
US20230377827A1 (en) * | 2022-05-20 | 2023-11-23 | Littelfuse, Inc. | Arrayed element design for chip fuse |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612339A (zh) * | 2003-10-22 | 2005-05-04 | 台湾积体电路制造股份有限公司 | 可编程电阻器元件及其形成方法与程序化方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP2839636B2 (ja) * | 1990-05-07 | 1998-12-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
US5274264A (en) * | 1990-12-12 | 1993-12-28 | Hughes Aircraft Company | Defect tolerant power distribution network and method for integrated circuits |
JPH04373148A (ja) * | 1991-06-21 | 1992-12-25 | Nippon Steel Corp | 半導体装置のヒューズ構造 |
US5675174A (en) * | 1993-01-06 | 1997-10-07 | Rohm Co., Ltd. | Method for using fuse structure in semiconductor device |
JPH077887A (ja) | 1993-06-17 | 1995-01-10 | Fanuc Ltd | ロータ慣性モーメントを切換可能なサーボモータ |
JP3568562B2 (ja) | 1993-09-08 | 2004-09-22 | 富士通株式会社 | ヒューズ回路及び半導体記憶装置 |
US5468680A (en) * | 1994-03-18 | 1995-11-21 | Massachusetts Institute Of Technology | Method of making a three-terminal fuse |
US5572050A (en) * | 1994-12-06 | 1996-11-05 | Massachusetts Institute Of Technology | Fuse-triggered antifuse |
TW278229B (en) * | 1994-12-29 | 1996-06-11 | Siemens Ag | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
US5793095A (en) * | 1996-08-21 | 1998-08-11 | Vlsi Technology, Inc. | Custom laser conductor linkage for integrated circuits |
JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
JPH10321726A (ja) | 1997-05-21 | 1998-12-04 | Nkk Corp | フューズ遮断素子 |
EP0932223B1 (en) | 1998-01-22 | 2003-04-16 | The Whitaker Corporation | High power fuse assembly |
JP3648399B2 (ja) * | 1999-03-18 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
JP2000268699A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | フューズ回路 |
US6311310B1 (en) * | 1999-04-08 | 2001-10-30 | International Business Machines Corporation | Method and apparatus for wiring integrated circuits with multiple power buses based on performance |
DE19926499C2 (de) * | 1999-06-10 | 2001-07-05 | Infineon Technologies Ag | Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung |
JP3506369B2 (ja) * | 1999-07-06 | 2004-03-15 | 松下電器産業株式会社 | 半導体集積回路装置及びその製造方法 |
US6242790B1 (en) * | 1999-08-30 | 2001-06-05 | Advanced Micro Devices, Inc. | Using polysilicon fuse for IC programming |
US6444544B1 (en) * | 2000-08-01 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an aluminum protection guard structure for a copper metal structure |
US6489640B1 (en) * | 2000-10-06 | 2002-12-03 | National Semiconductor Corporation | Integrated circuit with fuse element and contact pad |
JP3515556B2 (ja) * | 2001-12-04 | 2004-04-05 | 株式会社東芝 | プログラマブル素子、プログラマブル回路及び半導体装置 |
JP2004063619A (ja) * | 2002-07-26 | 2004-02-26 | Renesas Technology Corp | 配線構造 |
JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
KR100534096B1 (ko) * | 2003-06-24 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역 및 그 제조방법 |
US7064409B2 (en) * | 2003-11-04 | 2006-06-20 | International Business Machines Corporation | Structure and programming of laser fuse |
US6956277B1 (en) * | 2004-03-23 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode junction poly fuse |
JP2006032719A (ja) * | 2004-07-16 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
US7193292B2 (en) * | 2004-12-02 | 2007-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Fuse structure with charge protection circuit |
-
2005
- 2005-11-30 US US11/164,640 patent/US7701035B2/en not_active Expired - Fee Related
-
2006
- 2006-11-27 JP JP2008542742A patent/JP2009517875A/ja active Pending
- 2006-11-27 WO PCT/EP2006/068939 patent/WO2007063044A2/en active Application Filing
- 2006-11-27 EP EP06819770.6A patent/EP1955373B1/en not_active Not-in-force
- 2006-11-27 CN CN200680045051XA patent/CN101322244B/zh not_active Expired - Fee Related
- 2006-11-27 KR KR1020087010738A patent/KR101055874B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612339A (zh) * | 2003-10-22 | 2005-05-04 | 台湾积体电路制造股份有限公司 | 可编程电阻器元件及其形成方法与程序化方法 |
Non-Patent Citations (1)
Title |
---|
JP特开平7-78872A 1995.03.20 |
Also Published As
Publication number | Publication date |
---|---|
EP1955373B1 (en) | 2013-05-29 |
US7701035B2 (en) | 2010-04-20 |
US20070120232A1 (en) | 2007-05-31 |
WO2007063044A2 (en) | 2007-06-07 |
KR101055874B1 (ko) | 2011-08-09 |
CN101322244A (zh) | 2008-12-10 |
EP1955373A2 (en) | 2008-08-13 |
WO2007063044A3 (en) | 2007-11-08 |
JP2009517875A (ja) | 2009-04-30 |
KR20080069176A (ko) | 2008-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101322244B (zh) | 用于高功率应用的激光熔丝结构及其熔断方法 | |
US20230420419A1 (en) | Electrical redundancy for bonded structures | |
US7732892B2 (en) | Fuse structures and integrated circuit devices | |
CN100587952C (zh) | 半导体器件 | |
US6633055B2 (en) | Electronic fuse structure and method of manufacturing | |
US20100117190A1 (en) | Fuse structure for intergrated circuit devices | |
US8736020B2 (en) | Electronic anti-fuse | |
KR100827664B1 (ko) | 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법 | |
CN101599479B (zh) | 电熔丝、半导体装置和断开电熔丝的方法 | |
US10483193B2 (en) | Electrical connectivity for circuit applications | |
CN102915998B (zh) | 通孔结构 | |
CN100481436C (zh) | 半导体器件、切断电熔丝的方法以及确定电熔丝状态的方法 | |
TW445624B (en) | Slotted contacts for minimizing the voltage required to electrically blow fuses | |
US6469363B1 (en) | Integrated circuit fuse, with focusing of current | |
CN109087906B (zh) | 电连接装置 | |
CN104752396B (zh) | 电熔丝结构 | |
TW201929184A (zh) | 用於半導體元件的異質電熔絲結構 | |
KR101087796B1 (ko) | 반도체 소자의 퓨즈 | |
US7429780B2 (en) | Fuse circuit and semiconductor device including the same | |
CN104576581A (zh) | 一种接合焊盘结构 | |
CN104347590B (zh) | 电熔丝结构 | |
CN103296005B (zh) | 一种用于硅芯片间互连的冗余互连结构 | |
KR101033980B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
CN110556380A (zh) | 熔丝单元、熔丝位单元结构及其制造方法 | |
CN102376685A (zh) | 电熔丝结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120104 Termination date: 20181127 |