CN104576581A - 一种接合焊盘结构 - Google Patents

一种接合焊盘结构 Download PDF

Info

Publication number
CN104576581A
CN104576581A CN201310471002.4A CN201310471002A CN104576581A CN 104576581 A CN104576581 A CN 104576581A CN 201310471002 A CN201310471002 A CN 201310471002A CN 104576581 A CN104576581 A CN 104576581A
Authority
CN
China
Prior art keywords
metal
metal layer
layer
pad
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310471002.4A
Other languages
English (en)
Inventor
彭冰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310471002.4A priority Critical patent/CN104576581A/zh
Publication of CN104576581A publication Critical patent/CN104576581A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种接合焊盘结构，包括：焊盘，包括由上往下依次设置的焊盘金属层、顶部金属层以及底部金属层；导通金属堆栈结构，至少包括由上往下依次设置的与焊盘金属层位于同层的第一导通金属层、与所述顶部金属层位于同层的第二导通金属层以及与底部金属层位于同层的第三导通金属层；连接线结构，包括第一连接线、第二连接线和第三连接线；其中，所述第一连接线连接所述焊盘金属层和所述第一导通金属层，所述第二连接线连接所述顶部金属层和所述第二导通金属层，所述第三连接线连接所述底部金属层和所述第三导通金属层。本发明中焊盘和导通金属堆栈结构之间设置3层连接线（connect？line），解决了现有技术中所述连接线容易断裂的问题。

Description

一种接合焊盘结构
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种接合焊盘结构。
背景技术
随着半导体制造技术不断进步、晶体管中栅极尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程（The back end of line,BEOL）中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）连接，其中所述线接合焊盘（wire bond pads）的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。有源区结合（Bond Over Active，BOA）技术能够使有源器件、静电放电电路（Electro-Static discharge，ESD）、电源以及接地总线下面焊线垫确保模具的尺寸减小。
焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。由于半导体制造技术的进步，半导体的几何尺寸不断缩小，因此线接合焊盘的尺寸变得较小。特别是半导体器件在发展到纳米级别以后，越来越小的焊盘尺寸给焊线结合以及封装过程带来挑战。
随着半导体制造技术的进步，半导体的几何尺寸不断缩小，线接合焊盘的尺寸变得较小。在实现同集成电路的物理线结合连接时，较小的接合焊盘区域导致了针对接合焊盘结构应力的增加，很容易导致焊盘结构中以及位于焊盘下方的金属层或者及介电层碎裂。
在半导体器件尺寸不断缩小过程中，为了提高器件的性能，在半导体器件制备过程中通常用到低介电常数（低K）材料，并且随着器件的缩小，超低K材料也得到广泛的应用，尽管先进的低介电常数（低K）材料典型地呈现出低模量，降低了接合焊盘结构的强度，特别地，利用铜互连金属化和低模量电介质制造的接合焊盘结构在线结合过程中易于机械损坏。
特别是在制备纳米级的器件时，选用超低K材料层会导致封装时比较困难，即使使用超低K材料层，其封装过程也非常具有挑战性，因为该过程中选用的超低K材料由于所述材料多孔以及具有较低的机械应力，因此在封装过程中很容易产生裂痕或损坏。
现有技术中焊盘结构如图1所示，所述焊盘结构顶部包括3层，分别为焊盘金属层101、顶部金属层102以及底部金属层103，所述顶部金属层102和所述底部金属层103之间通过顶部金属通孔连接，其中，其中所述接合焊盘和所述通道金属（pass metal）106之间仅有焊盘金属层101或者底部金属层103之间通过连接线（connect line）105连接，所述通道金属（pass metal）与测试结构（test key）相连接，在所述接合焊盘中所述连接线105（connect line）为连接最不稳定的地方，在对所述接合焊盘进行测试的过程中，所述连接线不能够承受所述电流或者脉冲推动（pulse force），会造成连接线的断开，从而使所述接合焊盘失效。
因此，现有技术中接合焊盘随着半导体器件的不断缩小以及低K、超低K材料的使用，其中所述接合焊盘和所述通道金属（pass metal）之间的连接线（connect line）很容易断开，从而使所述接合焊盘失效，所以需要对所述接合焊盘进行改进以消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前在集成电路封装过程中存在的问题，提供了一种接合焊盘结构，包括：
焊盘，包括由上往下依次设置的焊盘金属层、顶部金属层以及底部金属层；
导通金属堆栈结构，至少包括由上往下依次设置的与所述焊盘金属层位于同层的第一导通金属层、与所述顶部金属层位于同层的第二导通金属层以及与所述底部金属层位于同层的第三导通金属层；
连接线结构，包括第一连接线、第二连接线和第三连接线；
其中，所述第一连接线连接所述焊盘金属层和所述第一导通金属层，所述第二连接线连接所述顶部金属层和所述第二导通金属层，所述第三连接线连接所述底部金属层和所述第三导通金属层。
作为优选，所述顶部金属层和所述底部金属层之间通过顶部金属通孔连接。
作为优选，所述底部金属层下方还设置有若干金属层。
作为优选，所述导通金属层的底部和焊盘下方的器件结构相连接。
作为优选，所述若干金属层之间通过金属通孔连接。
作为优选，所述焊盘金属层包括金属材料铝。
作为优选，所述顶部金属层和底部金属层包括金属材料铝铜。
本发明为了解决现有技术中接合焊盘存在的问题，提供了一种新的接合焊盘，所述接合焊盘中的焊盘金属层、顶部金属层以及底部金属层和所述通道金属（pass metal）中相对应的第一导通金属层、第二导通金属层以及第三导通金属层之间均设置有连接线（connect line），所述3层连接线（connect line）可以共同分担检测过程中的电流以及脉冲推动（pulse force）强度，通过3层所述连接线（connect line）连接增加了所述接合焊盘和所述通道金属（passmetal）之间的稳定性，以解决现有技术中所述连接线容易断裂的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中接合焊盘结构的俯视图；
图2为现有技术中接合焊盘结构的剖视图；
图3为本发明的一具体实施方式中接合焊盘结构的俯视图；
图4为本发明的一具体实施方式中接合焊盘结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述接合焊盘结构。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决现有技术中接合焊盘存在的问题，提供了一种新的接合焊盘，
焊盘，包括由上往下依次设置的焊盘金属层、顶部金属层以及底部金属层；
导通金属堆栈结构，至少包括由上往下依次设置的与所述焊盘金属层位于同层的第一导通金属层、与所述顶部金属层位于同层的第二导通金属层以及与所述底部金属层位于同层的第三导通金属层；
连接线结构，包括第一连接线、第二连接线和第三连接线；
其中，所述第一连接线连接所述焊盘金属层和所述第一导通金属层，所述第二连接线连接所述顶部金属层和所述第二导通金属层，所述第三连接线连接所述底部金属层和所述第三导通金属层。
本发明改变现有技术中所述焊盘结构和所述通道金属（pass metal）之间仅有焊盘金属层之间或者底部金属层之间设置连接线（connect line），造成连接不够稳定的问题，将焊盘结构中的焊盘金属层、顶部金属层以及底部金属层和导通金属堆栈结构中的第一导通金属层、第二导通金属层以及第三导通金属层之间均设置连接线，由一组连接线变为3组连接线，所述3层连接线（connect line）可以共同分担检测过程中的电流以及脉冲推动（pulse force）强度，通过3层所述连接线（connect line）连接增加了所述接合焊盘和所述通道金属（pass metal）之间的稳定性，以解决现有技术中所述连接线容易断裂的问题。
作为优选，所述焊盘结构中的焊盘金属层、顶部金属层以及底部金属层和所述导通金属堆栈结构中的所述第一导通金属层、第二导通金属层以及第三导通金属层一一对应，具体地，所述焊盘金属层和所述第一导通金属层在同层上，所述顶部金属层和第二导通金属层在同层上，所述底部金属层和所述第三导通金属层位于同层上。
其中，所述顶部金属层和所述底部金属层之间通过顶部金属通孔连接，所述顶部金属层和所述焊盘金属层直接连接。
所述导通金属层底部和焊盘下方器件（device under pad，DUP）测试结构相连接，用于对所述接合焊盘进行测试，所述导通金属层用于将电路连接于所述接合焊盘上，所述导通金属层底部和焊盘下方器件（device under pad，DUP）测试结构之间还设置有若干金属层，所述若干金属层之间通过金属通孔连接，所述焊盘金属层选用金属材料铝。
进一步，所述焊盘结构中所述底部金属层的下方设置有若干金属层，所述若干金属层之间通过金属通孔连接。
其中，本发明所述接合焊盘结构包括金属接合焊盘自身和下面的金属互联层和介电层的叠层，在线结合过程中机械支撑焊盘。
下面结合如图对本发明的一具体实施方式做进一步的说明。
图3为本发明的一具体实施方式中接合焊盘结构的俯视图，图4为本发明的一具体实施方式中接合焊盘结构的剖视图，在该实施例中所述接合焊盘顶部的焊盘金属层201由金属形成，用于安置在集成电路的表面处，以实现所述接合焊盘到下面一个或多个金属层的电器连接。所述接合焊盘与集成电路的基板相连。
其中，所述基板为半导体基板，该基板上可以形成一个或多个有缘器件，所述有源器件可以为晶体管、二极管以及其他所述的已知的有缘器件，所述无源器件可以为电阻器、电容器和电感器以及其他已知的各种无源器件，所述基板与本发明的焊盘相连接来构成集成电路，但是所述基板并不会对本发明的焊盘结构带来关键影响，因此在此不再赘述。
具体地，所述焊盘结构中至少包含焊盘金属层201、顶部金属层202以及底部金属层203，其中所述焊盘金属层201安置在集成电路的表面处，以实现所述接合焊盘到下面一个或多个金属层的电器连接，因此所述焊盘金属层201大都选用金属材料，在该实施例中所述焊盘金属层201选用金属铝，但是并不局限于所述材料。
所述顶部金属层202以及底部金属层203可以选用常用的金属材料，但是为了降低制作成本以及金属互联工艺，在该实施例中所述顶部金属层202以及底部金属层203选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。
所述底部金属层203、顶部金属层202之间通过顶部通孔204连接，所述顶部通孔204的形成方法为首先图案化所述底部金属层203、顶部金属层202之间的介电层，形成通孔，然后填充金属材料并平坦化，形成所述顶部通孔204，但是所述方法仅仅是示例性的。
作为优选，所述底部金属层203下方设置有金属层和通孔交替组成的叠层，所述多个相邻的金属层之间通过通孔连接。
所述金属层以及通孔形成方法为在层间介电层中形成最底层金属层，具体步骤包括图案化，在绝缘层中蚀刻沟槽开口，形成阻挡层以排列开口，利用金属填充开口以及进行平坦化工艺，将填充金属进行平坦化，在平坦化之后形成通孔，通孔位于所述第一金属层上方，用于电气连接位于通孔上方的第二金属层，所述通孔可以选用本领域常用的传导材料，具体地，可以为金属材料，例如铜、铝等。在所述的第二金属层上方为另外一层通孔，在该通孔上方再次形成第三金属层，依次类推，至所述底部金属层。
具体地，所述导通金属层中至少包含第一导通金属层201＇、第二导通金属层202＇以及第三导通金属层203＇。
其中所述第一导通金属层201＇安置在集成电路的表面处，和所述焊盘金属层201位于同层上，在该实施例中所述焊盘金属层201＇选用金属铝，但是并不局限于所述材料。
所述第二导通金属层202＇以及第三导通金属层203＇可以选用常用的金属材料，但是为了降低制作成本以及金属互联工艺，在该实施例中所述第二导通金属层202＇以及第三导通金属层203＇选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。
所述第三导通金属层203＇、第二导通金属层202＇之间通过顶部通孔204＇连接。
作为优选，所述第三导通金属层203＇下方设置有金属层和通孔交替组成的叠层，所述多个相邻的金属层之间通过通孔连接，在该实施例中，在所述底部金属层203＇下方设置有5层金属层，所述5层金属层之间通过通孔连接。
所述焊盘金属层201和所述第一导通金属层201＇之间、所述顶部金属层202和所述第二导通金属层202＇之间以及所述底部金属层203和所述第三导通金属层203＇之间均设置有连接线，改变现有技术中仅有一组连接线不够稳定的问题。
作为优选，所述焊盘金属层201和所述第一导通金属层201＇设置于同层上，所述焊盘金属层201和所述第一导通金属层201＇之间通过第一连接线205连接。
所述第二导通金属层202和所述第二导通金属层202＇设置于同层上，所述第二导通金属层202和所述第二导通金属层202＇之间通过第二连接线206连接。
所述底部金属层203和所述第三导通金属层203＇设置于同层上，所述底部金属层203和所述第三导通金属层203＇之间通过第三连接线207连接。
本发明中所述接合焊盘结构中的层间介电层可以采用低K材料，所述低K材料的介电常数典型的小于4的材料，作为优选，所述低K材料可以选用低模量或高模量的材料，一般的所述低模量材料为小于80Gpa的材料，所述高模量材料为大于80Gpa的材料。
本发明为了解决现有技术中接合焊盘存在的问题，提供了一种新的接合焊盘，所述接合焊盘中的焊盘金属层、顶部金属层以及底部金属层和所述通道金属（pass metal）中相对应的第一导通金属层、第二导通金属层以及第三导通金属层之间均设置有连接线（connect line），所述3层连接线（connect line）可以共同分担检测过程中的电流以及脉冲推动（pulse force）强度，通过3层所述连接线（connect line）连接增加了所述接合焊盘和所述通道金属（passmetal）之间的稳定性，以解决现有技术中所述连接线容易断裂的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种接合焊盘结构，包括：
焊盘，包括由上往下依次设置的焊盘金属层、顶部金属层以及底部金属层；
导通金属堆栈结构，包括由上往下依次设置的与所述焊盘金属层位于同层的第一导通金属层、与所述顶部金属层位于同层的第二导通金属层以及与所述底部金属层位于同层的第三导通金属层；
连接线结构，包括第一连接线、第二连接线和第三连接线；
其中，所述第一连接线连接所述焊盘金属层和所述第一导通金属层，所述第二连接线连接所述顶部金属层和所述第二导通金属层，所述第三连接线连接所述底部金属层和所述第三导通金属层。
2.根据权利要求1所述的接合焊盘结构，其特征在于，所述顶部金属层和所述底部金属层之间通过顶部金属通孔连接。
3.根据权利要求1所述的接合焊盘结构，其特征在于，所述底部金属层下方还设置有若干金属层。
4.根据权利要求1或3所述的接合焊盘结构，其特征在于，所述导通金属层的底部和焊盘下方的器件结构相连接。
5.根据权利要求4所述的接合焊盘结构，其特征在于，所述若干金属层之间通过金属通孔连接。
6.根据权利要求1所述的接合焊盘结构，其特征在于，所述焊盘金属层包括金属材料铝。
7.根据权利要求1所述的接合焊盘结构，其特征在于，所述顶部金属层和底部金属层包括金属材料铝铜。
CN201310471002.4A 2013-10-10 2013-10-10 一种接合焊盘结构 Pending CN104576581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310471002.4A CN104576581A (zh) 2013-10-10 2013-10-10 一种接合焊盘结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310471002.4A CN104576581A (zh) 2013-10-10 2013-10-10 一种接合焊盘结构

Publications (1)

Publication Number Publication Date
CN104576581A true CN104576581A (zh) 2015-04-29

Family

ID=53092285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310471002.4A Pending CN104576581A (zh) 2013-10-10 2013-10-10 一种接合焊盘结构

Country Status (1)

Country Link
CN (1) CN104576581A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002700A (zh) * 2020-08-05 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601735A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 半导体器件及其制造方法
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法
EP2535930A1 (en) * 2011-06-16 2012-12-19 austriamicrosystems AG Semiconductor device with contact pad stack
CN102881661A (zh) * 2011-07-11 2013-01-16 台湾积体电路制造股份有限公司 在角应力消除区域上方具有探针焊盘的半导体芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601735A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 半导体器件及其制造方法
CN102044512A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 集成电路及三维堆叠的多重芯片模块
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法
EP2535930A1 (en) * 2011-06-16 2012-12-19 austriamicrosystems AG Semiconductor device with contact pad stack
CN102881661A (zh) * 2011-07-11 2013-01-16 台湾积体电路制造股份有限公司 在角应力消除区域上方具有探针焊盘的半导体芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002700A (zh) * 2020-08-05 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示系统

Similar Documents

Publication Publication Date Title
CN102157487B (zh) 用于集成电路的电感器及方法
CN101556944B (zh) 形成穿透硅通孔的结构和工艺
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
CN102177582B (zh) 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
CN102456667B (zh) 接合焊盘结构以及具有该接合焊盘结构的晶片
CN108140577A (zh) 半导体器件及其制造方法
CN101322244B (zh) 用于高功率应用的激光熔丝结构及其熔断方法
US9224702B2 (en) Three-dimension (3D) integrated circuit (IC) package
US8772943B2 (en) Offset of contact opening for copper pillars in flip chip packages
CN103165567B (zh) 具有通孔的电感器
Detalle et al. Interposer technology for high band width interconnect applications
CN103187399B (zh) 硅通孔测试结构及测试方法
US20150237714A1 (en) Plane connected embedded substrate capacitor
CN102194795B (zh) 金属层下介电层测试结构
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN102915998B (zh) 通孔结构
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN104576582A (zh) 一种接合焊盘结构
CN104576581A (zh) 一种接合焊盘结构
CN103400820B (zh) 半导体装置
CN105489581A (zh) 半导体结构及其制作方法
CN103579166A (zh) 一种焊盘结构
US20140054790A1 (en) Three-dimensional integrted circuit structure and method of aluminum nitride interposer substrate
CN104752405A (zh) 半导体器件的测试结构及其形成方法
CN103579192A (zh) 一种新型的通孔链测试结构及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429

RJ01 Rejection of invention patent application after publication