CN104733381A

CN104733381A - 一种晶圆硅穿孔互连工艺

Info

Publication number: CN104733381A
Application number: CN201510150621.2A
Authority: CN
Inventors: 朱继锋; 董金文; 梅绍宁; 程卫华
Original assignee: Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Current assignee: Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date: 2015-03-31
Filing date: 2015-03-31
Publication date: 2015-06-24

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种晶圆硅穿孔互连工艺，可以在三维集成晶圆内部实现互连，从而无需通过额外的工艺制作再分布互连层，进而缩短了金属连线的长度，降低了电路延迟。

Description

一种晶圆硅穿孔互连工艺

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆硅穿孔互连工艺。

背景技术

随着半导体技术的不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的集成结构中增加半导体器件的数量变得越来越困难，因此利用硅穿孔(Through Silicon Via，简称TSV)技术的集成成为一种能有效提高芯片集成度的方法。

如图1所示，现有的硅穿孔技术通过不同深度的硅穿孔13将不同晶圆(第一晶圆11和第二晶圆12)上的电路接出，再通过再分布互连层(Redistribution Layer，简称RDL)14将硅穿孔13连接起来，最终实现两片晶圆(第一晶圆11和第二晶圆12)之间的金属互连，该类工艺需要额外的工艺制作RDL层，使用更长的导线。而更长的导线会导致更高的延迟，这是本领域技术人员所不愿看到的。

发明内容

针对上述存在的问题，本发明公开一种晶圆硅穿孔互连工艺。

一种晶圆硅穿孔互连工艺，其中，包括如下步骤：

提供一键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层；

刻蚀位于所述第一金属层和所述第二金属层之上的所述键合晶圆，以形成将所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的互连硅穿孔；

于所述互连硅穿孔中填充金属，以形成将所述第一金属层与所述第二金属层予以电连接的金属连线。

上述的晶圆硅穿孔互连工艺，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第二BEOL介质层覆盖所述第一BEOL介质层的上表面；

其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内，且所述第一金属层和所述第二金属层在垂直方向上部分重叠或无重叠。

上述的晶圆硅穿孔互连工艺，其中，采用先沟槽后通孔的工艺或先通孔后沟槽的工艺形成所述互连硅穿孔。

上述的晶圆硅穿孔互连工艺，其中，所述先沟槽后通孔的工艺包括：

刻蚀位于所述第一金属层和所述第二金属层上方的所述第二衬底至第二BEOL介质层的上表面，以形成凹槽；

基于所述凹槽的基础上，刻蚀位于所述第一金属层和所述第二金属层上方的第二BEOL介质层和第一BEOL介质层，以形成所述互连硅穿孔。

刻蚀位于所述第一金属层和所述第二金属层上方的所述第二衬底至所述第二BEOL介质层中的预设停止层的上表面停止，以形成凹槽；

上述的晶圆硅穿孔互连工艺，其中，形成隔离层以将所述第二衬底的上表面以及所述凹槽的底部及其侧壁予以覆盖后，刻蚀位于所述第一金属层和所述第二金属层上方的隔离层、第二BEOL介质层、第一BEOL介质层，以形成所述互连硅穿孔。

上述的晶圆硅穿孔互连工艺，其中，所述隔离层的材质为氮化物或氧化物。

上述的晶圆硅穿孔互连工艺，其中，所述先通孔后沟槽的工艺包括：

刻蚀所述第二衬底、所述第二BEOL介质层和所述第一BEOL介质层，以形成将所述第一金属层表面予以暴露的第一通孔和将所述第二金属层表面予以暴露的第二通孔；

基于所述第一通孔和所述第二通孔的基础上，刻蚀位于所述第一金属层和所述第二金属层上方的第二衬底，以形成所述互连硅穿孔。

上述的晶圆硅穿孔互连工艺，其中，所述金属的材质为铜、铝、钨和锡中的一种或多种。

上述的晶圆硅穿孔互连工艺，其中，形成所述金属连线后，继续沉积保护层以将所述金属连线的上表面和所述第二衬底的上表面予以覆盖。

上述发明具有如下优点或者有益效果：

本发明公开的一种晶圆硅穿孔互连工艺，可以在三维集成晶圆内部实现互连，从而无需通过额外的工艺制作再分布互连层，进而缩短了金属连线的长度，降低了电路延迟。

具体附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明背景技术中采用硅穿孔进行电连接的键合晶圆结构示意图；

图2a-2g是本发明实施例中晶圆硅穿孔互连工艺的流程结构示意图；

图3是本发明实施例中晶圆硅穿孔互连工艺的流程示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

如图3所示，本实施例提供了一种晶圆硅穿孔互连工艺，具体包括如下步骤：

步骤S1，提供一的键合晶圆，该键合晶圆中设置有互不接触的第一金属层25和第二金属层26，在本发明的实施例中，该键合晶圆包括第一晶圆和第二晶圆，具体的，第一晶圆包括第一衬底21和第一BEOL介质层22；第二晶圆包括第二衬底24和第二BEOL介质层23，且第二BEOL介质层23覆盖第一BEOL介质层22的上表面，第一金属层25位于第一BEOL介质层22内，第二金属层26位于第二BEOL介质层23内，且第一金属层25和第二金属层26在垂直方向上部分重叠或无重叠，如图2a所示的结构。

其中，上述BEOL(Back-End-Of-Line)介质层，也即常规所言的后段制程层或互连多层；上述的衬底层为内设晶体管单元MOSFETCell的硅衬底层，通常互联多层BEOL层含有多层金属互连线，硅衬底层中晶体管的各个电极都相应耦合连接到BEOL层内的与之对应的金属互连线上。

在本发明的实施例中，形成键合晶圆的步骤具体为：将两片待处理的晶圆(第一晶圆和第二晶圆)通过键合工艺面对面键合在一起(即第二晶圆倒置后，第一晶圆的BEOL介质层的上表面和第二晶圆的BEOL介质层的上表面键合在一起)后，采用减薄工艺对第二晶圆的衬底进行减薄，形成键合晶圆。

步骤S2，刻蚀位于第一金属层25和第二金属层26之上的键合晶圆，以形成将第一金属层25的部分表面和第二金属层26的部分表面均予以暴露的互连硅穿孔，在本发明的实施例中，可以采用先沟槽后通孔的工艺或先通孔后沟槽的工艺形成该互连硅穿孔。

具体的，采用先沟槽后通孔的工艺形成该互连硅穿孔的步骤为：

步骤一，进行第一微影刻蚀工艺，刻蚀位于第一金属层25和第二金属层26上方的第二衬底24至第二BEOL介质层23的上表面停止，以形成凹槽，如图2b所示的结构。

在本发明的其他实施例中，若第二BEOL介质层23中预先设置有例如浅沟槽隔离层(STI)或层间介质层(ILD)等特定的预设停止层时，则在步骤一中，刻蚀位于第一金属层25和第二金属层26上方的第二衬底24至第二BEOL介质层23中的预设停止层的上表面停止，形成凹槽。

步骤二，沉积隔离层27以将第二衬底24的上表面以及凹槽的底部及其侧壁予以覆盖，优选的，该隔离层的材质可以为氮化物或氧化物，该隔离在后续于互连硅穿孔中填充金属时，可以有效的防止金属扩散进入第二衬底中，提高了器件的性能，如图2c所示的结构。

在本发明的其他实施例中，该隔离层27并不是必要的，可以省略，在本实施例中，在后续的步骤中，为了能够更清晰的阐述本发明的技术方案，保留该隔离层27。

步骤三，进行第二微影刻蚀工艺，基于上述凹槽的基础上，于上述凹槽底部刻蚀位于第一金属层25上方的隔离层27、第二BEOL介质层23、第一BEOL介质层22，以形成暴露第一金属层25部分或全部上表面的通孔，优选的，形成暴露第一金属层25部分上表面的通孔，如图2d所示的结构。

步骤四，进行第三微影刻蚀工艺，于上述凹槽底部刻蚀位于第二金属层26上方的隔离层27、第二BEOL介质层23，以形成暴露第二金属层26部分或全部上表面的通孔，如图2e所示的结构。

显而易见的，步骤三和步骤四的顺序可以互换，即可以先进行第三微影刻蚀工艺形成暴露第二金属层26部分或全部上表面的通孔，再进行第二显影刻蚀工艺形成暴露第一金属层25部分或全部上表面的通孔，这并不影响本发明的目的。

进一步的，步骤一与步骤三、步骤四的顺序(即第一微影刻蚀工艺与第二微影刻蚀工艺、第三微影刻蚀工艺)也可以根据具体需求调换，即可以采用先沟槽后通孔的工艺形成该互连硅穿孔；具体的，采用先通孔后沟槽的工艺形成该互连硅穿孔的步骤为：

刻蚀第二衬底24、第二BEOL介质层23和第一BEOL介质层22，以形成将第一金属层25部分或全部上表面予以暴露的第一通孔和将第二金属层26部分或全部上表面予以暴露的第二通孔，基于第一通孔和第二通孔的基础上，刻蚀位于第一金属层25和第二金属层26上方的第二衬底24，以形成互连硅穿孔，在本发明的实施例中，采用先通孔后沟槽的工艺形成该互连硅穿孔的步骤参照上述采用先沟槽后通孔的工艺形成互连硅穿孔的步骤和相应的附图不难理解，为了避免不必要的重复，在此便不予赘述。

在本发明的实施例中，根据键合工艺水平，可特别设计互连硅穿孔仅暴露第一金属的部分上表面，以便解决键合过程中出现的对准偏差。

步骤S3，于互连硅穿孔中填充金属，以形成将第一金属层25与第二金属层26予以电连接的金属连线28，具体的，通过电镀的方式于互连硅穿孔中填充金属至充满互连硅穿孔后，对该金属和隔离层27进行CMP工艺并停止在第二衬底24的上表面，形成金属连线28(即将位于第二衬底24上方的隔离层27一起研磨掉)，优选的，该金属的材质可以为铜、铝、钨和锡等半导体工业中常用的金属中的一种或多种，在本发明的实施例中，留下的位于凹槽侧壁和部分底部表面的隔离层27可以起到隔离金属以避免扩散至第二衬底中的作用，从而避免了金属扩散对器件性能的影响，如图2f所示的结构。

步骤S4，根据需要可以继续于金属连线28的上表面和第二衬底24的上表面沉积一保护层29，以保护该金属连线28，如图2g所示的结构，在本发明的其他实施例中，该保护层29并不是必要的，可以省略。

此外，由于三维集成是在保持现有技术节点的同时提高芯片性能的解决方案；因此通过互连硅穿孔将两个或多个功能相同或不同的芯片进行三维集成可以提高芯片的性能：具体的，可以在保持芯片体积的同时，大规模提高芯片的功能，且不受单个芯片制造工艺的限制；此外，还可以大幅度缩短功能芯片之间的金属互连，以减小芯片的发热、功耗、延迟，且进一步的提高了功能模块之间的带宽，例如将处理器芯片和内存芯片三维集成，可使处理器具有超高速的缓冲存储器。

综上，本发明公开的一种晶圆硅穿孔互连工艺，可以在三维集成晶圆内部实现互连，从而无需通过额外的工艺制作再分布互连层，进而缩短了金属连线的长度，降低了电路延迟。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种晶圆硅穿孔互连工艺，其特征在于，包括如下步骤：

2.如权利要求1所述的晶圆硅穿孔互连工艺，其特征在于，

所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第二BEOL介质层覆盖所述第一BEOL介质层的上表面；

3.如权利要求2所述的晶圆硅穿孔互连工艺，其特征在于，采用先沟槽后通孔的工艺或先通孔后沟槽的工艺形成所述互连硅穿孔。

4.如权利要求3所述的晶圆硅穿孔互连工艺，其特征在于，

所述先沟槽后通孔的工艺包括：

刻蚀位于所述第一金属层和所述第二金属层上方的所述第二衬底至所述第二BEOL介质层的上表面，以形成凹槽；

5.如权利要求3所述的晶圆硅穿孔互连工艺，其特征在于，

所述先沟槽后通孔的工艺包括：

6.如权利要求4或5所述的晶圆硅穿孔互连工艺，其特征在于，形成隔离层以将所述第二衬底的上表面以及所述凹槽的底部及其侧壁予以覆盖后，刻蚀位于所述第一金属层和所述第二金属层上方的隔离层、第二BEOL介质层、第一BEOL介质层，以形成所述互连硅穿孔。

7.如权利要求6所述的晶圆硅穿孔互连工艺，其特征在于，所述隔离层的材质为氮化物或氧化物。

8.如权利要求3所述的晶圆硅穿孔互连工艺，其特征在于，所述先通孔后沟槽的工艺包括：

9.如权利要求1所述的晶圆硅穿孔互连工艺，其特征在于，所述金属的材质为铜、铝、钨和锡中的一种或多种。

10.如权利要求1所述的晶圆硅穿孔互连工艺，其特征在于，形成所述金属连线后，继续沉积保护层以将所述金属连线的上表面和所述第二衬底的上表面予以覆盖。