CN104167353A - 键合衬底表面的处理方法 - Google Patents

键合衬底表面的处理方法 Download PDF

Info

Publication number
CN104167353A
CN104167353A CN201410389772.9A CN201410389772A CN104167353A CN 104167353 A CN104167353 A CN 104167353A CN 201410389772 A CN201410389772 A CN 201410389772A CN 104167353 A CN104167353 A CN 104167353A
Authority
CN
China
Prior art keywords
auxiliary layer
bonded substrate
insulating barrier
metal
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410389772.9A
Other languages
English (en)
Inventor
程卫华
梅绍宁
陈俊
朱继锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201410389772.9A priority Critical patent/CN104167353A/zh
Publication of CN104167353A publication Critical patent/CN104167353A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种键合衬底表面的处理方法，包括如下步骤：提供一键合衬底；沉积一绝缘层覆盖键合衬底的表面；于绝缘层上方沉积一辅助层以将绝缘层的表面予以覆盖；按照从上到下的顺序依次部分刻蚀辅助层和绝缘层至键合衬底的表面，以形成通孔；于通孔中填充金属后，采用平坦化工艺去除多余的金属；继续去除辅助层后，形成金属突出于键合衬底的键合界面。本发明通过于传统的金属后段互连工艺之前，沉积与绝缘层化学特性不同的辅助层覆盖绝缘层的表面，以便在后续金属平坦化工艺后，可以采用选择性刻蚀的方法去除该辅助层，从而能得到金属突出于键合衬底表面的键合界面，进而能够有效降低混合键合对键合界面平坦度的要求。

Description

键合衬底表面的处理方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种键合衬底表面的处理方法。
背景技术
随着半导体技术的发展，尤其是在超大规模集成电路发展日益接近物理极限的情况下，物理尺寸和成本方面都具有优势的三维集成电路是延长摩尔定律并解决先进封装问题的有效途径。而晶圆键合技术正是三维电路集成的关键技术之一，尤其是混合键合技术可以在两片晶圆键合的同时实现数千个芯片的内部互联，可以极大的改善芯片性能并节约成本。
混合键合技术是指晶圆键合界面上同时存在金属和绝缘物质的键合方式，现有的混合键合技术一般采用CMP的方式处理键合衬底的表面，为了有效降低混合键合工艺对键合衬底表面平坦度的要求，一般在键合衬底表面需要制造出金属突出或凹陷的键合界面，但由于绝缘物质的硬度较高，采用传统的化学机械研磨的方法无法得到金属突出于键合衬底的键合界面。
中国专利(CN 103474366A)公开了一种混合键合实现方法，包括如下步骤：(1)在衬底表面制作金属凸块；(2)在衬底表面涂覆介质层，覆盖所述金属凸块；(3)采用机械刮平的方式，处理衬底表面，使衬底表面金属凸块和介质层表面在一个平面上；(4)使采用以上方法制作的两层衬底相对，使两层衬底表面金属凸块和介质层对准，并通过施加压力和温度条件实现两层衬底的键合。该发明的优点是：采用机械刮平的方式处理衬底表面，获得混合键合结构，整个工艺流程不需要CMP工艺，降低混合键合工艺的难度和成本。
中国专利(CN102593087A)公开一种用于三维集成混合键合结构及其键合方法，其包括第一衬底；所述第一衬底上设有与第一衬底电连接的键合互连金属，所述键合互连金属对应与第一衬底相连的另一端部内陷形成凹腔；第一衬底上在键合互连金属的周围覆盖有第一介电粘附层，所述第一介电粘附层包围键合互连金属且第一介电粘附层的高度低于键合互连金属的边缘高度。该发明第一介电粘附层的高度低于凸点顶部边缘的高度，当在压力作用下键合时，凸点顶部边缘与第二衬底焊盘先键合，能够阻挡介电粘附层进入键合互连金属与焊盘结合的表面，从而能够避免造成断路及可靠性问题；结构紧凑，工艺操作方便。
上述两件专利均未公开本发明通过于键合衬底上绝缘层的表面沉积一层辅助层后，再进行传统的金属后段互连工艺，从而可以形成金属突出于键合衬底的键合界面。
发明内容
鉴于上述问题，本发明提供了一种键合衬底表面的处理方法，以解决现有技术中由于绝缘层的硬度较高，很难通过传统的CMP工艺得到金属突出于键合衬底的键合界面。
本发明解决技术问题所采用的技术方案为：
一种键合衬底表面的处理方法，包括如下步骤：
提供一键合衬底；
沉积一绝缘层覆盖所述键合衬底的表面；
于所述绝缘层上方沉积一辅助层以将所述绝缘层的表面予以覆盖；
按照从上到下的顺序依次部分刻蚀所述辅助层和所述绝缘层至所述键合衬底的表面，以形成通孔；
于所述通孔中填充金属后，采用平坦化工艺去除多余的金属；
继续去除所述辅助层后，形成金属突出于所述键合衬底的键合界面；
其中，所述辅助层与所述绝缘层的材质不同。
上述的键合衬底表面的处理方法，其中，根据所述绝缘层的材质来确定所述辅助层的材质。
上述的键合衬底表面的处理方法，其中，所述绝缘层的材质为氮化硅，所述辅助层的材质为二氧化硅。
上述的键合衬底表面的处理方法，其中，所述绝缘层的材质为二氧化硅，所述辅助层的材质为氮化硅。
上述的键合衬底表面的处理方法，其中，采用选择性刻蚀的方法去除所述辅助层。
上述的键合衬底表面的处理方法，其中，采用等离子体干法刻蚀工艺去除所述辅助层。
上述的键合衬底表面的处理方法，其中，采用SiCoNi干法化学预清工艺去除所述辅助层。
上述的键合衬底表面的处理方法，其中，沉积所述辅助层的厚度根据具体工艺需求设定。
上述技术方案具有如下优点或有益效果：
综上所述，本发明公开了一种键合衬底表面的处理方法，通过于传统的金属后段互连工艺之前，沉积与绝缘层化学特性不同的辅助层覆盖绝缘层的表面，以便在后续金属平坦化工艺后，可以采用选择性刻蚀的方法去除该辅助层，从而能得到金属突出于键合衬底表面的键合界面，进而能够有效的降低混合键合技术对键合界面平坦度的要求。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-7是本发明实施例中键合衬底表面的处理方法的流程示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图1-7是本发明实施例中键合衬底表面的处理方法的流程示意图；如图1-7所示：
本实施例涉及一种键合衬底表面的处理方法，包括如下步骤：
步骤S1，提供一键合衬底1，该键合衬底1具有已经加工的电路层，如晶体管、二极管、电阻、电容、金属布线等，如图1所示的结构。
步骤S2，沉积一绝缘层2覆盖上述键合衬底1的表面，在本发明的实施例中，该绝缘层2的材质为氮化硅、二氧化硅或者其他绝缘物质，此外，可采用化学气相沉积的方法沉积该绝缘层，如图2所示的结构。
步骤S3，于上述绝缘层2上方沉积一辅助层3以将绝缘层2的表面予以覆盖，在本发明的实施例中，根据绝缘层2的材质来确定沉积的辅助层3的材质，且该辅助层3的材质与绝缘层2的材质不同，以使得该辅助层3的化学特性与绝缘层2不同，以便后续可以采用选择性刻蚀的方法去除该辅助层；例如，当上述绝缘层2的材质为氮化硅时，该辅助层的材质可为二氧化硅，或当上述绝缘层2的材质为二氧化硅时，该辅助层的材质可为氮化硅，如图3所示的结构。
其中，沉积的辅助层3的厚度根据具体工艺需求设定，若后续的混合键合工艺中需要金属突出于键合衬底的绝缘层平面较多，则沉积较厚的辅助层，反之，则沉积较薄的辅助层。
步骤S4，按照从上到下的顺序依次部分刻蚀上述辅助层3和上述绝缘层2形成通孔，在本发明的实施例中，首先于上述辅助层3表面旋涂一层光刻胶，并于曝光和显影后，形成覆盖辅助层3部分表面的具有通孔图形的光阻，以该光阻为掩膜，依次部分刻蚀上述辅助层3和绝缘层2以形成通孔，在本发明的实施例中，根据上述辅助层3和绝缘层2的材质分别选用具体的刻蚀工艺，根据该辅助层3和绝缘层2的材质均可选用现有的刻蚀工艺进行刻蚀，在此便不予赘述，如图4所示的结构。
步骤S5，于上述通孔中填充金属，优选的，采用电镀的方式于上述通孔中填充金属，在本发明的实施例中，该金属可以采用铜、镍、锡、锡银合金、锡银铜合金中的一种或多种，如图5所示的结构。
步骤S6，进行平坦化工艺去除多余的金属，即采用化学机械研磨工艺(CMP)将上述填充的金属抛光至剩余的辅助层3＇平面，如图6所示的结构。
步骤S7，采用选择性刻蚀的方法去除上述剩余的辅助层3＇，形成一金属突出的键合界面，优选的，采用SiCoNi干法化学预清工艺或等离子体干法刻蚀工艺去除上述剩余的辅助层。
综上所述，本发明公开的一种键合衬底表面的处理方法，通过于传统的金属后段互连工艺之前，沉积与绝缘层化学特性不同的辅助层覆盖绝缘层的表面，以便在后续金属平坦化工艺后，可以采用选择性刻蚀的方法去除该辅助层，从而能得到金属突出于键合衬底表面的键合界面，进而能够有效降低混合键合技术对键合界面平坦度的要求。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种键合衬底表面的处理方法，其特征在于，包括如下步骤：
提供一键合衬底；
沉积一绝缘层覆盖所述键合衬底的表面；
于所述绝缘层上方沉积一辅助层以将所述绝缘层的表面予以覆盖；
按照从上到下的顺序依次部分刻蚀所述辅助层和所述绝缘层至所述键合衬底的表面，以形成通孔；
于所述通孔中填充金属后，采用平坦化工艺去除多余的金属；
继续去除所述辅助层后，形成金属突出于所述键合衬底的键合界面；
其中，所述辅助层与所述绝缘层的材质不同。
2.如权利要求1所述的键合衬底表面的处理方法，其特征在于，根据所述绝缘层的材质来确定所述辅助层的材质。
3.如权利要求2所述的键合衬底表面的处理方法，其特征在于，所述绝缘层的材质为氮化硅，所述辅助层的材质为二氧化硅。
4.如权利要求2所述的键合衬底表面的处理方法，其特征在于，所述绝缘层的材质为二氧化硅，所述辅助层的材质为氮化硅。
5.如权利要求1所述的键合衬底表面的处理方法，其特征在于，采用选择性刻蚀的方法去除所述辅助层。
6.如权利要求5所述的键合衬底表面的处理方法，其特征在于，采用等离子体干法刻蚀工艺去除所述辅助层。
7.如权利要求5所述的键合衬底表面的处理方法，其特征在于，采用SiCoNi干法化学预清工艺去除所述辅助层。
8.如权利要求1所述的键合衬底表面的处理方法，其特征在于，沉积所述辅助层的厚度根据具体工艺需求设定。
CN201410389772.9A 2014-08-08 2014-08-08 键合衬底表面的处理方法 Pending CN104167353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410389772.9A CN104167353A (zh) 2014-08-08 2014-08-08 键合衬底表面的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410389772.9A CN104167353A (zh) 2014-08-08 2014-08-08 键合衬底表面的处理方法

Publications (1)

Publication Number Publication Date
CN104167353A true CN104167353A (zh) 2014-11-26

Family

ID=51911125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410389772.9A Pending CN104167353A (zh) 2014-08-08 2014-08-08 键合衬底表面的处理方法

Country Status (1)

Country Link
CN (1) CN104167353A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979226A (zh) * 2015-06-24 2015-10-14 武汉新芯集成电路制造有限公司 一种铜的混合键合方法
CN105047603A (zh) * 2015-06-24 2015-11-11 武汉新芯集成电路制造有限公司 一种混合键合金属突出界面的处理方法
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN108470713A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 接触孔的制造方法
CN109346419A (zh) * 2018-12-05 2019-02-15 德淮半导体有限公司 半导体器件及其制造方法
CN110518028A (zh) * 2019-09-02 2019-11-29 德淮半导体有限公司 基板制造方法、基板接合方法和半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311456A (ja) * 2006-05-17 2007-11-29 Fujikura Ltd 接合基材の製造方法
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103165576A (zh) * 2011-12-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311456A (ja) * 2006-05-17 2007-11-29 Fujikura Ltd 接合基材の製造方法
CN101197297A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 晶片压焊键合方法及其结构
CN102468186A (zh) * 2010-11-15 2012-05-23 无锡江南计算技术研究所 基板的制作方法及半导体芯片的封装方法
CN103165576A (zh) * 2011-12-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979226A (zh) * 2015-06-24 2015-10-14 武汉新芯集成电路制造有限公司 一种铜的混合键合方法
CN105047603A (zh) * 2015-06-24 2015-11-11 武汉新芯集成电路制造有限公司 一种混合键合金属突出界面的处理方法
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN105185719B (zh) * 2015-06-24 2018-04-17 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN108470713A (zh) * 2018-03-29 2018-08-31 上海华力集成电路制造有限公司 接触孔的制造方法
CN109346419A (zh) * 2018-12-05 2019-02-15 德淮半导体有限公司 半导体器件及其制造方法
CN109346419B (zh) * 2018-12-05 2020-11-06 德淮半导体有限公司 半导体器件及其制造方法
CN110518028A (zh) * 2019-09-02 2019-11-29 德淮半导体有限公司 基板制造方法、基板接合方法和半导体装置

Similar Documents

Publication Publication Date Title
CN103681613B (zh) 具有离散块的半导体器件
CN104319258B (zh) 一种硅穿孔工艺
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN104167353A (zh) 键合衬底表面的处理方法
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
TWI569366B (zh) 用於製造貫通基板穿孔及前側結構之器件、系統及方法
JP2018528622A (ja) 導電性バリアのダイレクトハイブリッドボンディング
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN104377164A (zh) 一种晶圆跨硅穿孔互连工艺
CN103426863A (zh) 用于三维电路集成的过孔结构及其形成方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN102208362B (zh) 一种穿透硅通孔背部连接端的制备方法
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
CN102856247A (zh) 一种背面硅通孔制作方法
CN103258791B (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
CN108183087B (zh) 用于形成应力降低装置的方法
US9978666B2 (en) Method for fabrication semiconductor device with through-substrate via
CN111968953A (zh) 硅通孔结构及其制备方法
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104766806A (zh) 晶圆三维集成的方法
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
KR20210053537A (ko) 반도체 패키지
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
TWI732670B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141126