JP2007311456A - 接合基材の製造方法 - Google Patents

接合基材の製造方法 Download PDF

Info

Publication number
JP2007311456A
JP2007311456A JP2006137423A JP2006137423A JP2007311456A JP 2007311456 A JP2007311456 A JP 2007311456A JP 2006137423 A JP2006137423 A JP 2006137423A JP 2006137423 A JP2006137423 A JP 2006137423A JP 2007311456 A JP2007311456 A JP 2007311456A
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
protective layer
convex portion
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006137423A
Other languages
English (en)
Other versions
JP4795112B2 (ja
Inventor
Hiroyuki Wakioka
寛之 脇岡
Satoshi Yamamoto
敏 山本
Mikio Hashimoto
橋本  幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006137423A priority Critical patent/JP4795112B2/ja
Publication of JP2007311456A publication Critical patent/JP2007311456A/ja
Application granted granted Critical
Publication of JP4795112B2 publication Critical patent/JP4795112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】バンプやシールとなる凸部の形成領域同士が平面的に近接している場合にも適用できると共に、電気めっき法に比べて短時間に、かつ、容易に金属凸部を形成できる接合基材の製造方法を提供する。
【解決手段】本発明に係る接合基材の製造方法は、基板1を構成し、絶縁性を有する面上の少なくとも一部に導電層3を形成する。次に、前記基板と前記導電層とを覆い、該導電層の所定の領域を露呈するように開口部6を備えた保護層5を形成する。さらに、前記基板を溶融金属中に浸漬させて、前記開口部に凸部を形成する。その後、前記保護層を除去することを少なくとも順に備える。
【選択図】図1

Description

本発明は、バンプの形成や、キャップとデバイスとの接合、または気密封止を行なうシールの形成が、短時間に、かつ、容易に行なえる接合基材の製造方法に関するものである。
従来、バンプの形成や、キャップとデバイスを接合する目的で使用されるシールの形成方法として電気めっき法が知られている。この電気めっき法を使用して、バンプやシールとなる金属凸部を形成する方法の例を、図6及び図7を用いて説明する。図6は、電気めっき法によって形成された金属凸部(バンプ又はシール)を示す断面図であり、図7は、電気めっき法によって該金属凸部を形成する方法のフローチャートである。
図7に示すよう、まず、(i)シード層成膜工程において、電極52が形成された基板51の上に、金属凸部の材料と電極52の材料との双方に密着性の良いシード層53を形成する。シード層53の被着は、通常の薄膜形成技術を使用して行なう。次いで、(ii)フォトリソグラフィ工程において、めっき用パターニングを形成する。また、(iii)めっき処理工程において、めっき処理によって金属凸部54を形成する。次に、(iv)レジスト剥離工程において、不要になったレジストを除去する。そして、(v)シード層除去工程において、不要部分のシード層をエッチングする。その後、(vi)熱処理工程において、金属凸部54に熱処理を施す。これにより、図6に示すような、電気めっきによる金属凸部54が形成される。
ところが、上記電気めっき法では、次のような問題点があった。
まず、第一に、時間がかかる。第二に、合金を作製するにあたって成分比のコントロールが困難である。第三に、選択できる金属の幅が非常に狭まってしまう。第四に、繊細なめっき液管理が必要である。第五に、膜厚が面内で一様にすることは困難である。
そこで、電気めっき法を使用せずにバンプを形成する手段として、基板に形成された下地電極上に、該下地電極よりも面積が広い第1の半田を食み出し形成し、その後、第1の半田の上側に第1の半田よりも低い融点を持つ第2の半田を積層形成し、然る後、上記第1の半田の融点よりも高温で上記第1と第2の半田を加熱し、第1と第2の半田を融合凝集して半田バンプを形成するようにした方法が提案されている(特許文献1参照)。
ところが、このような手段においては、金属凸部の形成に際して、該金属凸部形成領域である下地電極よりも広い面積を必要とするため、金属凸部形成領域(下地電極)同士が平面的に近接している場合は、金属凸部を形成するための十分な面積を確保することができず、適用できないこともある。
特開平10−50713号公報
本発明は、上記事情に鑑みてなされたものであり、金属凸部形成領域同士が平面的に近接している場合にも適用できると共に、電気めっき法に比べて短時間に、かつ、容易に金属凸部を形成できる接合基材の製造方法を提供することを目的とする。
本発明の請求項1に係る接合基材の製造方法は、基板を構成し、絶縁性を有する面上の少なくとも一部に導電層を形成する工程Aと、前記基板と前記導電層とを覆い、該導電層の所定の領域を露呈するように開口部を備えた保護層を形成する工程Bと、前記基板を溶融金属中に浸漬させて、前記開口部に凸部を形成する工程Cと、前記保護層を除去する工程Dと、を順に少なくとも備えることを特徴とする。
本発明の請求項2に係る接合基材の製造方法は、請求項1において、前記工程Dの後、平坦化処理を行う工程Eを、さらに備えることを特徴とする。
本発明の請求項3に係る接合基材の製造方法は、請求項1又は2において、前記保護層として、前記溶融金属と濡れ性の低い材料を用いることを特徴とする。
本発明によれば、基板上に形成された導電層の所定の領域を露呈するように開口部を備えた保護層を形成し、この基板を溶融金属中に浸漬させて前記開口部に凸部を形成する。このように、前記基板を溶融金属中に浸漬させることで、前記開口部内に前記溶融金属が流入し、前記導電層と接合された凸部が形成される。つまり、凸部は、開口部の底面を構成する導電層の露呈された表面と、開口部の側面を構成する保護層の露呈された断面とによって決まる三次元的な凹部空間内に構成されることになる。
したがって、凸部はこの凹部空間内に収まるように構成されるので、その隣接間隔は凹部空間によって決定され、それぞれの凸部の形成領域となる導電層同士が平面的に近接している場合であっても、十分な凸部の形成領域を高さ方向に確保して所望の大きさ(高さ)の凸部を形成することができると共に、電気めっき法に比べて短時間で、かつ、容易に凸部を形成できる接合基材の製造方法を提供することができる。しかも、高さ方向に展開する保護層の厚さや、該保護層に形成された開口部の大きさ(径)によって、凹部空間の大きさが決まるので、凸部の大きさ(高さや広さ)を容易に制御することができる。
たとえば、保護層に設ける開口部の形状を変更することにより、凸部を、上方から見て円形や楕円形、リング状としてもよい。
以下、最良の形態に基づき、本発明に係る接合基材の製造方法の一例を、図面に基づいて説明する。
図1及び図2は、本発明に係る接合基材の製造方法の一例を工程順に示す概略断面図である。図3は、本発明で用いる基板に導電層を形成したパターンの一例を示す図であり、(a)の断面図は、(b)の平面図に示すA−A線に沿った断面を表している。
はじめに、基板1を準備する。この基板1は、絶縁性を有する面を備えたものであり、ガラスやセラミック等の絶縁体からなる絶縁体基板の他、基板1を構成する面上に絶縁層2を有するシリコン(Si)等の半導体からなる半導体基板であっても良い。
絶縁層2は、基板1上に回路パターンが形成されている場合、導電層3によって悪影響が生じないように防止するものである。この絶縁層2は、少なくとも基板1上の導電層3形成部分に形成される。したがって、基板1自身が絶縁体であった場合、絶縁層2は不要となる。
また、絶縁層2は、たとえば基体1の表層部を酸化して、酸化膜を形成することにより形成したものであっても良い。
次に、絶縁層2が形成された面上の少なくとも一部に、導電層3を形成する[図1(a)]。この導電層3は、絶縁層2が形成された基板1と濡れ性の高い、たとえばAu/Ni/Cr膜からなる金属膜をスパッタ成膜した後、パターニングを行うことにより形成する。その際、導電層3のパターニングは、たとえば図3に示すように、リング状となるように行なっても良い。
引き続き、バンプを載せたい領域に、フォトレジスト4でパターニングを行う[図1(b)]。フォトレジスト4には、感光性材料を用い、パターニングして、たとえばリフトオフ用マスクを形成する。これは、凸部を形成したい領域にリフトオフ法を用いてマスクを除去し、前記凸部の材料となる半田と濡れ性の高い金属であるAuを露出させるためである。
次いで、絶縁層2が形成された基板1と導電層3を覆うように、全面に保護層5を形成する[図1(c)]。保護層5をなす材料としては、たとえば、Ti、Cr、SiO等からなる溶融金属と濡れ性の低い材料が好ましく、スパッタ法やCVD法等により形成することができる。これにより、後述する開口部5のみに容易に凸部を形成することができる。
その後、前記導電層3の所定の領域が露呈するように、前記フォトレジスト4(すなわち、リフトオフ用マスク)の剥離を行い、凸部を形成したい領域に開口部6を形成してAuを露出させる[図1(d)]。したがって、保護層5は導電層3の所定の領域(一部)を露呈するように開口部5を備えており、凸部を形成したい領域以外の他の面は、保護層5で覆われている。
ここで、気密性、機械的強度を確保するにあたって、開口部6は様々なパターンが考えられる。たとえば、図4や図5に示すパターン例が挙げられる。すなわち、図4は、リング状の導電層3に重なり、かつ、その幅内に収まるように、矩形状の開口部6Aを互いに離間させてリング状に配した例であり、図5は、リング状の導電層3に重なり、かつ、その幅内に収まるように、導電層3と略同心をなす1つのリング状の開口部6Bを配した例である。これにより、シール性の良い接合基材を容易に作製することができる。
したがって、開口部6の様々なパターンに応じて、後述する凸部を、開口部形状と同じ形状に制御(形成)することが可能となる。
また、本実施形態では、リフトオフ法を用いて開口部を形成したが、先に全面に保護層を形成しておき、その後、フォトリソグラフィ技術によって凸部を形成したい領域のみを開口するマスクを形成して開口部を形成するようにしても良い。
次に、前記基板1を、Auが拡散するのに十分な時間溶融金属中に浸漬して開口部6内へ溶融金属を流入させ、これを引き上げることで前記開口部6に凸部7Aを形成する[図2(a)]。凸部7Aの材料となる溶融金属としては、たとえばAu−20wt%Sn共晶半田が挙げられる。
その後、保護層5を除去する[図2(b)]。
これにより、めっきを使用することなく容易に、バンプやシールとなる凸部を作製することができる。しかも、いわゆるディップ法により凸部を形成するので、基板の一面だけでなく、他面にも保護層でパターニングをしておけば、両面同時に凸部の形成を行なうこともできる。
また、この方法で形成された凸部の高さは、母材や凸部の材料となる半田の表面張力、母材と半田の界面張力のバランス、すなわち母材と半田の濡れ性によって決まるので、開口径で容易に凸部の高さを制御することができる。このことは、凸部の体積が制御可能であることを意味し、予め計算しておけば、再溶融熱処理工程後にシール状に濡れ拡がった半田の高さも制御することが可能となる。したがって、開口径を小さくすれば、凸部の大きさを小さく、低くすることができ、パッケージの小型化、バンプの高密度化の観点から非常に有利である。
さらに、平坦化処理を行い、シール状の凸部7Bを形成する[図2(c)]。平坦化処理としては、たとえば再溶融処理が好適である。この再溶融化処理を行なうと、凸部7Aが加熱されて溶融・変形し、保護層5を除去した領域ではAuパターン上に凸部7AのAn−Snが濡れ拡がって溶着するシールができる。
しかし、導電層3の最表面がAuの場合に再溶融を行なうと、An−Snからなる半田に導電層3表面のAuが溶食されてしまうため、半田の組成比が変化してしまう。そして、この組成比の変化に起因して融点(液相線)が上昇したり、AnとSnの化合物の形成により機械的強度が弱くなったりする可能性がある。
そこで、そのときには、予め半田のAn−Sn組成比を共晶よりもSn側にずらしておいて、再溶融熱処理後に共晶に近づけるようにすると良い。
このように平坦化処理を行うことによって、他基板との接続性が向上し、接合面全体の均一性が図れるものとなる。
また、本発明では、開口部6に凸部7Aを形成した後、さらにフォトリソグラフィ技術を利用したパターニングを行い(不図示)、その後に保護層5を除去するようにしても良い。パターニング後に保護層5を除去すると、上記パターニングで保護しなかった領域の保護層が除去される。また、その後の再溶融熱処理により凸部7Aを溶融させると、保護層5を除去した領域ではAn−Snが濡れ拡がりシールができる。一方、保護層5を除去しなかった領域では保護層5(あるいはフォトレジスト)により濡れ拡がりが妨げられるためバンプ形状がそのまま残るものとなる。これにより、バンプとシールを同時に形成することもできる。
以上のように、本発明では凸部の材料となる溶融金属と結合しない保護層でパターニングされた基板を溶融金属に浸漬し、開口部に凸部を形成させた後、フォトリソグラフィ、保護層除去、再溶融熱処理を行なうことで、バンプとシールを同時に形成させることができると共に、めっき法やペースト法、蒸着法に比べて、短時間に、かつ、容易に、さらに安価に凸部を形成することができる。しかも、再溶融により接合面積全体に均一に濡れが拡がるため、強密着力で、高信頼性の気密封止が期待できる。
また、本発明は、開口部をリング状とし凸部をリング状に形成することで、電気的導通とMEMSパッケージとしてのハーメチックシールが同時に形成でき、密封される接合と電気的導通が同時に実現できる。
さらに、本発明では、フラックスを含まないため、洗浄工程は必要なく、ボイドや腐食による凸部の劣化なども無い。しかも、ボイドやフラックス残りがない凸部が形成できるので、強い密着強度を有した凸部を得ることができる。
本発明は、基板に形成された配線パターンと実装基板を繋ぐためのバンプや、配線パターンが形成されたキャップと各種MEMSデバイスとを接合するための部材、または気密封止を目的とした封止シール等の金属凸部を備えた各種接合ワークの製造方法に適用できる。
本発明に係る接合基材の製造方法の一例を工程順に示す断面図である。 図1に続く工程を順に示す断面図である。 導電層のパターン例を示す図である。 導電層の一部を露呈させる開口部の一例を示す図である。 導電層の一部を露呈させる開口部の他の例を示す図である。 従来の方法(電気めっき法)により形成した金属凸部を示す図である。 図6の金属凸部を形成する方法を示すフローチャートである。
符号の説明
1 基板(半導体基板)、2 絶縁層、3 導電層、4 フォトレジスト(リフトオフ用マスク)、5 保護層、6(6A、6B) 開口部、7A、7B 凸部。

Claims (3)

  1. 基板を構成し、絶縁性を有する面上の少なくとも一部に導電層を形成する工程Aと、
    前記基板と前記導電層とを覆い、該導電層の所定の領域を露呈するように開口部を備えた保護層を形成する工程Bと、
    前記基板を溶融金属中に浸漬させて、前記開口部に凸部を形成する工程Cと、
    前記保護層を除去する工程Dと、
    を順に少なくとも備えることを特徴とする接合基材の製造方法。
  2. 前記工程Dの後、平坦化処理を行う工程Eを、
    さらに備えることを特徴とする請求項1に記載の接合基材の製造方法。
  3. 前記保護層として、前記溶融金属と濡れ性の低い材料を用いることを特徴とする請求項1又は2に記載の接合基材の製造方法。
JP2006137423A 2006-05-17 2006-05-17 接合基材の製造方法 Expired - Fee Related JP4795112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006137423A JP4795112B2 (ja) 2006-05-17 2006-05-17 接合基材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006137423A JP4795112B2 (ja) 2006-05-17 2006-05-17 接合基材の製造方法

Publications (2)

Publication Number Publication Date
JP2007311456A true JP2007311456A (ja) 2007-11-29
JP4795112B2 JP4795112B2 (ja) 2011-10-19

Family

ID=38844064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137423A Expired - Fee Related JP4795112B2 (ja) 2006-05-17 2006-05-17 接合基材の製造方法

Country Status (1)

Country Link
JP (1) JP4795112B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167353A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 键合衬底表面的处理方法
JP2018536994A (ja) * 2015-11-27 2018-12-13 スナップトラック・インコーポレーテッド 薄いはんだストップ層を備える電子部品及び製造方法
JP2019140281A (ja) * 2018-02-13 2019-08-22 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258229A (ja) * 1988-08-23 1990-02-27 Seiko Epson Corp 半田バンプ型電極の製造方法
JP2003332369A (ja) * 2002-05-08 2003-11-21 Nec Corp 微小球体の液体による整列方法、バンプ電極形成方法、微小球体整列装置、および導電性液体
JP2004128354A (ja) * 2002-10-04 2004-04-22 Fujitsu Ltd はんだバンプの形成方法
JP2006190856A (ja) * 2005-01-07 2006-07-20 Senju Metal Ind Co Ltd パッケージ用リッドおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258229A (ja) * 1988-08-23 1990-02-27 Seiko Epson Corp 半田バンプ型電極の製造方法
JP2003332369A (ja) * 2002-05-08 2003-11-21 Nec Corp 微小球体の液体による整列方法、バンプ電極形成方法、微小球体整列装置、および導電性液体
JP2004128354A (ja) * 2002-10-04 2004-04-22 Fujitsu Ltd はんだバンプの形成方法
JP2006190856A (ja) * 2005-01-07 2006-07-20 Senju Metal Ind Co Ltd パッケージ用リッドおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167353A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 键合衬底表面的处理方法
JP2018536994A (ja) * 2015-11-27 2018-12-13 スナップトラック・インコーポレーテッド 薄いはんだストップ層を備える電子部品及び製造方法
JP2019140281A (ja) * 2018-02-13 2019-08-22 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法
JP7107692B2 (ja) 2018-02-13 2022-07-27 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法

Also Published As

Publication number Publication date
JP4795112B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
JP6406975B2 (ja) 半導体素子および半導体装置
JP2004194290A (ja) 電子部品の製造方法
TWI380423B (en) Substrate structure and manufacturing method thereof
JP2010123833A (ja) 半導体装置の製造方法
JP4795112B2 (ja) 接合基材の製造方法
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP2004119773A (ja) 半導体装置及びその製造方法
WO2006077974A1 (ja) 封着板およびその製造方法
JP3021399B2 (ja) 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法
JP4937623B2 (ja) 半導体装置の製造方法
WO2020213133A1 (ja) 半導体装置
JP2005026364A (ja) 混成集積回路
JP2011124398A (ja) 接合構造及びその製造方法
JPH03101234A (ja) 半導体装置の製造方法
JP2008017408A (ja) 水晶振動子パッケージ、発振器、及び電子機器
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
CN104124180A (zh) 芯片封装结构的制作方法
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JPH1174298A (ja) はんだバンプの形成方法
JP4873179B2 (ja) 半導体装置の製造方法
JP2008004938A (ja) 再配線にはんだを付ける方法
JP2007508708A (ja) 電子装置およびその製造方法
JP2007305715A (ja) 配線基板の製造方法
JP2005045319A (ja) 小型電子部品の製造方法およびそれによって製造された小型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees