JP2007335782A - 半導体装置モジュールの製造方法及び半導体装置モジュール - Google Patents

半導体装置モジュールの製造方法及び半導体装置モジュール Download PDF

Info

Publication number
JP2007335782A
JP2007335782A JP2006168420A JP2006168420A JP2007335782A JP 2007335782 A JP2007335782 A JP 2007335782A JP 2006168420 A JP2006168420 A JP 2006168420A JP 2006168420 A JP2006168420 A JP 2006168420A JP 2007335782 A JP2007335782 A JP 2007335782A
Authority
JP
Japan
Prior art keywords
metal film
metal
semiconductor device
device module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006168420A
Other languages
English (en)
Inventor
Osamu Shiokawa
治 塩川
Kazuhiko Imamura
一彦 今村
Hidekatsu Kuroda
英克 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric FA Components and Systems Co Ltd
Priority to JP2006168420A priority Critical patent/JP2007335782A/ja
Publication of JP2007335782A publication Critical patent/JP2007335782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Abstract

【課題】半導体装置モジュールの低コスト化及び歩留まりの向上を図る。
【解決手段】金属ベース基材上に絶縁層を形成し、その上に銅箔パターンを形成する（ステップＳ３）。次に、銅箔パターンの一部を被覆するように、ソルダーレジスト層を絶縁層上に形成し（ステップＳ４）、金属膜表面が露出した銅箔パターン表面に水溶性の耐熱性プリフラックスを塗布する（ステップＳ５）。次に、金属膜上にクリーム半田を塗布し（ステップＳ６）、この上に半導体素子を設置するために（ステップＳ７）、リフローする（ステップＳ８）。不純物を除去した後（ステップＳ９）、超音波接合法によって、ワイヤを半導体素子の電極部及び銅箔パターンに直接接合させる（ステップＳ１０）。これにより、半導体装置モジュールの低コスト化及び歩留まりの向上を図ることができる。
【選択図】図１

Description

本発明は半導体装置モジュールの製造方法及び半導体装置モジュールに関し、特にワイヤボンディング方法による半導体装置モジュールの製造方法及びそのような方法により作製された半導体装置モジュールに関する。
最近、半導体装置モジュールを作製する際のワイヤボンディング方法においては、ワイヤ状の接合材とボンディングパッド等の披接合材を超音波接合法にて接合させる方法が主に行われている。
ワイヤの材質としては低コストで導電性が良好なＡｌ（アルミニウム）が主に用いられている。また、ボンディングパッド等の材質にはＣｕ（銅）が主に用いられ、下地の基材上に半田を介して設置されている。さらに、Ｃｕパッド表面には、接合部の耐酸化、接触抵抗の低下を図るために、Ｎｉ（ニッケル）またはＡｕ（金）がめっきされている（例えば、特許文献１、２参照）。
特開平６−２６０５３８号公報 特開２００２−２２２８２６号公報
しかしながら、ボンディングパッド表面にＮｉや高価なＡｕめっきを施すためコスト高になるという問題がある。また、ボンディングパッドをその下地に設置させるには半田付けにて行う。半田付けを行うと、半田濡れ不良等によりボンディングパッドと下地との間で位置ずれや斜め実装が生じ、その結果、ボンディングパッドとワイヤとの間の接合不良による歩留まりの悪さが問題になっていた。
本発明はこのような点に鑑みてなされたものであり、低コストで歩留まりのよい半導体装置モジュールの製造方法及びそのような方法により作製された半導体装置モジュールを提供することを目的とする。
本発明では上記課題を解決するために、金属ベース基材上に絶縁層を形成する工程と、形成した前記絶縁層上に第１の金属膜及び第２の金属膜をパターニングする工程と、前記第１の金属膜及び前記第２の金属膜の一部を被覆するように、前記絶縁層上にソルダーレジスト層を形成する工程と、前記第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子を設置する工程と、前記半導体素子の電極部と前記第２の金属膜表面が露出した部分を金属線を介して電気的に直接接合する工程と、を有することを特徴とする半導体装置モジュールの製造方法が提供される。
このような半導体装置モジュールの製造方法によれば、金属ベース基材上に絶縁層が形成され、形成された絶縁層上にパターニングされた第１の金属膜及び第２の金属膜が形成され、第１の金属膜及び第２の金属膜の一部を被覆するように、絶縁層上にソルダーレジスト層が形成され、第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子が設置され、半導体素子の電極部と第２の金属膜表面が露出した部分が金属線を介して電気的に直接接合される。
また、本発明では上記課題を解決するために、金属ベース基材上に形成された絶縁層と、前記絶縁層上にパターニングされた第１の金属膜及び第２の金属膜と、前記第１の金属膜及び前記第２の金属膜の一部を被覆するように、前記絶縁層上に形成されたソルダーレジスト層と、前記第１の金属膜表面の露出した部分の上層に半田、または半田と金属片を介して設置された半導体素子と、前記半導体素子の電極部と前記第２の金属膜表面の露出した部分を電気的に直接接合する金属線と、を有することを特徴とする半導体装置モジュールが提供される。
このような半導体装置モジュールによれば、金属ベース基材上に絶縁層が形成され、絶縁層上にパターニングされた第１の金属膜及び第２の金属膜が形成され、第１の金属膜及び第２の金属膜の一部を被覆するように、絶縁層上にソルダーレジスト層が形成され、第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子が設置され、半導体素子の電極部と第２の金属膜表面が露出した部分が金属線を介して電気的に直接接合される。
本発明では、半導体装置モジュールの製造方法に関し、金属ベース基材上に絶縁層を形成した後に、形成された絶縁層上にパターニングされた第１の金属膜及び第２の金属膜を形成し、第１の金属膜及び第２の金属膜の一部を被覆するように、絶縁層上にソルダーレジスト層を形成し、第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子を設置し、半導体素子の電極部と第２の金属膜表面が露出した部分を金属線を介して電気的に直接接合するようにした。
これにより、低コストで歩留まりのよい半導体装置モジュールの製造方法の提供が可能になる。
また、本発明では、半導体装置モジュールに関し、金属ベース基材上に絶縁層を形成し、絶縁層上にパターニングされた第１の金属膜及び第２の金属膜を形成し、第１の金属膜及び第２の金属膜の一部を被覆するように、絶縁層上にソルダーレジスト層を形成し、第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子を設置し、半導体素子の電極部と第２の金属膜表面が露出した部分を金属線を介して電気的に直接接合するようにした。
これにより、低コストで歩留まりのよい半導体装置モジュールの提供が可能になる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
先ず、第１の実施の形態について説明する。
図１は第１の実施の形態の超音波接合方法の原理説明図である。
例えば、金属ベース基材上に絶縁層を形成した後に（ステップＳ１）、その上に金属膜を形成する（ステップＳ２）。次に、金属膜を形成した後に、金属膜をエッチング加工により、第１の金属膜及び第２の金属膜が形成するように銅箔パターンを形成する（ステップＳ３）。
次いで、銅箔パターンの一部を被覆するように、ソルダーレジスト層を絶縁層上に形成する（ステップＳ４）。次に、金属膜表面が露出した銅箔パターン表面の酸化防止をするために、水溶性の耐熱性プリフラックスを塗布する（ステップＳ５）。次に、第１の金属膜上に、クリーム半田を塗布する（ステップＳ６）。
そして、塗布したクリーム半田上に半導体素子または金属片が半田付けされた半導体素子を設置し（ステップＳ７）、半導体素子または金属片と銅箔パターンとをクリーム半田によって接合させるためリフローさせる（ステップＳ８）。そして、リフローにて生じた不純物を洗浄により除去し（ステップＳ９）、超音波接合法によって、金属線であるワイヤを半導体素子の電極部及び第２の金属膜が形成する銅箔パターンに直接接合させて半導体素子の電極部とその銅箔パターンを導通させ（ステップＳ１０）、半導体装置のモジュールが完成する。
このような方法によれば、金属線であるワイヤを半導体素子の電極部及び銅箔パターンに超音波接合法により直接接合させるので、銅箔パターン上にボンディングパッドを形成させる必要がなく、ボンディングパッド表面にＮｉやＡｕめっきを施す手間を省くことができる。また、ボンディングパッドとその下地の位置ずれ、斜め実装から生ずるワイヤと披接合部間の接合不良を低減させることができる。その結果、低コストで歩留まりのよい半導体装置のモジュールの製造が実現可能になる。
以下、上記の方法について具体例を挙げて詳細に説明する。
図２は第１の実施の形態の半導体装置の要部断面模式図である。ここで、図２（Ａ）は金属膜上に半田を介して、半導体素子を設置させた場合の要部断面模式図であり、図２（Ｂ）は金属膜上に半田及び金属片を介して、半導体素子を設置させた場合の要部断面模式図である。
図２（Ａ）に示すように、金属ベース基材１０上に、絶縁層２０が形成されている。絶縁層２０上には、第１の金属膜であるＣｕ膜３０と第２の金属膜であるＣｕ膜４０が形成されている。第１の金属膜であるＣｕ膜３０及び第２の金属膜であるＣｕ膜４０は銅箔パターンである。
そして、Ｃｕ膜３０及びＣｕ膜４０の一部を被覆するように絶縁層２０上にはソルダーレジスト層５０が形成されている。Ｃｕ膜３０上には、クリーム半田６０を介して半導体素子７０が設置され、ワイヤであるアルミニウム線８０の両端の一方が半導体素子７０の電極部に直接超音波接合法によって接合され、もう一方がＣｕ膜４０に直接超音波接合法によって接合されている。
また、図２（Ｂ）に示すように、金属ベース基材１０上に、絶縁層２０が形成されている。絶縁層２０上には、第１の金属膜であるＣｕ膜３０と第２の金属膜であるＣｕ膜４０が形成されている。
Ｃｕ膜３０及びＣｕ膜４０の一部を被覆するように絶縁層２０上にはソルダーレジスト層５０が形成されている。Ｃｕ膜３０上には、クリーム半田６０を介して、金属片４５を高温半田６１により半田付けされた半導体素子７０が設置されている。この金属片４５は、半導体素子７０の発熱を拡散させるためのヒートスプレッタであり、その材質は、例えばＣｕである。
そして、ワイヤであるアルミニウム線８０の両端の一方が半導体素子７０の電極部に直接超音波接合法によって接合され、もう一方がＣｕ膜４０に直接超音波接合法によって接合されている。
以下、図２に示す第１の実施の形態の半導体装置の製造工程を、図１に示す第１の実施の形態の超音波接合方法の原理と共に説明する。尚、この製造工程の説明では、図２に示す半導体装置の中、一例として図２（Ａ）に示す半導体装置の製造工程について詳細に説明する。
図３〜図６は第１の実施の形態の半導体装置製造における各工程の要部断面模式図である。
図３はＣｕ膜形成工程の要部断面図である。
先ず、Ｆｅ（鉄）またはＣｕまたはＡｌである金属ベース基材１０上に、絶縁層２０を形成する（ステップＳ１）。絶縁層２０の材質は、例えばエポキシ系樹脂である。
そして、絶縁層２０上に、めっきまたは圧延法により金属膜、例えばＣｕ膜２５を形成させる（ステップＳ２）。Ｃｕ膜２５の膜厚は、１８μｍ〜３ｍｍである。
図４はソルダーレジスト層形成工程の要部断面図である。
図３に示すＣｕ膜２５を形成した後に、Ｃｕ膜２５を所定の回路パターンにエッチング加工し、銅箔パターンを形成する。即ち、Ｃｕ膜３０と、Ｃｕ膜４０を形成する（ステップＳ３）。そして、図４に示すように、Ｃｕ膜３０及びＣｕ膜４０のそれぞれの一部を被覆するように、ソルダーレジスト層５０を絶縁層２０上に形成する（ステップＳ４）。そして、次工程においてＣｕ膜３０及びＣｕ膜４０表面の酸化防止をするために、金属膜表面が露出したＣｕ膜３０及びＣｕ膜４０表面に、水溶性の耐熱性プリフラックスを塗布する（ステップＳ５）。
図５は半導体素子設置工程の要部断面図である。
Ｃｕ膜３０上に、クリーム半田６０を塗布した後（ステップＳ６）、クリーム半田６０上に、半導体素子７０を設置する（ステップＳ７）。半導体素子７０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体、またはダイオード等である。次に、半導体素子７０とＣｕ膜３０をクリーム半田６０を介して接合させるためリフローする（ステップＳ８）。そして、リフローにて生じた不純物、例えばフラックス、半田ボール等を洗浄により除去する（ステップＳ９）。
図６は超音波接合工程の要部断面図である。
金属線であるワイヤ状のアルミニウム線８０を半導体素子７０の電極部及びＣｕ膜４０に、超音波接合法により直接接合させて、半導体素子７０の電極部とＣｕ膜４０を導通させる（ステップＳ１０）。ここでのアルミニウム線８０の断面の直径は５０μｍ〜１ｍｍである。５０μｍ以下では、アルミニウム線８０の断線が生じる確率が高くなり、１ｍｍ以上ではアルミニウム線８０の機械強度が増加し、超音波接合に不具合が生じる。このため、アルミニウム線８０の断面の直径は５０μｍ〜１ｍｍが望ましい。また、その接合部では、金属間化合物であるＡｌＣｕ合金が形成する。
尚、図２（Ｂ）に示す場合は、Ｃｕ膜３０上層に半導体素子７０を設置させる前に、予め半導体素子７０に金属片４５を高温半田６１により半田付けしておく。
このような方法によれば、アルミニウム線８０を半導体素子７０の電極部及び銅箔パターンであるＣｕ膜４０に超音波接合法により直接接合させるので、銅箔パターン上にボンディングパッドを形成させる必要がなく、ボンディングパッド表面にＮｉやＡｕめっきを施す手間を省くことができる。また、ボンディングパッドとその下地の位置ずれから生ずるワイヤと披接合部間の接合不良を低減させることができる。その結果、低コストで歩留まりのよい半導体装置のモジュールの製造が実現可能になる。
次に、第２の実施の形態について説明する。
図７は第２の実施の形態の超音波接合方法の原理説明図である。
例えば、金属ベース基材上に絶縁層を形成した後に（ステップＳ２０）、その上に金属膜を形成する（ステップＳ２１）。次に、金属膜を形成した後に、金属膜をエッチング加工により所定のパターンを形成し、第１の金属膜及び第２の金属膜が形成した銅箔パターンを形成する（ステップＳ２２）。
次いで、銅箔パターンの一部を被覆するように、ソルダーレジスト層を絶縁層上に形成する（ステップＳ２３）。次に、金属膜表面上に、ストリッパブルレジストを形成する（ステップＳ２４）。次に、金属膜表面が露出した金属表面の酸化防止をするために、水溶性の耐熱性プリフラックスを塗布する（ステップＳ２５）。次に、金属基材上に、クリーム半田を塗布する（ステップＳ２６）。
そして、塗布したクリーム半田上に半導体素子を設置し（ステップＳ２７）、半導体素子と金属膜をクリーム半田によって接合させるためリフローさせる（ステップＳ２８）。そして、リフローにて生じた不純物を洗浄により除去し（ステップＳ２９）、ストリッパブルレジストを除去する（ステップＳ３０）。そして、超音波接合法によって、ワイヤを半導体素子の電極部及び銅箔パターンに直接接合させて、半導体素子の電極部と銅箔パターンを導通させ（ステップＳ３１）、半導体装置のモジュールが完成する。
尚、第２の実施の形態の半導体装置については、図２に示す第１の実施の形態の半導体装置の構成と同一内容なので、その説明の詳細は省略する。また、ストリッパブルレジストの形成（ステップＳ２４）については、例えば、図１及び図３に示すＣｕ膜３０及びＣｕ膜４０を形成した後に（ステップＳ３）、金属膜表面が露出したＣｕ膜４０上にストリッパブルレジストの形成（ステップＳ２４）を加えることにより実施することができるので、第２の実施の形態の半導体装置製造における各工程の要部断面模式図についての詳細の説明は省略する。
このような方法によれば、ワイヤを半導体素子の電極部及び銅箔パターンに超音波接合法により直接接合させるので、銅箔パターン上にボンディングパッドを形成させる必要がなく、ボンディングパッド表面にＮｉやＡｕめっきを施す手間を省くことができる。また、ボンディングパッドとその下地の位置ずれ、斜め実装から生ずるワイヤと披接合部間の接合不良を低減させることができる。その結果、低コストで歩留まりのよい半導体装置のモジュールの製造が実現可能になる。
尚、図２に示す金属ベース基材１０の材質は、ＦｅまたはＣｕまたはＡｌ合金の他、これらを主成分とする合金であってもよい。
また、絶縁層２０の材質は、エポキシ系樹脂の他、エポキシ系樹脂を主成分とした複合材料に、ＳｉＯ2（シリカ）またはＡｌ2Ｏ3（アルミナ）のうち少なくとも１つを混錬させたものでもよい。
さらに、アルミニウム線８０の材質は純粋なアルミニウムの他、Ｎｉを微量含有させたアルミニウムであってもよい。また、その断面形状は円形状に限らず、長方形であり、ワイヤ形状としてリボン状であってもよい。例えば、断面形状の横方向の長さは１〜３ｍｍ、縦方向の長さは０．３〜０．５ｍｍであるリボン状のワイヤを用いてもよい。
また、図１、７に示す耐熱性プリフラックスの処理工程においては、これに代えて、半田レベラー処理を行ってもよい。または耐熱性プリフラックスの処理と半田レベラー処理を組み合わせた処理を行ってもよい。
また、本発明は銅箔パターンと半導体素子の電極部間のワイヤボンディングに限らない。複数の銅箔パターン間の電気的な短絡を行う際にも、本発明のワイヤボンディング法が転用できる。
第１の実施の形態の超音波接合方法の原理説明図である。 第１の実施の形態の半導体装置の要部断面模式図であり、（Ａ）は金属膜上に半田を介して、半導体素子を設置させた場合の要部断面模式図であり、（Ｂ）は金属膜上に半田及び金属片を介して、半導体素子を設置させた場合の要部断面模式図である。 Ｃｕ膜形成工程の要部断面図である。 ソルダーレジスト層形成工程の要部断面図である。 半導体素子設置工程の要部断面図である。 超音波接合工程の要部断面図である。 第２の実施の形態の超音波接合方法の原理説明図である。
符号の説明
１０ 金属ベース基材
２０ 絶縁層
２５、３０、４０ Ｃｕ膜
４５ 金属片
５０ ソルダーレジスト層
６０ クリーム半田
６１ 高温半田
７０ 半導体素子
８０ アルミニウム線

Claims (10)

  1. 金属ベース基材上に絶縁層を形成する工程と、
    形成した前記絶縁層上に第１の金属膜及び第２の金属膜をパターニングする工程と、
    前記第１の金属膜及び前記第２の金属膜の一部を被覆するように、前記絶縁層上にソルダーレジスト層を形成する工程と、
    前記第１の金属膜表面が露出した部分に、半田、または半田と金属片を介して半導体素子を設置する工程と、
    前記半導体素子の電極部と前記第２の金属膜表面が露出した部分を金属線を介して電気的に直接接合する工程と、
    を有することを特徴とする半導体装置モジュールの製造方法。
  2. 前記半導体素子の前記電極部と前記第２の金属膜表面が露出した前記部分を前記金属線を介して電気的に直接接合する際には、超音波接合法によって、前記半導体素子の前記電極部と前記金属線、並びに前記第２の金属膜表面が露出した前記部分と前記金属線を直接接合させることを特徴とする請求項１記載の半導体装置モジュールの製造方法。
  3. 前記半導体素子の前記電極部と前記第２の金属膜表面が露出した前記部分を前記金属線を介して電気的に直接接合する前に、前記第２の金属膜表面が露出した前記部分に耐熱性プリフラックスまたはストリッパブルレジストを塗布する工程を有することを特徴とする請求項１記載の半導体装置モジュールの製造方法。
  4. 前記金属線の材質は、アルミニウム、またはニッケルを微量に含有したアルミニウムであることを特徴とする請求項１記載の半導体装置モジュールの製造方法。
  5. 前記第１の金属膜及び前記第２の金属膜の材質は銅であることを特徴とする請求項１記載の半導体装置モジュールの製造方法。
  6. 前記金属線の断面形状が円形状である場合には、前記金属線の径は５０μｍ〜１ｍｍであることを特徴とする請求項１記載の半導体装置モジュールの製造方法。
  7. 金属ベース基材上に形成された絶縁層と、
    前記絶縁層上にパターニングされた第１の金属膜及び第２の金属膜と、
    前記第１の金属膜及び前記第２の金属膜の一部を被覆するように、前記絶縁層上に形成されたソルダーレジスト層と、
    前記第１の金属膜表面の露出した部分の上層に半田、または半田と金属片を介して設置された半導体素子と、
    前記半導体素子の電極部と前記第２の金属膜表面の露出した部分を電気的に直接接合する金属線と、
    を有することを特徴とする半導体装置モジュール。
  8. 前記金属線の材質は、アルミニウム、またはニッケルを微量に含有したアルミニウムであることを特徴とする請求項７記載の半導体装置モジュール。
  9. 前記第１の金属膜及び前記第２の金属膜の材質は銅であることを特徴とする請求項７記載の半導体装置モジュール。
  10. 前記金属線の断面形状が円形状である場合には、前記金属線の径は５０μｍ〜１ｍｍであることを特徴とする請求項７記載の半導体装置モジュール。
JP2006168420A 2006-06-19 2006-06-19 半導体装置モジュールの製造方法及び半導体装置モジュール Pending JP2007335782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006168420A JP2007335782A (ja) 2006-06-19 2006-06-19 半導体装置モジュールの製造方法及び半導体装置モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006168420A JP2007335782A (ja) 2006-06-19 2006-06-19 半導体装置モジュールの製造方法及び半導体装置モジュール

Publications (1)

Publication Number Publication Date
JP2007335782A true JP2007335782A (ja) 2007-12-27

Family

ID=38934935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168420A Pending JP2007335782A (ja) 2006-06-19 2006-06-19 半導体装置モジュールの製造方法及び半導体装置モジュール

Country Status (1)

Country Link
JP (1) JP2007335782A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016306A1 (ja) * 2008-08-05 2010-02-11 田中電子工業株式会社 超音波ボンディング用アルミニウムリボン
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
WO2012032629A1 (ja) * 2010-09-09 2012-03-15 田中電子工業株式会社 超音波ボンディング用アルミニウムリボン

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370146A (ja) * 1989-08-09 1991-03-26 Sony Corp 回路基板の製造方法
JPH04338692A (ja) * 1991-05-15 1992-11-25 Denki Kagaku Kogyo Kk 金属ベース回路基板の製造方法
JPH05109940A (ja) * 1991-10-21 1993-04-30 Sanyo Electric Co Ltd 混成集積回路
JPH07131075A (ja) * 1993-10-28 1995-05-19 Kyocera Corp 画像装置
JP2001329378A (ja) * 2000-05-17 2001-11-27 Tamura Kaken Co Ltd 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370146A (ja) * 1989-08-09 1991-03-26 Sony Corp 回路基板の製造方法
JPH04338692A (ja) * 1991-05-15 1992-11-25 Denki Kagaku Kogyo Kk 金属ベース回路基板の製造方法
JPH05109940A (ja) * 1991-10-21 1993-04-30 Sanyo Electric Co Ltd 混成集積回路
JPH07131075A (ja) * 1993-10-28 1995-05-19 Kyocera Corp 画像装置
JP2001329378A (ja) * 2000-05-17 2001-11-27 Tamura Kaken Co Ltd 水溶性プリフラックス、プリント回路基板及びプリント回路基板の金属の表面処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016306A1 (ja) * 2008-08-05 2010-02-11 田中電子工業株式会社 超音波ボンディング用アルミニウムリボン
JP2011251416A (ja) * 2010-05-31 2011-12-15 Canon Inc 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
WO2012032629A1 (ja) * 2010-09-09 2012-03-15 田中電子工業株式会社 超音波ボンディング用アルミニウムリボン

Similar Documents

Publication Publication Date Title
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
JP4968195B2 (ja) 電子装置の製造方法
JP2009055028A (ja) 貫通配線基板及びその製造方法
TW200832658A (en) Semiconductor device and manufacturing method of the same
JP2014241320A (ja) 半導体装置、半導体装置の製造方法
JP2008141170A (ja) 半導体装置およびその製造方法
JP2009064908A (ja) 配線基板およびその製造方法
JP2011114040A (ja) 半導体装置及びその製造方法
JP2008091618A (ja) 半導体装置
JP2009054690A (ja) リードフレーム構造体
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP2010103161A (ja) 半導体装置及び電子部品
JP2007048978A (ja) 半導体装置及びその製造方法
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
JP2010287726A (ja) 半導体装置
JP2007214185A (ja) リードフレーム
JP5579148B2 (ja) 電力用半導体装置
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
JP2008131017A (ja) 半導体装置
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP5545306B2 (ja) 電子装置
WO2020213133A1 (ja) 半導体装置
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP5734493B2 (ja) 電力用半導体装置
JP6439489B2 (ja) パワーモジュール用基板の製造方法及びパワージュールの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619