JP4267549B2 - 半導体装置およびその製造方法ならびに電子機器 - Google Patents

半導体装置およびその製造方法ならびに電子機器 Download PDF

Info

Publication number
JP4267549B2
JP4267549B2 JP2004274983A JP2004274983A JP4267549B2 JP 4267549 B2 JP4267549 B2 JP 4267549B2 JP 2004274983 A JP2004274983 A JP 2004274983A JP 2004274983 A JP2004274983 A JP 2004274983A JP 4267549 B2 JP4267549 B2 JP 4267549B2
Authority
JP
Japan
Prior art keywords
columnar member
terminal portion
resin layer
sealing resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004274983A
Other languages
English (en)
Other versions
JP2006093290A (ja
Inventor
嘉夫 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004274983A priority Critical patent/JP4267549B2/ja
Publication of JP2006093290A publication Critical patent/JP2006093290A/ja
Application granted granted Critical
Publication of JP4267549B2 publication Critical patent/JP4267549B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法、ならびにこの半導体装置を備えた電子機器に関する。
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。
これに対し、CSP(チップスケールパッケージ)、特に「ウエハレベルCSP」(以下、WLCSPという場合がある)と呼ばれる半導体パッケージでは、ウエハ上に、絶縁樹脂層、配線層、封止層などを形成し、さらに半田バンプを形成した後、ダイシングにより複数のチップを得る。
WLCSPでは、前記チップがそのままのサイズでパッケージの施された半導体チップとなるため、その占有面積を狭くすることができ、高密度実装が可能である。
WLCSPは、半導体チップに形成された半田バンプを用いて外部の回路基板に実装される。
この種の半導体チップには、「ポスト」と呼ばれる導電性の柱状部材を設け、この柱状部材の端面に端子部を形成した構造が提案されている(例えば特許文献1参照)。
図5に、金属製の柱状部材を設置した従来の半導体チップの一例を示す。
半導体チップ100は、少なくとも表面に絶縁層(図示略)が形成された半導体基板101上に、電極パッド102が設けられている。
電極パッド102上には、金属製の柱状部材104が立設され、柱状部材104は、端面が封止樹脂層105の表面と面一に形成されている。
柱状部材104の端面には、Niからなる中間層106とAuからなる端子層107が形成されている。端子層107上には、半田バンプ108が形成される。
半導体チップ100を回路基板200に実装するに際しては、半田バンプ108を加熱溶融し、回路基板200に設けられた基板端子202に接合させる。
特開2002−190550号公報
図6に示すように、半導体チップ100が回路基板200に実装された状態で、半導体チップ100の発熱や気温変化が起きると、半導体チップ100と回路基板200との熱膨張率の差違によって、半導体チップ100および回路基板200に、基板101に平行な方向のズレ応力Pが作用することがある。
この場合には、例えば端子層107と半田バンプ108との界面近傍に亀裂CRが生じることがある。このような破損が生じた場合には、端子層107と基板端子202との間の電気抵抗が増大し、電気的接続の信頼性が低下するおそれがある。
また、半導体チップ100では、柱状部材104の端面に中間層106と端子層107が形成されているため、これらを形成するための工程が必要となる。
本発明の目的は、実装状態における電気的接続の信頼性に優れた半導体装置、これを容易に製造することができる方法、および電子機器を提供することにある。
本発明の請求項1に係る半導体装置は、半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、かつ、前記端子部のほぼ上面全面に接するように半田バンプが配されており、前記端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされていることを特徴とする。
本発明の請求項2に係る半導体装置は、請求項1において、前記柱状部材がCuからなることを特徴とする。
本発明の請求項3に係る半導体装置の製造方法は、半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、この端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされている半導体装置を製造する方法であって、筒状の空胴を残して前記導電層を封止樹脂層で封止する封止樹脂層形成工程と、前記空胴に、前記柱状部材を構成する金属を供給することによって前記柱状部材を形成する柱状部材形成工程とを含み、この柱状部材形成工程において、前記空胴が金属で充たされた後も、前記金属が前記封止樹脂層の表面から突出して前記端子部を形成するまで金属の供給を続けることにより前記端子部を形成し、その後、前記端子部のほぼ上面全面に接するように半田バンプを配することを特徴とする。
本発明の請求項4に係る半導体装置の製造方法は、請求項3において、前記柱状部材形成工程において前記金属がCuであり、その供給を無電解メッキ法により行うことを特徴とする。
本発明の請求項5に係る電子機器は、半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、かつ、前記端子部のほぼ上面全面に接するように半田バンプが配されており、前記端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされている半導体装置を備えていることを特徴とする。
本発明の請求項6に係る電子機器は、請求項5において、前記柱状部材がCuからなることを特徴とする。
本発明の半導体装置は、次に示す効果を奏する。
(1)端子部がドーム状とされ、端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされているので、端子部と半田バンプとの接触面積が大きくなり、これらの間の接合力が高められる。
従って、端子部と半田バンプとの間の破損を防ぎ、実装状態における電気的接続の信頼性を高めることができる。
(2)端子部がドーム状に突出して形成されているので、半導体装置と、外部の回路基板との間に作用する横ズレ応力(半導体基板に平行な方向のズレ応力)は、端子部表面の斜面で分散されるため小さくなる。
従って、端子部と半田バンプとの接合界面における亀裂などの損傷を防ぐことができる。
(3)端子部がドーム状に突出して形成されているので、仮に半田バンプに亀裂が発生したとしても、その亀裂は端子部によって進行が妨げられる。
このため、この亀裂が広がるのを防ぐことができる。
(4)端子部がドーム状に突出して形成されているので、半田バンプの高さを、柱状部材の端面が平坦な従来品に比べ高くすることができる。
従って、半田バンプがもつ応力緩和機能を向上させることができ、実装状態における信頼性をさらに高めることができる。
(5)端子部が柱状部材本体と一体に形成されているので、柱状部材本体を形成する際に端子部も形成することができる。
従って、柱状部材の端面に他の層(例えばNi中間層およびAu端子層)を形成して端子部を突出させた従来品に比べ、製造が容易である。
(6)端子部が柱状部材本体と一体に形成されているので、柱状部材の強度を高めることができ、亀裂などの損傷を起こりにくくすることができる。
(7)端子部の外径が柱状部材本体の外径より大きい場合には、半田バンプの基端部の幅を大きくできる。
このため、前記ズレ応力が基端部に集中して作用するのを防ぎ、半田バンプの破損を防ぐことができる。
本発明の製造方法では、柱状部材形成工程において、空胴が金属で充たされた後も、金属が封止樹脂層の表面から突出して端子部を形成するまで金属の供給を続けるので、端子部を容易に形成することができる。
本発明の電子機器は、上記半導体装置が用いられているので、端子部と半田バンプとの間の破損を防ぎ、実装状態における電気的接続の信頼性を高めることができる。
従って、製造歩留りが良好であり、かつ製品としての寿命や信頼性に優れている。
以下、図面を参照して本発明の実施形態について詳細に説明する。
(実施形態1)
図1は本発明の半導体装置の第1の実施形態を示す部分断面図である。
この実施形態の半導体装置10は、ウエハ1(半導体基板)上に、絶縁樹脂層2と、その上に設けられた再配線層3(導電層)と、その上に設けられたポスト4(柱状部材)と、これら層2、3、ポスト4を封止する封止樹脂層5とを備えている。
再配線層3の端部には、電極パッド6が形成されている。
ポスト4は、Cuなどの金属からなり、電極パッド6上に立設されている。
ポスト4は、封止樹脂層5内に位置するポスト本体4A(柱状部材本体)と、その上端に形成された端子部4Bとから構成されている。
ポスト本体4Aは円柱状で、その下端部が電極パッド6と電気的に接続している。
なお、ポスト本体4Aは、多角柱状とすることもできる。また、軸方向の一端側から他端側にかけて断面が漸次拡大する形状、例えば円錐台状、角錐台状であってもよい。
端子部4Bは、ポスト本体4Aと一体に形成され、封止樹脂層5の表面からドーム状(断面略円弧状)に突出している。
図示例では、端子部4Bは、封止樹脂層5の表面に沿って外方に延出するフランジ部4Cを有する。この例では、端子部4Bの外径はポスト本体4Aの外径より大きい。
端子部4Bの外径は、ポスト本体4Aの外径より10μm〜50μm程度大きいことが好ましい。
端子部4Bの外面(上面)である端子面4Dには、半田バンプ8が形成される。
半田バンプ8は、端子面4Dのほぼ全面に接して形成されている。すなわち、半田バンプ8は、基端部8Aが端子部4Bの外縁部4Eに達するように形成されている。なお、半田バンプ8は、端子面4Dの一部にのみ接していてもよい。
図2に示すように、この半導体装置10は、半田バンプ8を介して外部回路基板200の端子202に接続することができる。
半導体装置10は、次に示す効果を奏する。
(1)端子部4Bがドーム状とされ、端子部4Bの外径が、ポスト本体4Aの外径より大きくされているので、端子部4Bと半田バンプ8との接触面積が大きくなり、これらの間の接合力が高められる。
従って、端子部4Bと半田バンプ8との間の破損を防ぎ、実装状態における電気的接続の信頼性を高めることができる。
(2)端子部4Bがドーム状に突出して形成されているので、半導体装置10と、外部の回路基板200との間に作用する横ズレ応力P(ウエハ1に平行な方向のズレ応力)は、端子面4Dの斜面で分散されるため小さくなる。
すなわち、図2に示すように、横ズレ応力Pは、端子面4DにおいてX(水平)方向とY(垂直)方向に分力される。
従って、端子部4Bと半田バンプ8との接合界面における亀裂などの損傷を防ぐことができる。
(3)端子部4Bがドーム状に突出して形成されているので、仮に半田バンプ8に亀裂が発生したとしても、その亀裂は端子部4Bによって進行が妨げられる。
このため、この亀裂が広がるのを防ぐことができる。
(4)端子部4Bがドーム状に突出して形成されているので、半田バンプ8の高さを、ポストの端面が平坦な従来品に比べ高くすることができる。
従って、半田バンプ8がもつ応力緩和機能を向上させることができ、実装状態における信頼性をさらに高めることができる。
(5)端子部4Bがポスト本体4Aと一体に形成されているので、ポスト本体4Aを形成する際に端子部4Bも形成することができる。
従って、ポストの端面に他の層(例えばNi中間層およびAu端子層)を形成して端子部を突出させた従来品に比べ、製造が容易である。
(6)端子部4Bがポスト本体4Aと一体に形成されているので、ポスト4の強度を高めることができ、亀裂などの損傷を起こりにくくすることができる。
(7)端子部4Bの外径がポスト本体4Aの外径より大きい場合には、半田バンプ8の基端部8Aの幅を大きくできる。
このため、前記ズレ応力が基端部8Aに集中して作用するのを防ぎ、半田バンプ8の破損を防ぐことができる。
次に半導体装置10の製造方法を、実施例により説明する。
(実施例)
(1)再配線層形成工程
図3(a)に示すように、6インチウエハ1上にポリイミド系樹脂からなる絶縁樹脂層2を形成し、その上にフォトリソグラフィにより再配線層3を形成し、その端部に電極パッド6を形成した。
(2)封止樹脂層形成工程
図3(b)に示すように、再配線層3上に、ポリイミド系感光性樹脂を15±1μmの厚さに均一に塗布し、電極パッド6の上面を円形にマスクして露光し、フォトリソグラフィにより現像しキュアして、電極パッド6の上に筒状の空胴9を残してウエハ1全体を封止樹脂層5で封止した。封止樹脂層5の厚さは10μm〜20μmの範囲内が好適である。
(3)ポスト形成工程
図3(c)に示すように、無電解メッキ法を用いて金属(Cu)を空胴9に充填した。図3(c)には、空胴9に充填されつつある金属4Fが示されている。この金属としては、Cuの他にAg、Au、Ni、Cr、Ptなども好適に使用できる。
図3(d)に示すように、空胴9が金属で充たされた後も、金属が封止樹脂層5の表面から突出して端子部4Bを形成するまで金属の供給を続けた。
これによって、図1に示す形状のポスト4が形成された。
(4)半田バンプ形成工程
端子面4Dに、印刷法により半田ペースト(鉛フリータイプ)を載せ、リフローにより260℃で溶融し、図1に示す半田バンプ8を形成した。半田としては共晶半田や各種鉛フリー半田が使用できる。最後に、ウエハ1を切断し、半導体チップを得た。
実施例1の方法で得られた半導体チップを外部基板に実装した後にヒートサイクル耐性を試験したところ、−40℃〜125℃のヒートサイクルに対して1800回の耐性を示した。
一方、ポストの端面を平坦とした比較例の半導体チップのヒートサイクル耐性は、1200回であった。
上記製造方法は、ポスト形成工程において、金属が封止樹脂層5の表面から突出して端子部4Bを形成するまで金属の供給を続けるので、端子部4Bを容易に形成することができる。
(実施形態2)
図4は本発明の半導体装置の第2の実施形態を示す部分断面図である。
この半導体装置20はポスト24の構成が異なる以外は実施形態1のものと実質的に同様である。
ポスト24は、封止樹脂層5内に位置するポスト本体24Aと、封止樹脂層5表面からドーム状に突出した端子部24Bとが一体に形成されている。
端子部24Bは、フランジ部を備えておらず、その外径はポスト本体24Aの外径にほぼ等しくなっている。
端子部24Bの端子面24Dには、半田バンプを形成することができる。
ポスト24は、前記ポスト形成工程において、端子部24Bの外径がポスト本体24Aの外径よりも大きくならない段階で金属の供給を停止する方法によって形成することができる。
半導体装置20では、端子部24Bがドーム状とされているので、半導体装置10と同様に、端子部24Bと半田バンプ8との間の破損を防ぎ、実装状態における電気的接続の信頼性を高めることができる。
なお、本発明では、図5に示す半導体チップ100と同様、端子部の外面(端子面)に、Niからなる中間層と、Auからなる端子層を形成することもできる。
本発明の半導体装置は、各種フレキシブルプリント基板(Flexible Printed Circit)などの回路基板に実装できる。
このため、例えばPDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ,光送受信機器などのように、半導体装置が実装された回路基板を備えた各種電子機器に適用できる。
本発明の半導体装置の第1の実施形態を示す断面図である。 図1に示す半導体装置を実装した状態を示す断面図である。 図1に示す半導体装置の製造工程を示す工程図である。 本発明の半導体装置の第2の実施形態を示す断面図である。 従来の半導体装置の一例を示す断面図である。 図5に示す半導体装置の要部を拡大した断面図である。
符号の説明
1…ウエハ(半導体基板)、3…再配線層(導電層)、4…ポスト(柱状部材)、4A…ポスト本体(柱状部材本体)、4B…端子部、5…封止樹脂層、8…半田バンプ

Claims (6)

  1. 半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、
    前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、かつ、前記端子部のほぼ上面全面に接するように半田バンプが配されており、
    前記端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされていることを特徴とする半導体装置。
  2. 前記柱状部材は、Cuからなることを特徴とする請求項1記載の半導体装置。
  3. 半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、この端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされている半導体装置を製造する方法であって、
    筒状の空胴を残して前記導電層を封止樹脂層で封止する封止樹脂層形成工程と、
    前記空胴に、前記柱状部材を構成する金属を供給することによって前記柱状部材を形成する柱状部材形成工程とを含み、
    この柱状部材形成工程において、前記空胴が金属で充たされた後も、前記金属が前記封止樹脂層の表面から突出して前記端子部を形成するまで金属の供給を続けることにより前記端子部を形成し、その後、前記端子部のほぼ上面全面に接するように半田バンプを配することを特徴とする半導体装置の製造方法。
  4. 前記柱状部材形成工程において、前記金属がCuであり、その供給を無電解メッキ法により行うことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 半導体基板上に、導電層と、これに電気的に接続された金属製の柱状部材と、これらを封止する封止樹脂層とを備え、
    前記柱状部材が、前記封止樹脂層内に位置する柱状部材本体と、この柱状部材本体と一体に形成され、前記封止樹脂層の表面からドーム状に突出した端子部とを備え、かつ、前記端子部のほぼ上面全面に接するように半田バンプが配されており、
    前記端子部の外径が、前記柱状部材本体の外径とほぼ等しいかまたはそれより大きくされている半導体装置を備えていることを特徴とする電子機器。
  6. 前記柱状部材は、Cuからなることを特徴とする請求項5記載の電子機器。
JP2004274983A 2004-09-22 2004-09-22 半導体装置およびその製造方法ならびに電子機器 Expired - Fee Related JP4267549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004274983A JP4267549B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法ならびに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004274983A JP4267549B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2006093290A JP2006093290A (ja) 2006-04-06
JP4267549B2 true JP4267549B2 (ja) 2009-05-27

Family

ID=36233985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004274983A Expired - Fee Related JP4267549B2 (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法ならびに電子機器

Country Status (1)

Country Link
JP (1) JP4267549B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051408A (zh) * 2013-03-15 2014-09-17 株式会社村田制作所 模块及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326723B2 (ja) 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
JP6015240B2 (ja) * 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
JP6015239B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051408A (zh) * 2013-03-15 2014-09-17 株式会社村田制作所 模块及其制造方法

Also Published As

Publication number Publication date
JP2006093290A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
JP3561934B2 (ja) 相互接続用ポストの製造方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP2017022408A (ja) 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US20050103516A1 (en) Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device
TWI419300B (zh) 內建電子零件之基板及其製造方法
US20070200251A1 (en) Method of fabricating ultra thin flip-chip package
US20100323498A1 (en) Circuit Device and Method of Manufacturing Thereof
JP2009055028A (ja) 貫通配線基板及びその製造方法
JP2011142185A (ja) 半導体装置
JP2012089724A (ja) 半導体装置及びその製造方法
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
JP2006041401A (ja) 半導体装置及びその製造方法
JP2013546196A (ja) ピンアタッチメント
JP2004266074A (ja) 配線基板
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2007123443A (ja) 回路基板、半導体装置、及び半導体装置の製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
TW201532231A (zh) 封裝體及其製作方法
JP5113793B2 (ja) 半導体装置およびその製造方法
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP4322903B2 (ja) 半導体装置、および半導体装置の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
WO2017203859A1 (ja) 電子回路装置及び方法
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees