JP2011142185A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011142185A JP2011142185A JP2010001496A JP2010001496A JP2011142185A JP 2011142185 A JP2011142185 A JP 2011142185A JP 2010001496 A JP2010001496 A JP 2010001496A JP 2010001496 A JP2010001496 A JP 2010001496A JP 2011142185 A JP2011142185 A JP 2011142185A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- semiconductor chip
- pad
- recess
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】半田ブリッジの形成を防止できるフリップチップ実装の半導体装置を提供する。
【解決手段】半導体装置は、半導体チップ(11)と、パッケージ基板(14)とを具備する。半導体チップ(11)は、複数の半田バンプ(12)と、半田バンプ間に半田バンプ(12)を囲むように設けられる凹部(16)とを備える。パッケージ基板(14)は、複数のパッド(13)と、パッド間にパッド(13)を囲むように凹部(16)とかみ合う位置に設けられる障壁(15)とを備える。その障壁(15)の高さは、半導体チップ(11)とパッケージ基板(14)との間隔より高く設定される。
【選択図】図3
【解決手段】半導体装置は、半導体チップ(11)と、パッケージ基板(14)とを具備する。半導体チップ(11)は、複数の半田バンプ(12)と、半田バンプ間に半田バンプ(12)を囲むように設けられる凹部(16)とを備える。パッケージ基板(14)は、複数のパッド(13)と、パッド間にパッド(13)を囲むように凹部(16)とかみ合う位置に設けられる障壁(15)とを備える。その障壁(15)の高さは、半導体チップ(11)とパッケージ基板(14)との間隔より高く設定される。
【選択図】図3
Description
本発明は、フリップチップ構造を有する半導体装置に関する。
フリップチップ方式とは、図1に示されるように、予め半導体チップのパッド上に半田バンプが形成され、その半導体チップがパッケージ基板に形成されるフリップチップパッドにフェイスダウンボンディングにより接続される方式である。近年、半導体装置の小型化、高性能化に伴って半導体チップの集積度も増大し、その結果、半導体チップのパッド数が増加している。そのため、パッドピッチは短くなる一方である。
パッドピッチが短くなると、リフローにより半田バンプとフリップチップパッドとを接合する際、半田バンプ変形等により隣接バンプ間にブリッジ(ショート)が形成され、歩留りが低下していた。
フリップチップ方式の半導体装置は、フリップチップパッド13が形成されたパッケージ基板4と、半田バンプ2が形成された半導体チップ11とをフェイスダウンにより接触させ、リフローにより半田を溶融させて製造される。図2に、接続時の半田バンプ変形等により隣接バンプ間に形成されたブリッジが示される。このようなブリッジが形成されないように、バンプサイズの精度や基板実装時の位置決め精度を向上させてきた。
しかし、精度向上には限界があり、ブリッジの形成を完全には抑え込むことができない。また、バンプ中に残留する気泡がリフロー時の熱で急激に膨張し、半田が飛び散ることがあり、ブリッジが形成されることがあった。
このような半田ブリッジの形成を防止する方法として、特開2001−156203号公報には、半導体チップの電極部に形成した半田バンプと接合する導体回路よりなる複数のフリップチップパッド部を絶縁基板上に備えている半導体実装用プリント配線板に関する技術が開示されている。フリップチップパッド部は、導体回路の表面を被覆している絶縁樹脂に開口部を設けて形成される絶縁樹脂で包囲された導体回路の露出面よりなる。ここで、この開口部における開口面の大きさの方が、開口部の底面にある導体回路の露出面の大きさより大きくなるように、開口部の側面を傾斜面として形成している。
また、特開2004−153139号公報には、基板本体と、基板側端子パッドとを有するセラミック配線基板が開示されている。基板本体は、セラミック誘電体層と金属配線層とが積層されている。基板側端子パッドは、半田接続部を介して電子部品を面実装するために、基板本体の主表面に形成された金属配線層と導通する。基板本体の表面部をなすセラミック誘電体層を表面誘電体層として、基板側端子パッドは、表面誘電体層の主表面よりもパッド主表面が引っ込んで位置するものとなるように該表面誘電体層中に埋設されている。かつ、表面誘電体層の主表面には、基板側端子パッドに対応する位置に、基板側端子パッドの主表面を露出させる凹部が開口している。基板側端子パッドの表面全面が金属メッキ層により覆われている。金属メッキ層の凹部内への露出部を除いた部分が、表面誘電体層により覆われる。
特開平04−196332号公報には、基板上に部品をろう材で接続して成る電子回路装置が開示されている。電子回路装置は、隣接する接続部の間に非導電性でかつ非ぬれ性の障害物が形成されている。
特開平07−307363号公報には、半導体素子と、回路基板本体とを有する半導体回路基板に関する技術が開示されている。半導体素子は、表面に互いに隣接して形成された複数の半田バンプを有する。回路基板本体は、半導体素子のそれぞれと対向する位置に、各半田バンプより径大なる複数の凹部をその表面に形成されている。半導体回路基板は、半導体装置の半田バンプを凹部に係合させて、凹部内に形成された電極と半田バンプとをそれぞれ接続してなる。
本発明は、半田ブリッジの形成を防止できるフリップチップ実装の半導体装置を提供する。
以下に、[発明を実施するための形態]で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の観点では、半導体装置は、半導体チップ(11)と、パッケージ基板(14)とを具備する。半導体チップ(11)は、複数の半田バンプ(12)と、半田バンプ間に半田バンプ(12)を囲むように設けられる凹部(16)とを備える。パッケージ基板(14)は、複数のパッド(13)と、パッド間にパッド(13)を囲むように凹部(16)とかみ合う位置に設けられる障壁(ダム:15)とを備える。その障壁(15)の高さは、半導体チップ(11)とパッケージ基板(14)との間隔より高く設定される。
本発明の他の観点では、半導体装置は、パッケージ基板(14)と、半導体チップ(11)とを具備する。パッケージ基板(14)は、複数のパッド(13)と、パッド(13)間にパッド(13)を囲むように設けられる凹部(16)と、を備える。半導体チップ(11)は、複数の半田バンプ(12)と、半田バンプ(12)間に半田バンプ(12)を囲むように前記凹部(16)とかみ合うように設けられる障壁(ダム:15)とを備える。障壁(15)の高さは、半導体チップ(11)とパッケージ基板(14)との間隔より高く設定される。
また、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように凹部を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、半田バンプを溶融して前記パッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
さらに、本発明の他の観点では、半導体装置の製造方法は、半導体チップに半田バンプを形成するステップと、半田バンプを囲むように障壁を形成するステップと、半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、半田バンプを溶融してパッドと接合するステップと、障壁の高さを接合した後の半導体チップとパッケージ基板との間隔より高く設定するステップとを具備する。
本発明によれば、半田ブリッジの形成をより確実に防止するフリップチップ実装の半導体装置を提供することができる。
図面を参照して、本発明の第1の実施の形態に係る半導体装置の構成を説明する。
(第1の実施の形態)
図3は、本発明の第1の実施の形態に係る半導体装置の構成を説明する断面図である。半導体装置は、半導体チップ11と、半田バンプ12と、フリップチップパッド13と、パッケージ基板14と、ダム(障壁)15とを備える。パッケージ基板14上にフリップチップパッド13が設けられる。そのフリップチップパッド13を囲むように、非導電性のダム15がパッケージ基板14上に設けられる。半導体チップ11のパッケージ基板側の面には、フリップチップバッド13に対応する位置に半田バンプ12が設けられ、さらに、ダム15が嵌合するように半田バンプ12を囲んで凹部16が設けられる。ダム15の高さは、フリップチップ接合後のパッケージ基板14と半導体チップ11との間隔よりも高く設定される。ダム15のパッケージ基板14と半導体チップ11との間隔よりも高い部分は、半導体チップ11に設けられる凹部16に収納される。すなわち、ダム15と凹部16とがかみ合うようになる。
図3は、本発明の第1の実施の形態に係る半導体装置の構成を説明する断面図である。半導体装置は、半導体チップ11と、半田バンプ12と、フリップチップパッド13と、パッケージ基板14と、ダム(障壁)15とを備える。パッケージ基板14上にフリップチップパッド13が設けられる。そのフリップチップパッド13を囲むように、非導電性のダム15がパッケージ基板14上に設けられる。半導体チップ11のパッケージ基板側の面には、フリップチップバッド13に対応する位置に半田バンプ12が設けられ、さらに、ダム15が嵌合するように半田バンプ12を囲んで凹部16が設けられる。ダム15の高さは、フリップチップ接合後のパッケージ基板14と半導体チップ11との間隔よりも高く設定される。ダム15のパッケージ基板14と半導体チップ11との間隔よりも高い部分は、半導体チップ11に設けられる凹部16に収納される。すなわち、ダム15と凹部16とがかみ合うようになる。
パッケージ基板14上に設けられるダム15は、近接の半田バンプ12同士を遮るように形成される。したがって、ダム15は、図4に示されるように、パッケージ基板14の上面の縁に平行、垂直に形成されることが好ましい。また、図5に示されるように、パッドが千鳥状(staggered)に配列される場合には、パッド間の中央に位置するように、パッケージ基板14の上面の縁に対して斜めにダム15が形成されてもよい。
図9に示されるように、半導体チップ11のパッケージ基板側の面に凹部16が形成される(ステップS12)。さらに、凹部16が設けられた面に半田バンプが形成される(ステップS14)。一方、パッケージ基板14の半導体チップ側の面にフリップチップパッド13が形成される(ステップS22)。さらに、フリップチップパッド13が設けられた面にダム15が形成される(ステップS24)。
凹部16、半田バンプ12が形成された半導体チップ11は、フリップチップパッド13、ダム15が形成されたパッケージ基板14にフェイスダウンにより接触する(ステップS32)。ダム15は半導体チップ11の凹部16に一部入り込む。したがって、半田バンプ12は、ダム15と半導体チップ11とパッケージ基板14とで囲まれて1つずつ分離される。その後、リフローにより半田が溶融され、半導体チップ11とパッケージ基板14とは、フリップチップ接合する(ステップS34)。このとき、半田バンプ12は、チップ押し込み等の外部からの力による変形やリフローの熱等により、意図しない漏れ広がりがあっても、ダム16によって遮られる。したがって、隣接バンプとの間でブリッジが形成されることはない。
また、半導体チップ11とパッケージ基板14との位置合せが若干ずれた場合であっても、ダム15によって隣接バンプ方向への半田の漏れ広がりが遮られ、半田ブリッジの形成が防止される。また、図5に示されるように、パッドが千鳥状(staggered)に配列された場合、パッド間距離は、斜め方向が最短になるため、ダム15は、図5に示されるように、斜め方向に並ぶように配置されることが好ましい。また、半導体チップ11の凹部16は、半田バンプ12を形成した後に形成されてもよい。また、パッケージ基板14のダム15は、フリップチップパッド13の形成の前に形成されてもよい。また、図6、図7に示されるように、パッド間のダム15は、連続して形成されてもよい。
このように、フリップチップ接合時の半導体チップとパッケージ基板との間隔よりも高いダムをフリップチップパッド間に設けることにより、意図しない半田の濡れ広がりがあったとしても、半田バンプ同士がダムによって機械的に隔離されているため半田ブリッジを防止することができる。
(第2の実施の形態)
図8は、本発明の第2の実施の形態に係る半導体装置の構成を説明する図である。第2の実施の形態では、ダム15は半導体チップ11に形成され、パッケージ基板14に凹部16が設けられる。したがって、半導体装置は、半導体チップ11と、半田バンプ12と、フリップチップパッド13と、パッケージ基板14と、ダム15とを備える。半導体チップ11のパッケージ基板14側の面に半田バンプ12が設けられる。その半田バンプ12を囲むように、非導電性のダム15が設けられる。パッケージ基板14の半導体チップ11側の面にフリップチップパッド13が設けられる。フリップチップパッド13の周りに、半導体チップ11に設けられたダム15に対応する凹部16が設けられる。ダム15の高さは、フリップチップ接合後のパッケージ基板14と半導体チップ11との間隔よりも高く設定される。パッケージ基板14と半導体チップ11との間隔よりも高い部分は、パッケージ基板14に設けられる凹部16に収納される。
図8は、本発明の第2の実施の形態に係る半導体装置の構成を説明する図である。第2の実施の形態では、ダム15は半導体チップ11に形成され、パッケージ基板14に凹部16が設けられる。したがって、半導体装置は、半導体チップ11と、半田バンプ12と、フリップチップパッド13と、パッケージ基板14と、ダム15とを備える。半導体チップ11のパッケージ基板14側の面に半田バンプ12が設けられる。その半田バンプ12を囲むように、非導電性のダム15が設けられる。パッケージ基板14の半導体チップ11側の面にフリップチップパッド13が設けられる。フリップチップパッド13の周りに、半導体チップ11に設けられたダム15に対応する凹部16が設けられる。ダム15の高さは、フリップチップ接合後のパッケージ基板14と半導体チップ11との間隔よりも高く設定される。パッケージ基板14と半導体チップ11との間隔よりも高い部分は、パッケージ基板14に設けられる凹部16に収納される。
半導体チップ11に設けられるダム15は、半導体チップ11の縁に平行、垂直に形成されることが好ましいが、図5に示されるように、半田バンプ12が千鳥状(staggered)に配列される場合には、バンプ間の中央に位置するようにダム15が形成されてもよい。
第2の実施の形態のフリップチップ半導体装置は、ダム15が半導体チップ11に設けられ、凹部16がパッケージ基板14に形成されることを除けば、第1の実施の形態のフリップチップ半導体装置と同様の手順で製造することができる。
上述のダム15、凹部16は、断面が矩形であるように図示されているが、丸みを有していてもよい。また、ダム15と凹部16との間は、若干の遊びを有することが好ましい。
本発明によれば、半田の漏れ出しを遮断し、半田ブリッジの防止をより確実に行うことができる。また、障壁と、受け側の凹部とをかみ合わせることにより、半導体チップとパッケージ基板との位置合せを精度よく行うことが可能となる。したがって、位置ズレによる接合不良を防ぎ、高い接合信頼性を得ることができる。さらに、障壁と受け側の凹部とのかみ合わせにより、フリップチップ接合時の半導体チップとパッケージ基板との間隔を一定に、且つ平行に保つことができるため、接合時の半導体チップ傾きによる接合不良を防ぎ、高い接合信頼性を得ることができる。
上述のように、本発明によれば、半導体デバイスの小型化、高性能化により、小チップに多数のパッドが形成された狭小パッドピッチ製品であっても、基板実装性を向上して安定した生産性を得ることができる。また、本発明によれば、歩留り安定化が可能となり、製造コストの低減も可能となる。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
11 半導体チップ
12 半田バンプ
13 フリップチップパッド
14 パッケージ基板
15 ダム
16 凹部
12 半田バンプ
13 フリップチップパッド
14 パッケージ基板
15 ダム
16 凹部
Claims (7)
- 複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように設けられる凹部と
を備える半導体チップと、
複数のパッドと、
前記パッド間に前記パッドを囲むように前記凹部とかみ合う位置に設けられる障壁と
を備えるパッケージ基板と
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。 - 前記半田バンプは、溶融されて前記パッドと接合する
請求項1に記載の半導体装置。 - 複数のパッドと、
前記パッド間に前記パッドを囲むように設けられる凹部と
を備えるパッケージ基板と、
複数の半田バンプと、
前記半田バンプ間に前記半田バンプを囲むように前記凹部とかみ合うように設けられる障壁と
を備える半導体チップと
を具備し、
前記障壁の高さは、前記半導体チップと前記パッケージ基板との間隔より高く設定される
半導体装置。 - 前記半田バンプは、溶融されて前記パッドと接合する
請求項3に記載の半導体装置。 - 前記パッケージ基板は、BGA(Ball Grid Array)基板である
請求項1から請求項4のいずれかに記載の半導体装置。 - 半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように凹部を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記凹部に対応する位置の前記パッケージ基板上に障壁を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。 - 半導体チップに半田バンプを形成するステップと、
前記半田バンプを囲むように障壁を形成するステップと、
前記半田バンプに対応する位置のパッケージ基板上にパッドを形成するステップと、
前記障壁に対応する位置の前記パッケージ基板上に凹部を形成するステップと、
前記半田バンプを溶融して前記パッドと接合するステップと、
前記障壁の高さを接合した後の前記半導体チップと前記パッケージ基板との間隔より高く設定するステップと
を具備する
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001496A JP2011142185A (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001496A JP2011142185A (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011142185A true JP2011142185A (ja) | 2011-07-21 |
Family
ID=44457843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001496A Pending JP2011142185A (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011142185A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104966676A (zh) * | 2015-07-08 | 2015-10-07 | 上海新微技术研发中心有限公司 | 共晶键合方法 |
US9549472B2 (en) | 2013-06-20 | 2017-01-17 | Canon Kabushiki Kaisha | Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board |
JP2017504189A (ja) * | 2013-12-04 | 2017-02-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法 |
US9607862B2 (en) | 2012-09-11 | 2017-03-28 | Globalfoundries Inc. | Extrusion-resistant solder interconnect structures and methods of forming |
JPWO2016185607A1 (ja) * | 2015-05-21 | 2017-06-01 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
US9930790B2 (en) | 2013-01-30 | 2018-03-27 | Denso Corporation | Method for manufacturing multilayer substrate for having BGA-type component thereon |
JP2019067975A (ja) * | 2017-10-03 | 2019-04-25 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
CN110767608A (zh) * | 2018-07-26 | 2020-02-07 | 台湾积体电路制造股份有限公司 | 半导体封装结构和用于制作半导体封装结构的方法 |
CN111341746A (zh) * | 2020-03-13 | 2020-06-26 | 颀中科技(苏州)有限公司 | 植球结构及制备工艺 |
JP2020107834A (ja) * | 2018-12-28 | 2020-07-09 | 大日本印刷株式会社 | 電子ユニット |
CN111443539A (zh) * | 2020-04-10 | 2020-07-24 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
CN111952269A (zh) * | 2019-05-15 | 2020-11-17 | 日本特殊陶业株式会社 | 配线基板及其制造方法 |
CN114501792A (zh) * | 2021-07-09 | 2022-05-13 | 荣耀终端有限公司 | 一种电路板组件及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189806A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置および半導体装置と基板の接合構造 |
JP2001053111A (ja) * | 1999-08-10 | 2001-02-23 | Matsushita Electric Works Ltd | フリップチップ実装構造 |
-
2010
- 2010-01-06 JP JP2010001496A patent/JP2011142185A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189806A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体装置および半導体装置と基板の接合構造 |
JP2001053111A (ja) * | 1999-08-10 | 2001-02-23 | Matsushita Electric Works Ltd | フリップチップ実装構造 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10049897B2 (en) | 2012-09-11 | 2018-08-14 | Globalfoundries Inc. | Extrusion-resistant solder interconnect structures and methods of forming |
US9607862B2 (en) | 2012-09-11 | 2017-03-28 | Globalfoundries Inc. | Extrusion-resistant solder interconnect structures and methods of forming |
US9930790B2 (en) | 2013-01-30 | 2018-03-27 | Denso Corporation | Method for manufacturing multilayer substrate for having BGA-type component thereon |
DE112014000614B4 (de) | 2013-01-30 | 2019-07-04 | Denso Corporation | Verfahren zur Herstellung eines Mehrschichtsubstrats, um eine Komponente vom BGA-Typ darauf anzuordnen |
US9549472B2 (en) | 2013-06-20 | 2017-01-17 | Canon Kabushiki Kaisha | Printed circuit board, semiconductor device connection structure, and method of manufacturing a printed circuit board |
JP2017504189A (ja) * | 2013-12-04 | 2017-02-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法 |
US10886254B2 (en) | 2013-12-04 | 2021-01-05 | International Business Machines Corporation | Flip-chip electronic device with carrier having heat dissipation elements free of solder mask |
US10153250B2 (en) | 2013-12-04 | 2018-12-11 | International Business Machines Corporation | Flip-chip electronic device with carrier having heat dissipation elements free of solder mask |
US11251160B2 (en) | 2013-12-04 | 2022-02-15 | International Business Machines Corporation | Manufacturing of flip-chip electronic device with carrier having heat dissipation elements free of solder mask |
JPWO2016185607A1 (ja) * | 2015-05-21 | 2017-06-01 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
CN104966676A (zh) * | 2015-07-08 | 2015-10-07 | 上海新微技术研发中心有限公司 | 共晶键合方法 |
JP2019067975A (ja) * | 2017-10-03 | 2019-04-25 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
JP7087328B2 (ja) | 2017-10-03 | 2022-06-21 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
CN110767608A (zh) * | 2018-07-26 | 2020-02-07 | 台湾积体电路制造股份有限公司 | 半导体封装结构和用于制作半导体封装结构的方法 |
US11139282B2 (en) | 2018-07-26 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and method for manufacturing the same |
JP2020107834A (ja) * | 2018-12-28 | 2020-07-09 | 大日本印刷株式会社 | 電子ユニット |
CN111952269A (zh) * | 2019-05-15 | 2020-11-17 | 日本特殊陶业株式会社 | 配线基板及其制造方法 |
JP2020188134A (ja) * | 2019-05-15 | 2020-11-19 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP7142604B2 (ja) | 2019-05-15 | 2022-09-27 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
CN111341746A (zh) * | 2020-03-13 | 2020-06-26 | 颀中科技(苏州)有限公司 | 植球结构及制备工艺 |
CN111443539A (zh) * | 2020-04-10 | 2020-07-24 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
CN114501792A (zh) * | 2021-07-09 | 2022-05-13 | 荣耀终端有限公司 | 一种电路板组件及电子设备 |
CN114501792B (zh) * | 2021-07-09 | 2023-07-21 | 荣耀终端有限公司 | 一种电路板组件及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11088064B2 (en) | Fine pitch copper pillar package and method | |
US11469201B2 (en) | Semiconductor package and method for fabricating base for semiconductor package | |
JP2011142185A (ja) | 半導体装置 | |
US10361170B2 (en) | Semiconductor package | |
EP2936558B1 (en) | Method for fabricating base for semiconductor package | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
US20100065966A1 (en) | Solder Joint Flip Chip Interconnection | |
US9773685B2 (en) | Solder joint flip chip interconnection having relief structure | |
USRE44761E1 (en) | Solder joint flip chip interconnection having relief structure | |
US20130334684A1 (en) | Substrate structure and package structure | |
KR20200004112A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP4494249B2 (ja) | 半導体装置 | |
JP3639272B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR102573760B1 (ko) | 반도체 패키지 | |
KR20210126188A (ko) | 반도체 소자 | |
TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
JP6028908B2 (ja) | 半導体装置 | |
KR20120032762A (ko) | 플립칩 패키지 및 이의 제조 방법 | |
JP2009064845A (ja) | 半導体装置の実装方法 | |
JP2009064849A (ja) | 半導体装置 | |
KR20090031032A (ko) | 반도체 패키지 실장용 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |