CN104966676A - 共晶键合方法 - Google Patents

共晶键合方法 Download PDF

Info

Publication number
CN104966676A
CN104966676A CN201510397140.1A CN201510397140A CN104966676A CN 104966676 A CN104966676 A CN 104966676A CN 201510397140 A CN201510397140 A CN 201510397140A CN 104966676 A CN104966676 A CN 104966676A
Authority
CN
China
Prior art keywords
described
jut
substrate
bonding material
bonding
Prior art date
Application number
CN201510397140.1A
Other languages
English (en)
Other versions
CN104966676B (zh
Inventor
丁刘胜
王旭洪
徐元俊
Original Assignee
上海新微技术研发中心有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海新微技术研发中心有限公司 filed Critical 上海新微技术研发中心有限公司
Priority to CN201510397140.1A priority Critical patent/CN104966676B/zh
Publication of CN104966676A publication Critical patent/CN104966676A/zh
Application granted granted Critical
Publication of CN104966676B publication Critical patent/CN104966676B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Abstract

本申请提供一种共晶键合方法,该方法包括:在第一基片表面形成第一突起部和第一键合材料图形;在第二基片表面形成第二突起部和第二键合材料图形;将所述第一键合材料图形和所述第二键合材料图形对齐,并在预定压力和预定温度下按压所述第一基片和所述第二基片,以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合;其中,在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下,所述第一突起部的位置相对于所述第二突起部的位置具有偏移。根据本申请,能够使两个基片的突起部在键合时形成彼此交叉的梳齿结构,能够达到防止溢流的效果,并且不会影响到键合的效果。

Description

共晶键合方法

技术领域

[0001] 本申请涉及半导体制造技术领域,尤其涉及一种键合方法和半导体器件的制造方法。

背景技术

[0002]微机电系统(Micro-Electronic-Mechanical-System,MEMS)封装技术是 MEMS 研宄领域中的一个重要研宄方向,一方面封装可使MEMS产品避免受到灰尘、潮气等对可动结构的影响,另一方面通过真空或气密封装还可改变MEMS产品内部阻尼情况,提高产品的性會K。

[0003] 晶圆级封装技术是实现MEMS产品高性能、低成本和批量化的主要解决途径,晶圆级封装可以采用晶圆级键和技术来实现,例如,在MEMS器件(Device)片上加装盖(Cap)片并对二者进行键合来完成封装,因此具有批量的优点,并且可降低封装成本。

[0004] 在晶圆级键合技术中,共晶键合又是其中重要的一类。共晶键合不仅可以提供很好的密封性,而且可以进行引线互联,越来越多的应用于MEMS工艺中。

[0005] 在一定稳定温度压力下,不同金属通过将表面接触,形成相对低温熔融状的合金,冷却后形成固体密封的方法叫做共晶键合。在共晶键合中,熔融状的液体合金常常溢流到芯片各处,严重的影响了芯片的性能,通常的方法是在键合区域附件设计一道或者多道沟槽保护,或者,设置一道或者多道阻挡梁保护,从而防止键合区域的液体溢流到芯片各处。

[0006] 应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

[0007] 本申请的发明人发现,现有的设置沟槽防止溢流的方法防止溢流的效果有限,而设置阻挡梁的方法中,阻挡梁对压力键合本身的效果有影响。

[0008] 本申请提供一种共晶键合方法,在基片的表面设置突起部,使两个基片的突起部的位置彼此偏移,由此,两个基片的突起部在键合时形成彼此交叉的梳齿结构,能够达到防止溢流的效果,并且不会影响到键合的效果。

[0009] 根据本申请实施例的一个方面,提供一种共晶键合方法,该方法包括:

[0010] 在第一基片表面形成第一突起部和第一键合材料图形;

[0011] 在第二基片表面形成第二突起部和第二键合材料图形;

[0012] 将所述第一键合材料图形和所述第二键合材料图形对齐,并在预定压力和预定温度下按压所述第一基片和所述第二基片,以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合;

[0013] 其中,在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下,所述第一突起部的位置相对于所述第二突起部的位置具有偏移。

[0014] 根据本申请实施例的另一个方面,其中,所述第一突起部相对于所述第一键合材料,靠近所述第一基片的中心;并且,所述第二突起部相对于所述第二键合材料,靠近所述第二基片的中心。

[0015] 根据本申请实施例的另一个方面,其中,所述第一基片表面具有第一电路图形,所述第一电路图形相对于所述第一突起部,靠近所述第一基片的中心;和/或,所述第二基片表面具有第二电路图形,所述第二电路图形相对于所述第二突起部,靠近所述第二基片的中心。

[0016] 根据本申请实施例的另一个方面,其中,所述第一突起部的厚度与所述第一键合材料图形的厚度相同或不同;并且,所述第二突起部的厚度与所述第二键合材料图形的厚度相同或不同。

[0017] 根据本申请实施例的另一个方面,其中,所述第一突起部被设置为沿所述第一基片的周向延伸;并且,所述第二突起部被设置为沿所述第二基片的周向延伸。

[0018] 根据本申请实施例的另一个方面,其中,所述第一突起部在所述第一基片的径向被周期性设置;所述第二突起部在所述第二基片的径向被周期性设置;并且,所述第一突起部的周期与所述第二突起部的周期相同。

[0019] 根据本申请实施例的另一个方面,其中,所述第一突起部的位置相对于所述第二突起部的位置的偏移量为所述周期的一半。

[0020] 根据本申请实施例的另一个方面,其中,所述第一突起部和所述第二突起部分别为多晶硅、氧化硅或氮化硅。

[0021] 本申请的有益效果在于:在基片的表面设置突起部,使两个基片的突起部的位置彼此偏移,由此,两个基片的突起部在键合时形成彼此交叉的梳齿结构,能够达到防止溢流的效果,并且不会影响到键合的效果。

[0022] 参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。

[0023] 针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。

[0024] 应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

[0025] 所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:

[0026] 图1是本申请实施例的共晶键合方法的一个流程示意图;

[0027] 图2是本申请实施例的共晶键合方法的工艺流程示意图。

具体实施方式

[0028] 参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。

[0029] 实施例1

[0030] 本申请实施例1提供一种共晶键合方法,用于使第一基片与第二基片键合为一体。

[0031] 图1是本申请实施例中共晶键合方法的一个流程示意图,如图1所示,该共晶键合方法包括:

[0032] SlOl、在第一基片表面形成第一突起部和第一键合材料图形;

[0033] S102、在第二基片表面形成第二突起部和第二键合材料图形;

[0034] S103、将所述第一键合材料图形和所述第二键合材料图形对齐,并在预定压力和预定温度下按压所述第一基片和所述第二基片,以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合。

[0035] 在本实施例中,在将第一键合材料图形和所述第二键合材料图形对齐的情况下,第一突起部的位置相对于第二突起部的位置具有偏移。

[0036] 根据本实施例的共晶键合的方法,在基片的表面设置突起部,使两个基片的突起部的位置彼此偏移,由此,两个基片的突起部在键合时形成彼此交叉的梳齿结构,能够达到防止溢流的效果,并且不会影响到键合的效果。

[0037] 在本实施例中,该第一基片和第二基片的可以是半导体制造领域中常用的晶圆,例如娃晶圆、绝缘体上的娃(Silicon-On-1nsulator,SOI)晶圆、锗娃晶圆、锗晶圆或氮化镓(Gallium Nitride, GaN)晶圆等;并且,该晶圆可以是没有进行过半导体工艺处理的晶圆,也可以是已经进行过处理的晶圆,例如进行过离子注入、蚀刻和/或扩散等工艺处理过的晶圆,本实施例对此并不限制。

[0038] 在本申请实施例中,该第一基片可以是形成有电路图形的器件片,该电路图形例如可以是微机电器件,并且该第二基片可以是盖片;但本实施例并不限于此,第二基片可以是形成有电路图形的器件片,而该第一基片可以是盖片,或者,第一基片和第二基片上都可以形成有电路图形。

[0039] 在本实施例中,该第一键合材料和第二键合材料可以是共晶键合中常用的金属层,例如可以是铝、金或铜等,本实施例对此不作特别的限制。

[0040] 在本实施例中,该第一突起部和第二突起部可以分别是多晶硅、氧化硅或氮化硅等,并且,该第一突起部和第二突起部的材料可以相同,也可以不相同。

[0041 ] 在本实施例中,该第一突起部相对于第一键合材料,可以被设置为靠近第一基片的中心,并且,该第二突起部相对于该第二键合材料,可以被设置为靠近该第二基片的中心。由此,第一突起部和第二突起部可以防止键合过程中熔融状的液体合金从第一基片和第二基片的外周区域流动到中心区域。

[0042] 在本实施例中,在第一基片和/或第二基片上形成有电路图形的情况下,该电路图形可以相对于该第一突起部和/或第二突起部,靠近该第一基片和/或第二基片的中心。由此,第一突起部和第二突起部可以对键合过程中熔融状的液体合金形成阻挡,防止液体合金流动到位于基片中心区域的电路图形中。

[0043] 在本实施例中,该第一突起部可以被设置为沿第一基片的周向延伸,该第二突起部可以被设置为沿该第二基片的周向延伸,例如,该第一突起部和第二突起部可以被分别设置为沿第一基片的周向和第二基片的周向延伸的具有一定厚度和宽度的环形。由此,该第一突起部和第二突起部能够在基片的径向方向上对液体合金形成阻挡。

[0044] 在本实施例中,该第一突起部在该第一基片的径向可以被周期性设置,该第二突起部在该第二基片的径向可以被周期性设置,例如,该第一突起部和第二突起部可以被分别设置为由多个具有一定厚度和宽度的同心圆环构成。

[0045] 在本实施例中,该第一突起部的周期与该第二突起部的周期可以相同,也可以不相同。当二者的周期相同时,第一突起部的位置相对于第二突起部的位置的偏移量可以为该周期的一半,由此,保证第一突起部的位置与第二突起部的位置彼此偏移;当二者的周期不相同时,第一突起部和第二突起部的各部分都需要保持彼此偏离,即,第一突起部的任何一部分都不与第二突起部相对设置,由此,防止由于第一突起部和第二突起部存在相对设置的部分而影响键合的效果。

[0046] 在本实施例中,第一突起部的厚度与第一键合材料图形的厚度可以相同,并且,第二突起部的厚度与第二键合材料图形的厚度也可以相同,由此,键合过程中第一基片与第二基片的间隙厚度大于第一突起部和第二突起部中任一者的厚度,所以,不会影响键合的效果。

[0047] 在本实施例中,第一突起部和/或第二突起部的厚度可以与第一键合材料图形和/或第二键合材料图形的厚度不相同,并且,第一突起部和第二突起部中任一者的厚度都不能大于在键合过程中的第一键合材料图形和第二键合材料图形的厚度之和。

[0048] 在本实施例的步骤S103中,可以采用与现有技术相同的压力和温度来进行键合,本实施例不再赘述。

[0049] 下面,结合具体实例,说明本实施例的共晶键合方法。

[0050] 图2是本申请实施例的共晶键合方法的工艺流程示意图。

[0051] 如图2(A)所示,在第一基片2011和第二基片2021表面沉积氧化层,并利用光刻刻蚀技术形成第一突起部2012和第二突起部2022,其中,第一突起部2012和第二突起部2022可以在径向上以相同周期设置,并且,第一突起部2012和第二突起部2022可以在径向上形成偏移,偏移大小可为上述周期的一半,第一突起部2012和第二突起部2022厚度可以分别与键合前的第一键合材料图形和第二键合材料图形厚度相同。

[0052] 如图2 (A)所示,可以按照正常工序,形成第一键合材料图形2013和第二键合材料图形2023。

[0053] 如图2(B)所示,可以按照正常工序,在预定压力和预定温度下进行键合,键和过程中形成合金区203。由于键合后,金属总厚度会减少,第一突起部2012和第二突起部2022形成相护交错的保护区域,从而防止合金溢流。

[0054] 以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。

Claims (8)

1.一种共晶键合方法,其特征在于,该方法包括: 在第一基片表面形成第一突起部和第一键合材料图形; 在第二基片表面形成第二突起部和第二键合材料图形; 将所述第一键合材料图形和所述第二键合材料图形对齐,并在预定压力和预定温度下按压所述第一基片和所述第二基片,以使所述第一基片和所述第二基片通过所述第一键合材料图形和所述第二键合材料图形发生共晶键合; 其中,在将所述第一键合材料图形和所述第二键合材料图形对齐的情况下,所述第一突起部的位置相对于所述第二突起部的位置具有偏移。
2.根据权利要求1所述的共晶键合方法,其中, 所述第一突起部相对于所述第一键合材料,靠近所述第一基片的中心;并且 所述第二突起部相对于所述第二键合材料,靠近所述第二基片的中心。
3.根据权利要求2所述的共晶键合方法,其中, 所述第一基片表面具有第一电路图形,所述第一电路图形相对于所述第一突起部,靠近所述第一基片的中心;和/或 所述第二基片表面具有第二电路图形,所述第二电路图形相对于所述第二突起部,靠近所述第二基片的中心。
4.根据权利要求1所述的共晶键合方法,其中, 所述第一突起部的厚度与所述第一键合材料图形的厚度相同或不同;并且, 所述第二突起部的厚度与所述第二键合材料图形的厚度相同或不同。
5.根据权利要求1所述的共晶键合方法,其中, 所述第一突起部被设置为沿所述第一基片的周向延伸;并且 所述第二突起部被设置为沿所述第二基片的周向延伸。
6.根据权利要求1所述的共晶键合方法,其中, 所述第一突起部在所述第一基片的径向被周期性设置; 所述第二突起部在所述第二基片的径向被周期性设置;并且 所述第一突起部的周期与所述第二突起部的周期相同。
7.根据权利要求6所述的共晶键合方法,其中, 所述第一突起部的位置相对于所述第二突起部的位置的偏移量为所述周期的一半。
8.根据权利要求1所述的共晶键合方法,其中, 所述第一突起部和所述第二突起部分别为多晶硅、氧化硅或氮化硅。
CN201510397140.1A 2015-07-08 2015-07-08 共晶键合方法 CN104966676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510397140.1A CN104966676B (zh) 2015-07-08 2015-07-08 共晶键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510397140.1A CN104966676B (zh) 2015-07-08 2015-07-08 共晶键合方法

Publications (2)

Publication Number Publication Date
CN104966676A true CN104966676A (zh) 2015-10-07
CN104966676B CN104966676B (zh) 2018-04-27

Family

ID=54220698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510397140.1A CN104966676B (zh) 2015-07-08 2015-07-08 共晶键合方法

Country Status (1)

Country Link
CN (1) CN104966676B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630559A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN109346533A (zh) * 2018-08-24 2019-02-15 西安赛恒电子科技有限公司 芯片的晶圆级封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196332A (en) * 1990-11-28 1992-07-16 Hitachi Ltd Electronic circuit device
JPH05218503A (ja) * 1992-01-31 1993-08-27 Toshiba Ave Corp 回路基板
JPH10321666A (ja) * 1997-05-16 1998-12-04 Nec Corp フリップチップ実装型半導体素子の樹脂封止構造
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
JP2011142185A (ja) * 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
CN102157459A (zh) * 2011-03-16 2011-08-17 北京大学 一种tsv芯片键合结构
US20120115305A1 (en) * 2010-11-10 2012-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for wafer to wafer bonding in semiconductor packaging
CN104517921A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 键合基底及其形成方法、三维封装结构及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196332A (en) * 1990-11-28 1992-07-16 Hitachi Ltd Electronic circuit device
JPH05218503A (ja) * 1992-01-31 1993-08-27 Toshiba Ave Corp 回路基板
JPH10321666A (ja) * 1997-05-16 1998-12-04 Nec Corp フリップチップ実装型半導体素子の樹脂封止構造
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
JP2011142185A (ja) * 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
US20120115305A1 (en) * 2010-11-10 2012-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for wafer to wafer bonding in semiconductor packaging
CN102157459A (zh) * 2011-03-16 2011-08-17 北京大学 一种tsv芯片键合结构
CN104517921A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 键合基底及其形成方法、三维封装结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630559A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN109346533A (zh) * 2018-08-24 2019-02-15 西安赛恒电子科技有限公司 芯片的晶圆级封装结构及其制备方法

Also Published As

Publication number Publication date
CN104966676B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
CN103964368B (zh) Mems器件和制造mems器件的方法
US8513747B1 (en) Integrated MEMS devices with controlled pressure environments by means of enclosed volumes
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
TWI607959B (zh) 包括不同受控壓力下的多個空腔之cmos-mems集成裝置及製造方法
US8729646B2 (en) MEMS devices and methods for forming the same
CN103373695B (zh) Mems器件结构及其形成方法
US9133017B2 (en) MEMS structure with adaptable inter-substrate bond
US9676614B2 (en) MEMS device with stress relief structures
US8907434B2 (en) MEMS inertial sensor and method for manufacturing the same
TWI419832B (zh) 微機電系統裝置及其之製造方法
US5668033A (en) Method for manufacturing a semiconductor acceleration sensor device
TWI548585B (zh) 微機電裝置、被封裝之微機電裝置及其製造方法
US9337168B2 (en) Hermetic wafer level packaging
CN104009007B (zh) 模塑料结构
US5572057A (en) Semiconductor acceleration sensor with movable electrode
US8357560B2 (en) Package of MEMS device and method for fabricating the same
US9034677B2 (en) MEMS device and method of formation thereof
US7615394B2 (en) Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer
US20060275946A1 (en) Silicon Wafer Having Through-Wafer Vias
KR20150082363A (ko) 웨이퍼 레벨 패키징 회로 장치를 위한 집적형 접합선 스페이서
CN106098743B (zh) 上部不变宽的高纵横比蚀刻
US8679886B2 (en) Microelectronic device and MEMS package structure and fabricating method thereof
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
KR20140033211A (ko) 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정
US9608201B2 (en) Semiconductor devices having insulating substrates and methods of formation thereof

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
GR01 Patent grant