TWI418276B - 導電凸塊無翼部的封裝基板之製法 - Google Patents
導電凸塊無翼部的封裝基板之製法 Download PDFInfo
- Publication number
- TWI418276B TWI418276B TW100116967A TW100116967A TWI418276B TW I418276 B TWI418276 B TW I418276B TW 100116967 A TW100116967 A TW 100116967A TW 100116967 A TW100116967 A TW 100116967A TW I418276 B TWI418276 B TW I418276B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- electrical contact
- resist layer
- solder
- Prior art date
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明係有關一種封裝基板之製法,尤指一種導電凸塊無翼部的封裝基板之製法。
自從IBM公司在1960年早期引入覆晶封裝(Flip Chip Package)技術以來,相較於打線接合(Wire Bond)技術,覆晶技術之特徵在於半導體晶片與基板間的電性連接係透過焊錫凸塊而非一般之金線。而該種覆晶技術之優點在於該技術可提升封裝密度以降低封裝元件尺寸,同時,該種覆晶技術不需使用長度較長之金線,故可提升電性性能。有鑑於此,業界在陶瓷基板上使用高溫焊錫,即所謂控制崩解之晶片連接技術(Control-Collapse Chip Connection, C4),已有多年之久。近年來,由於高密度、高速度以及低成本之半導體元件需求之增加,同時因應電子產品之體積逐漸縮小的趨勢,將覆晶元件設置於低成本的有機電路板(例如,印刷電路板或基板),並以環氧樹脂底膠(Underfill resin)填充於晶片下方以減少矽晶片與有機電路板之架構間因熱膨脹差異所產生的熱應力,已呈現爆炸性的成長。
在現行覆晶技術中,半導體積體電路(IC)晶片的表面上配置有電極墊(electronic pad)而電路板亦具有相對應的電性接觸墊在該晶片以及電路板之間可以適當地設置焊錫凸塊或其他導電焊錫材料,使該晶片係以作用面朝下的模式設置於該電路板上,其中,該焊錫凸塊或導電黏著材料提供該晶片以及電路板間的電性輸入/輸出(I/O)以及機械性的連接。
一般覆晶技術係將複數金屬凸塊形成於晶片之電極墊上,以及數個由焊料所製成的預焊錫凸塊形成於電路板之電性接觸墊上,並在足以使該預焊錫凸塊熔融之回焊(solder reflow)溫度條件下,將預焊錫凸塊回焊至相對應之金屬凸塊,從而形成焊錫接。其後復使用底部填充材料以實現晶片與電路板的耦合,確保晶片與電路板兩者之電性連接的完整性與可靠性。
再者,後續將該電路板與半導體晶片等進行封裝製程時,為提供該電路板得以與外界電子裝置電性連接,通常必須於該電路板底面值設複數焊球,而為提供焊球有效接置於電路板上,即必須於該供接置焊球之電路板植球墊上預先形成供接置焊球之焊錫材料。
目前常用於電路板之電性接觸墊上形成焊錫材料的製作方法為模板印刷技術,其係於一完成電路佈線之電路板上形成一防焊層,並外露出多數電性接觸墊,令一具有複數網孔之模板置於該電路板之防焊層上,透過該些網孔以在電性接觸墊上形成焊錫堆。其可採用滾輪或噴灑模式,使焊料在網孔內堆積,於該模板移除後,即在該網孔形成焊錫堆。復進行回焊製程,使電性接觸墊上之焊錫堆固化形成焊錫結構。
然而,半導體晶片之微型化發展趨勢使得半導體之封裝技術亦隨之改變,以滿足不斷減小的晶片具有更多輸入輸出端,惟該變化將縮小晶片承載件之面積,而增加晶片承載件上電性接觸墊之數量,唯有縮小電性接觸墊之尺寸與間距,才能適應晶片發展之需求。然電性接觸墊之減小使得模板印刷技術中之模板網孔必須隨之減小,如此,不僅因模板開發不易而造成該模板之製造成本增加,更將因模板之網孔細微而導致焊錫材料難以穿過,造成製程上之瓶頸。再者,焊錫材料之生成精度除了要求模板印刷技術中之模板尺寸大小正確外,尚須確認模板印刷之次數與清潔問題。因為焊錫材料具有黏度(Viscosity),而當印刷次數愈多,殘留在模板孔壁內之焊錫材料即相對愈多,導致下次印刷所使用之焊錫材料數量及形狀與設計規格不合,因此,通常在實際操作時,於使用一定印刷次數後即必須進行模板之擦拭清潔,否則極易產生焊錫材料之形狀、尺寸不合等問題,造成製程之不便與可靠度之降低。
為解決上述弊端,或有以電鍍方式於電路板上形成焊錫材料之技術,其係於一具有電性接觸墊之電路板上形成一防焊層,該防焊層具有開孔以外露該電性接觸墊;接著在該防焊層及開孔中形成導電層,復於該導電層上形成具開口區之阻層,且外露出該電性接觸墊上之導電層;藉由該導電層作為電流傳導路徑,以在該開口區中電鍍形成焊錫材料;最後移除該阻層及其所覆蓋的導電層,再進行回焊以在該電路板之電性接觸墊上形成預焊錫凸塊。
上述製程中雖可解決前述模板印刷問題,惟前述製程中,於各防焊層開孔中之電性接觸墊上電鍍形成焊錫材料時,該些焊錫材料高度控制不易,導致產生電路板表面導電凸塊之平整性不佳等問題,嚴重影響後續電路板與外部電子元件(特別是半導體晶片)作電性連接時之製程可靠度。
為解決上述弊端,遂發展出一種具不回焊凸塊之電路板,其製法係如第1A至1D圖所示,首先,於一具有電性接觸墊100之電路板10上形成防焊層11,並於該防焊層11上形成開孔110,以外露該電性接觸墊100;接著,於該防焊層11開孔110之孔壁及該電性接觸墊100之外露表面上形成導電層12,再於該導電層12上形成阻層13,且於該阻層13上藉由曝光、顯影之方式形成開口區130,以外露該電性接觸墊100、開孔110及其周圍之導電層12;之後,於該開口區130中之導電層12上電鍍形成例如為銅材之不回焊凸塊16;最後,移除該阻層13及其覆蓋之導電層12 。
所述之不回焊凸塊16不需進行回焊成為預焊錫凸塊,故該不回焊凸塊16之高度容易控制,以克服電路板表面導電凸塊之平整性不佳等問題,避免影響後續電路板與半導體晶片作電性連接時之製程可靠度。
惟,習知不回焊凸塊16之製法中,該阻層13開口區130之孔徑大於該防焊層11之開孔110之孔徑,使得該不回焊凸塊16於該防焊層11表面上具有翼部160,導致該翼部160佔用該防焊層11表面之空間,使各該電性接觸墊100之間距必需擴大,以避免該相鄰之翼部160相連接,以致於無法配合微小化之晶片電極墊的間距,因而無法達到微小化之需求。
再者,若將各該電性接觸墊100之間距縮小以配合微小化之晶片電極墊的間距,則各該不回焊凸塊16之間的距離勢必縮小,導致於後續覆晶結合晶片進行回焊製程時,該相鄰之不回焊凸塊16之翼部160上的焊錫材料容易相連接,因而發生短路發生,以致於該晶片與該電路板10之電性連接不良。
因此,如何克服上述習知技術中之種種問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明提供一種導電凸塊無翼部的封裝基板之製法,係包括:提供一表面具有複數電性接觸墊之基板本體;於該基板本體與電性接觸墊上形成絕緣保護層;於該絕緣保護層上形成第一導電層;於該第一導電層上形成阻層;以雷射方式,於該阻層、第一導電層及絕緣保護層上形成複數穿孔,以令各該電性接觸墊對應外露於各該穿孔;於該些電性接觸墊上形成第二導電層;於該些穿孔中形成導電凸塊,以電性連接該些電性接觸墊;以及移除該阻層及其覆蓋之第一導電層,使該導電凸塊凸出該絕緣保護層,且該導電凸塊無翼部之產生。
依上述可知,本發明之製法,主要藉由雷射直接貫穿該阻層、第一導電層及絕緣保護層,以形成孔徑一致之穿孔,故形成於該穿孔中之導電凸塊不會如習知技術那樣在該絕緣保護層表面上形成翼部。因此,藉由本發明之製法可使各該電性接觸墊之間距依需求縮小,以配合微小化之晶片電極墊的間距,因而可達到微小化之需求。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第一實施例
請參閱第2A至2G圖,係為本發明導電凸塊無翼部的封裝基板之製法之剖視示意圖。
如第2A圖所示,首先,提供一表面具有複數電性接觸墊200之基板本體20,再於該基板本體20與電性接觸墊200上形成絕緣保護層21。於本實施例中,該基板本體20為線路板,且該絕緣保護層21係為防焊層或介電層。
如第2B圖所示,於該絕緣保護層21上形成第一導電層22,再於該第一導電層22上形成阻層23。
如第2C圖所示,以雷射方式,貫穿該阻層23、第一導電層22及絕緣保護層21以形成複數穿孔24,令各該電性接觸墊200對應外露於各該穿孔24。於本實施例中,該穿孔24係分為對應該絕緣保護層21之第一開孔210及對應該阻層23之第二開孔230,且該第一開孔210與該第二開孔230之孔徑相同並相連通,又該阻層23之材質係為高分子聚合物。
如第2D圖所示,於該阻層23、穿孔24之全部孔壁(即該第一開孔210之孔壁與該第二開孔230之孔壁)與該電性接觸墊200上形成第二導電層25。
如第2E圖所示,移除該阻層23上之第二導電層25,使該第二導電層25僅形成於該穿孔24之全部孔壁與該電性接觸墊200上。
如第2F圖所示,於該些穿孔24中之第二導電層25上電鍍形成導電凸塊26,以電性連接該些電性接觸墊200。於本實施例中,形成該導電凸塊26之材料係為銅材。
如第2G圖所示,移除該阻層23及蝕刻移除該阻層23覆蓋之第一導電層22,並移除該導電凸塊26上之第二導電層25,使該導電凸塊26凸出該絕緣保護層21表面。
本發明之製法藉由雷射方式直接貫穿該阻層23、第一導電層22及絕緣保護層21,使該絕緣保護層21之第一開孔210與該阻層23之第二開孔230之孔徑相同,故形成於該第一開孔210與第二開孔230中之導電凸塊26於該絕緣保護層21表面上沒有形成翼部,使各該電性接觸墊200之間距無需擴大,且可依需求縮小以配合微小化之晶片電極墊的間距。
再者,各該電性接觸墊200的間距縮小後,各該導電凸塊26的間距亦縮小,且於後續覆晶製程進行回焊時,因該導電凸塊26無翼部,故該相鄰之導電凸塊26上的焊錫材料不會相連接,因而有效避免短路發生。
第二實施例
請參閱第3A至3D圖,係為本發明導電凸塊無翼部的封裝基板之另一種製法之剖視示意圖。本實施例與上述實施例之差異主要在於第二導電層之形成方式,其他封裝基板之相關製程大致相同,故不再贅述。
如第3A圖所示,係為第2C圖之製程結構。
如第3B圖所示,僅於該第一開孔210之孔壁與該電性接觸墊200上形成第二導電層25’。
如第3C圖所示,於該些穿孔24中形成導電凸塊26,以電性連接該些電性接觸墊200。
如第3D圖所示,移除該阻層23及其覆蓋之第一導電層22,使該導電凸塊200沒有翼部且凸出該絕緣保護層21。
綜上所述,本發明導電凸塊無翼部的封裝基板之製法,係藉由雷射方式直接貫穿該阻層、第一導電層及絕緣保護層,以形成孔徑相同之穿孔,故形成於該穿孔中之導電凸塊沒有翼部,使各該電性接觸墊之間距可依需求縮小,以達到微小化之目的。
再者,配合各該電性接觸墊的間距,使各該導電凸塊的間距亦縮小,因該導電凸塊無翼部,故於後續覆晶製程進行回焊時,該相鄰之導電凸塊上的焊錫材料不會相連接,因而有效避免短路發生,以提升覆晶結構之電性連接良率。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10‧‧‧電路板
100,200‧‧‧電性接觸墊
11‧‧‧防焊層
110‧‧‧開孔
12‧‧‧導電層
13,23‧‧‧阻層
130‧‧‧開口區
16‧‧‧不回焊凸塊
160‧‧‧翼部
20‧‧‧基板本體
21‧‧‧絕緣保護層
210‧‧‧第一開孔
22‧‧‧第一導電層
230‧‧‧第二開孔
24‧‧‧穿孔
25,25’‧‧‧第二導電層
26‧‧‧導電凸塊
第1A至1D圖係為習知具焊錫凸塊之電路板之製法的剖視示意圖;
第2A至2G圖係為本發明導電凸塊無翼部的封裝基板之製法之第一實施例的剖視示意圖;以及
第3A至3D圖係為本發明導電凸塊無翼部的封裝基板之製法之第二實施例的剖視示意圖。
20‧‧‧基板本體
200‧‧‧電性接觸墊
21‧‧‧絕緣保護層
22‧‧‧第一導電層
23‧‧‧阻層
24‧‧‧穿孔
25‧‧‧第二導電層
26‧‧‧導電凸塊
Claims (5)
- 一種導電凸塊無翼部的封裝基板之製法,係包括:提供一表面具有複數電性接觸墊之基板本體;於該基板本體與電性接觸墊上形成絕緣保護層;於該絕緣保護層上形成第一導電層;於該第一導電層上形成阻層;以雷射方式,於該阻層、第一導電層及絕緣保護層上形成複數穿孔,以令各該電性接觸墊對應外露於各該穿孔;於該阻層之上表面、穿孔之全部孔壁與電性接觸墊上形成第二導電層;移除該阻層之上表面之第二導電層;於該些穿孔中形成導電凸塊,以電性連接該些電性接觸墊;以及移除該阻層及其覆蓋之第一導電層,使該導電凸塊凸出該絕緣保護層。
- 如申請專利範圍第1項所述之導電凸塊無翼部的封裝基板之製法,其中,該絕緣保護層係為防焊層或介電層。
- 如申請專利範圍第1項所述之導電凸塊無翼部的封裝基板之製法,其中,該阻層之材質係為高分子聚合物。
- 如申請專利範圍第1項所述之導電凸塊無翼部的封裝基板之製法,復包括移除該阻層後,移除該導電凸塊上所外露之第二導電層。
- 如申請專利範圍第1項所述之導電凸塊無翼部的封裝 基板之製法,其中,該穿孔具有對應該絕緣保護層之第一開孔及對應該阻層之第二開孔,且該第一開孔連通該第二開孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100116967A TWI418276B (zh) | 2011-05-13 | 2011-05-13 | 導電凸塊無翼部的封裝基板之製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100116967A TWI418276B (zh) | 2011-05-13 | 2011-05-13 | 導電凸塊無翼部的封裝基板之製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201247066A TW201247066A (en) | 2012-11-16 |
TWI418276B true TWI418276B (zh) | 2013-12-01 |
Family
ID=48094691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100116967A TWI418276B (zh) | 2011-05-13 | 2011-05-13 | 導電凸塊無翼部的封裝基板之製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI418276B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104244614A (zh) * | 2013-06-21 | 2014-12-24 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW519859B (en) * | 2002-06-28 | 2003-02-01 | Phoenix Prec Technology Corp | Method of forming electroplated solder on organic circuit board |
TW200803660A (en) * | 2006-06-14 | 2008-01-01 | Phoenix Prec Technology Corp | A method of manufacturing a substrate having metal bumps |
-
2011
- 2011-05-13 TW TW100116967A patent/TWI418276B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW519859B (en) * | 2002-06-28 | 2003-02-01 | Phoenix Prec Technology Corp | Method of forming electroplated solder on organic circuit board |
TW200803660A (en) * | 2006-06-14 | 2008-01-01 | Phoenix Prec Technology Corp | A method of manufacturing a substrate having metal bumps |
Also Published As
Publication number | Publication date |
---|---|
TW201247066A (en) | 2012-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11469201B2 (en) | Semiconductor package and method for fabricating base for semiconductor package | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
US9781843B2 (en) | Method of fabricating packaging substrate having embedded through-via interposer | |
US9177899B2 (en) | Semiconductor package and method for fabricating base for semiconductor package | |
TWI544599B (zh) | 封裝結構之製法 | |
TWI497669B (zh) | 形成於半導體基板上之導電凸塊及其製法 | |
TWI597808B (zh) | 半導體裝置的封裝體及半導體裝置的封裝方法 | |
TW201911508A (zh) | 電子封裝件 | |
JP2011142185A (ja) | 半導体装置 | |
US20140021594A1 (en) | Packaging Structures and Methods for Semiconductor Devices | |
CN108074905B (zh) | 电子装置及其制法与基板结构 | |
KR20110064471A (ko) | 패키지 기판 및 그의 제조방법 | |
US20120161312A1 (en) | Non-solder metal bumps to reduce package height | |
TWI575686B (zh) | 半導體結構 | |
US20120299177A1 (en) | Semiconductor component and method of fabricating the same | |
TWI788099B (zh) | 電子封裝件及其封裝基板 | |
TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
TWI496250B (zh) | 封裝基板及其製法 | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
TWI805216B (zh) | 電子封裝件及其基板結構 | |
US20230230912A1 (en) | Electronic package and substrate structure thereof | |
TWI762777B (zh) | 半導體封裝基板及其製法與電子封裝件及其製法 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 |