KR100986294B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100986294B1
KR100986294B1 KR1020080073727A KR20080073727A KR100986294B1 KR 100986294 B1 KR100986294 B1 KR 100986294B1 KR 1020080073727 A KR1020080073727 A KR 1020080073727A KR 20080073727 A KR20080073727 A KR 20080073727A KR 100986294 B1 KR100986294 B1 KR 100986294B1
Authority
KR
South Korea
Prior art keywords
pad
solder
circuit board
printed circuit
manufacturing
Prior art date
Application number
KR1020080073727A
Other languages
English (en)
Other versions
KR20100012370A (ko
Inventor
김지은
강명삼
박정현
최종규
김상덕
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080073727A priority Critical patent/KR100986294B1/ko
Publication of KR20100012370A publication Critical patent/KR20100012370A/ko
Application granted granted Critical
Publication of KR100986294B1 publication Critical patent/KR100986294B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Abstract

인쇄회로기판의 제조방법이 개시된다. 절연층에 회로패턴을 형성하는 단계, 회로패턴을 커버하도록 절연층에 솔더레지스트를 적층하는 단계, 회로패턴상의 패드에 상응하여 솔더레지스트를 선택적으로 제거하는 단계, 솔더레지스트와 접촉하지 않도록 패드의 중앙부에 주석(Sn)층을 도금하는 단계 및 패드와 주석층을 커버하며, 중앙부가 돌출되도록 솔더범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법은, 솔더범프의 표면을 평탄하게 형성하여 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있다.
절연층, 솔더레지스트, 주석층, 솔더범프

Description

인쇄회로기판의 제조방법{Manufacturing method for printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화 요구가 발생되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.
기존의 IC(integrated circuit)와 주기판(Main borad)를 연결하기 위한 인터포저(Interposer)로서 리드프레임이 사용되고 있었으나 IC의 I/O(input/output) 수 가점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었다.
이것이 CSP(chip scale package)라고 하며 PKG(package)로 초점이 맞춰지는 추세로 변화하고 있다. 그리하여 초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.
이러한 추세로 변화하는 가운데 CSP 기판과 IC와의 접합방법도 변화되고 있 다. 기존의 와이어본딩(Wirebonding)을 사용하던 PKG의 성능이 신호전달 속도의 고속화가 필요함에 따라서 플립칩본딩(Flip chip bonding)으로 변화되고 있다.
또한 플립칩본딩을 위한 패드(Pad)수가 늘어남에 따라서 플립본딩패드(Flip bonding pad)의 피치(Pitch)가 더욱더 미세한 피치(Fine pitch)로 요구되고 있다.
이때, 미세한 피치(Fine pitch)의 플립본딩패드에 IC와 접합 신뢰성을 높이기 위하여 패드 위에 프리 솔더링(pre-soldering)이라는 표면처리를 구현하여야 한다. 그러나, 종래의 기술을 사용하여 구현하는데 있어서 본딩패드의 피치 한계점이 발생하고 있는 실정이다. 또한 프리솔더링시 표면이 평탄하지 않고 쌍볼이 형성되어 굴곡이 발생되는 문제점이 있고, 프리솔더링시 솔더범프가 한쪽으로 치우치는 문제가 발생되어 기판의 품질이 낮아지고 있다.
본 발명은 솔더범프 표면을 평탄하게 구현하여 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층에 회로패턴을 형성하는 단계, 회로패턴을 커버하도록 절연층에 솔더레지스트를 적층하는 단계, 회로패턴상의 패드에 상응하여 솔더레지스트를 선택적으로 제거하는 단계, 솔더레지스트와 접촉하지 않도록 패드의 중앙부에 주석(Sn)층을 도금하는 단계 및 패드와 주석층을 커버하며, 중앙부가 돌출되도록 솔더범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
여기서, 회로패턴은 표면이 노출되도록 상기 절연층에 매립될 수 있다.
주석층을 도금하는 단계 이전에, 선택적으로 제거된 솔더레지스트에 감광성필름을 부착시키는 단계 및 패드의 중앙부에 상응하여 감광성필름을 선택적으로 제거하는 단계를 더 포함할 수 있다.
또한, 주석층은 표면이 평탄한 것을 특징으로 하며, 솔더범프의 표면도 평탄한 것을 특징으로 한다.
솔더범프를 형성하는 단계는, 패드에 솔더페이스트를 도포하는 단계 및 솔더페이스트에 열을 가하여 용융시키는 단계를 포함할 수 있다.
이때, 솔더범프는 주석으로 이루어질 수 있다.
본 발명에 따른 인쇄회로기판의 제조방법은, 솔더범프 표면을 센터에 평탄하게 구현할 수 있어 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄홰기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 순서도이고, 도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 흐름도이다.
이다. 도 2 내지 도 12을 참조하면, 절연층(10), 회로패턴(20), 솔더레지스트(30), 솔더레지스트 패턴(32), 감광성필름(40), 감광성필름 패턴(42), 주석층(50), 솔더범프(60)가 도시되어 있다.
본 실시예는 절연층(10)을 제공하고, 절연층(10)에 회로패턴(20)을 형성하는 단계, 회로패턴(20)을 커버하도록 절연층(10)에 솔더레지스트(30)를 적층하는 단계, 회로패턴(20)상의 패드에 상응하여 솔더레지스트(30)를 선택적으로 제거하는 단계, 솔더레지스트(32)와 이격되게 패드의 중앙부에 주석(Sn)층(50)을 도금하는 단계 및 패드와 주석층(50)을 커버하며, 중앙부가 돌출되도록 솔더범프(60)를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공함으로써, 솔더범프(60)의 표면을 평탄하게 형성하여 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있다.
이를 위해 먼저, 도 2에 도시된 바와 같이, 절연층(10)에 회로패턴(20)을 형성한다(S10). 이때, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에서, 회로패턴(20)은 표면이 노출되도록 절연층(10)에 매립된 구조인 베리드패턴(buried pattern)이다.
회로패턴(20)을 매립된 구조로 형성함에 따라 후술할 플립본딩을 위한 미세한 범프의 피치를 구현할 수 있다. 또한, 회로패턴(20)의 표면만 노출되어 있는 구조로서 후술할 솔더범프(60)간의 브릿지(Bridge)를 방지할 수 있다.
다음으로, 도 3에 도시된 바와 같이, 회로패턴(20)을 커버하도록 절연층(10)에 솔더레지스트(30)를 적층한다(S20). 여기서, 솔더레지스트(30)는 절연층(10)에 매립된 회로패턴(20)을 외부로부터 보호하기 위한 역할을 한다.
다음으로, 도 4에 도시된 바와 같이, 회로패턴(20)상에서 IC이 실장될 패드에 상응하여 솔더레지스트(30)를 선택적으로 제거한다(S30). 이때, 솔더레지스트(30)는 노광, 현상 공정을 통하여 제거될 수 있으며, 솔더레지스트(30)를 제거하면 매립된 회로패턴(20) 상에 IC이 실장될 수 있도록 범프가 안착될 패드가 노출된다.
도 5는 도 4의 평면도로서, 솔더레지스트(30)가 제거되어 복수개의 매립된 회로패턴(20)의 표면이 노출된다.
다음으로, 도 6에 도시된 바와 같이, 선택적으로 제거된 솔더레지스트(32)에 감광성필름(40)을 부착한다(S40).
다음으로, 도 7 및 도 8에 도시된 바와 같이, 회로패턴(20) 상의 패드의 중앙부에 상응하여 감광성필름(40)을 선택적으로 제거한다(S50). 도 7을 참고하면, 제거된 감광성필름(42)은 솔더레지스트(32)를 커버하도록 솔더레지스트(32) 상에 적층된다. 즉, 제거된 감광성필름(42) 사이의 구간이 제거된 솔더레지스트(32)의 구간 보다 작게 구현될 수 있다. 또한, 감광성필름(42)은 노광, 현상공정을 통하여 제거될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 선택적으로 제거된 감광성필름(42)에 의해 노출되는 패드의 중앙부에 주석(Sn)층(50)을 도금한다(S60). 이때, 주석층(50)은 솔더레지스트(32)와 이격되고, 회로패턴(20)의 패드 상에서 중앙부에 위치한다.
또한, 주석층(50)은 표면이 평탄하도록 패드 상에 구현될 수 있다. 이것은 주석층(50)의 표면에 형성될 후술할 솔더범프(60)의 표면을 평탄하게 구현하기 위한 역할을 한다.
다음으로, 도 10 및 도 11에 도시된 바와 같이, 감광성필름(42)을 박리한다. 따라서, 솔더페이스트(32) 사이에 위치하며, 회로패턴(20) 상에 형성되는 주석층(50)을 형성할 수 있다.
다음으로, 도 12에 도시된 바와 같이, 패드와 주석층(50)을 커버하며 중심부가 평탄하게 돌출되도록 솔더범프(60)를 형성한다(S70).
솔더범프(60)는 주석층(50)상에서 형성되는데, 주석층(50)의 표면이 평탄하기 때문에 형성되는 솔더범프(60)의 표면도 평탄하게 형성될 수 있다.
또한, 솔더범프(60)의 형성과정을 살펴보면, 우선 회로패턴(20)의 표면의 IC가 실장될 영역인 패드에 솔더페이스트를 도포하고(S72), 솔더페이스트에 260℃ 정도의 고온의 열을 가하여 용융시키면 돌출된 솔더범프(60)를 형성할 수 있다(S74).
도 12에 도시된 바와 같이, 솔더범프(60)는 주석층(50)을 커버하는 부분에 돌출되게 형성되며, 그 외의 패드 상에는 얇은 층으로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에서, 솔더범프(60)를 이루는 금속도 주석으로 이루어질 수 있다.
이때, 솔더범프(60)가 안정적으로 패드의 중앙부에 위치하는 이유는, 주석층(50)을 도금함으로써 동일 금속인 주석층(50)으로 솔더범프(60)가 밀집될 수 있기 때문이다. 또한, 주석층(50)의 도금 표면적이 크기 때문에 패드의 중앙부로 솔 더범프(60)가 밀집될 수 있다.
따라서, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 패드 상에 형성되는 솔더범프(60)가 중앙부에 안정하게 형성됨으로써, 한쪽으로 치우치는 문제가 발생되지 않아 기판과 IC를 효과적으로 플립본딩할 수 있다.
또한, 표면이 평탄한 주석층(50)의 표면에 솔더범프(60)를 형성하여 표면이 평탄한 솔더범프(60)를 구현할 수 있어, 종래에 따른 쌍볼 현상을 방지할 수 있기 때문에, 기판의 미세한 피치의 플립본딩패드와 IC 와의 접합 신뢰성을 높일 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 절연층(10)에 회로패턴(20)이 매립된 구조를 실시예로 하여 설명하였으나, 절연층(10)에 돌출된 구조로 형성된 회로패턴에도 상술한 주석층(50)을 도금한 후, 솔더범프(60)를 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 순서도,
도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 따른 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10 : 절연층 20 : 회로패턴
30 : 솔더레지스트 32 : 솔더레지스트 패턴
40 : 감광성필름 42 : 감광성필름 패턴
50 : 주석층 60 : 솔더범프

Claims (7)

  1. 절연층에 회로패턴을 형성하는 단계;
    상기 회로패턴을 커버하도록 상기 절연층에 솔더레지스트를 적층하는 단계;
    상기 회로패턴상의 패드에 상응하여 상기 솔더레지스트를 선택적으로 제거하는 단계;
    상기 솔더레지스트와 이격되게 상기 패드의 중앙부에 주석(Sn)층을 도금하는 단계; 및
    상기 패드와 상기 주석층을 커버하며, 상기 중앙부가 돌출되도록 솔더범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 회로패턴은 표면이 노출되도록 상기 절연층에 매립되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 주석층을 도금하는 단계 이전에,
    선택적으로 제거된 상기 솔더레지스트에 감광성필름을 부착시키는 단계; 및
    상기 패드의 중앙부에 상응하여 상기 감광성필름을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 주석층은 표면이 평탄한 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 솔더범프의 표면이 평탄한 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 솔더범프를 형성하는 단계는,
    상기 패드에 솔더페이스트를 도포하는 단계; 및
    상기 솔더페이스트에 열을 가하여 용융시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 솔더범프는 주석으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020080073727A 2008-07-28 2008-07-28 인쇄회로기판의 제조방법 KR100986294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080073727A KR100986294B1 (ko) 2008-07-28 2008-07-28 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080073727A KR100986294B1 (ko) 2008-07-28 2008-07-28 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100012370A KR20100012370A (ko) 2010-02-08
KR100986294B1 true KR100986294B1 (ko) 2010-10-07

Family

ID=42086604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080073727A KR100986294B1 (ko) 2008-07-28 2008-07-28 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100986294B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103416108B (zh) * 2010-12-24 2016-11-02 Lg伊诺特有限公司 印刷电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183498A (ja) 1998-12-17 2000-06-30 Sumitomo Metal Electronics Devices Inc 半田バンプ形成方法
JP2003332372A (ja) 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の製造方法およびその装置
JP2007234660A (ja) 2006-02-27 2007-09-13 Kyocera Corp 配線基板および配線基板の製造方法
KR100850243B1 (ko) 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183498A (ja) 1998-12-17 2000-06-30 Sumitomo Metal Electronics Devices Inc 半田バンプ形成方法
JP2003332372A (ja) 2002-05-17 2003-11-21 Tamura Seisakusho Co Ltd 突起電極の製造方法およびその装置
JP2007234660A (ja) 2006-02-27 2007-09-13 Kyocera Corp 配線基板および配線基板の製造方法
KR100850243B1 (ko) 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20100012370A (ko) 2010-02-08

Similar Documents

Publication Publication Date Title
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US20060202331A1 (en) Conductive bump structure of circuit board and method for fabricating the same
US7382057B2 (en) Surface structure of flip chip substrate
US20120267779A1 (en) Semiconductor package
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
US20060252248A1 (en) Method for fabricating electrically connecting structure of circuit board
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US20080020602A1 (en) Electrically Connecting Terminal Structure of Circuit Board and Manufacturing Method Thereof
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2014045190A (ja) 印刷回路基板の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR100986294B1 (ko) 인쇄회로기판의 제조방법
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (ko) 패키지 및 그 제조방법
US20080251945A1 (en) Semiconductor package that has electronic component and its fabrication method
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP3961491B2 (ja) 半導体装置の製造方法,半導体装置およびそれを用いる液晶モジュール
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee