KR100850243B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100850243B1
KR100850243B1 KR1020070075185A KR20070075185A KR100850243B1 KR 100850243 B1 KR100850243 B1 KR 100850243B1 KR 1020070075185 A KR1020070075185 A KR 1020070075185A KR 20070075185 A KR20070075185 A KR 20070075185A KR 100850243 B1 KR100850243 B1 KR 100850243B1
Authority
KR
South Korea
Prior art keywords
pad
solder resist
printed circuit
circuit board
circuit pattern
Prior art date
Application number
KR1020070075185A
Other languages
English (en)
Inventor
조정우
이종진
조순진
이용덕
유기영
이우영
김진관
김종용
전동주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070075185A priority Critical patent/KR100850243B1/ko
Priority to TW096139751A priority patent/TW200906245A/zh
Priority to JP2007289687A priority patent/JP2009033084A/ja
Priority to CN2007101655871A priority patent/CN101355847B/zh
Priority to US12/007,687 priority patent/US20090027864A1/en
Application granted granted Critical
Publication of KR100850243B1 publication Critical patent/KR100850243B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 절연층과, 절연층의 표면에 형성되며 패드를 포함하는 회로패턴 및 패드의 일면 및 측면의 일부를 노출시키는 개구부가 형성되며, 회로패턴을 피복하는 솔더 레지스트를 포함하는 인쇄회로기판은, 패드와 솔더 레지스트의 접착면적을 확보하여 패드의 접착력을 강화할 수 있다. 또한, 전자부품과 인쇄회로기판 간의 접착력을 높이고, 열방출 특성을 높일 수 있다.
솔더, 패드, 솔더 레지스트, 기판

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
오늘날 전자산업의 발달에 따라 휴대폰, DMB(Digital Multimedia Broadcasting)을 비롯한 휴대용 전자제품의 소형화, 고기능화 되면서 전자부품 또한 초소형화, 고집적도화, 다기능화, 고성능화를 요구하고 있다. 또한, 이러한 전자부품의 고집적화에 따라 전자부품의 I/O(input/output)수가 증가되어 전자부품이 실장되는 인쇄회로기판의 패드수가 증가됨과 아울러 패드의 사이즈 축소와 인쇄회로기판의 회로패턴 역시 파인 피치(fine pitch)화가 요구된다.
이러한 I/O 수의 증가와 회로패턴의 파인 피치화는 회로 간의 단락, 오접속의 문제가 발생되는 요인이 된다. 특히 전자부품을 인쇄회로기판 상에 실장할 때 인쇄회로기판의 표면이 잔존하는 솔더에 노출되며, 이러한 솔더에 의해 원치 않는 접속 즉, 솔더 브릿지(solder bridge)을 유발할 수 있다. 따라서, 인쇄회로기판의 최외층에는 외력에 의한 파손 및 공기 중의 산화로부터 최외층의 회로패턴을 보호하고, 전자부품 실장 시 불필요한 부분에 솔더가 융착되는 현상을 방지하기 위한 솔더 레지스트가 피복된다. 솔더 레지스트는 인쇄회로기판 상에 전자부품의 실장을 위한 패드(land) 주변을 제외한 나머지 부분을 차폐하게 된다.
도 1은 종래 기술에 따른 인쇄회로기판의 패드 구조를 나타낸 평면도이고, 도 2는 도 1의 A-A'선을 따라 절단한 단면도이다. 도 1 및 도 2를 참조하면, 인쇄회로기판을 구성하는 절연층(102)의 표면에 패드(104)를 포함하는 회로패턴(106)이 형성되고 패드(104) 및 그 주변을 제외한 절연층의 표면과 회로패턴(106)은 솔더 레지스트(108)에 의해 피복된다.
솔더 레지스트(108)에는 개구부가 형성되며, 패드(104), 패드(104)와 연결되는 회로패턴(106)의 일부 및 패드(104)에 인접한 절연층(102)의 표면 일부가 개구부를 통해 외부에 노출된다. 이와 같이 패드(104)와 절연층(102)의 일부가 노출되는 구조를 NSMD(Non-solder mask defined) 구조라 하는데, 이러한 NSMD 구조는 패드(104)가 완전히 외부에 노출되므로 전자부품 실장 시 접속의 신뢰성이 높고 열방출 특성이 좋으나, 전자부품의 실장 전까지 절연층(102)의 일부 및 패드(104)가 완전히 외부환경에 노출되어 오염이 일어날 수 있으며, 패드(104)와 절연층(102)의 접착면적이 작아 패드(104)의 접착력이 약화될 수 있다.
특히, 최근의 회로패턴(106)의 미세화에 따라 패드(104)와 절연층(102)의 접착면적이 더욱 작아져 접착력이 부족하여 패드(104)가 절연층(102)으로부터 박리된다는 문제가 있다.
본 발명은 패드와 솔더 레지스트의 접착면적을 확보하여 패드의 접착력을 강화할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층과, 절연층의 표면에 형성되며 패드를 포함하는 회로패턴 및 상기 패드의 일면 및 측면의 일부를 노출시키는 개구부가 형성되며, 회로패턴을 피복하는 솔더 레지스트를 포함하는 인쇄회로기판이 제공된다.
솔더 레지스트는 내열성의 절연성 수지로 이루질 수 있다.
패드는 와이어 본딩 패드, 플립 칩 본딩 패드 및 솔더 볼 패드 중 적어도 어느 하나일 수 있다.
또한, 본 발명의 다른 측면에 따르면, 표면에 패드를 포함하는 회로패턴이 형성된 기판을 제공하는 단계, 기판에 솔더 레지스트를 도포하는 단계, 패드의 일면 및 측면의 일부가 노출되도록 솔더 레지스트에 개구부를 형성하는 단계 및 패드에 표면처리하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도포하는 단계는, 솔더 레지스트 잉크를 분무하여 코팅하는 단계 및 솔더 레지스트 잉크를 경화시키는 단계를 포함할 수 있다.
개구부를 형성하는 단계는, 레이저 드릴에 의해 수행될 수 있다.
레이저는 CO2 레이저 또는 YAG 레이저 중 적어도 어느 하나를 포함할 수 있다.
패드와 솔더 레지스트의 접착면적을 확보하여 패드의 접착력을 강화할 수 있다. 또한, 전자부품과 인쇄회로기판 간의 접착력을 높이고, 열방출 특성을 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 패드를 나타낸 평면도이고, 도 4는 도 3의 B-B'선을 따라 절단한 단면도이다. 도 3 및 도 4를 참조하면, 절연층(12), 패드(14), 일면(14a), 측면(14b), 회로패턴(16), 솔더 레지스트(18) 및 개구부(20)가 도시되어 있다.
본 실시예의 인쇄회로기판은 절연층(12), 절연층(12)의 표면에 형성되며 패드(14)를 포함하는 회로패턴(16) 및, 패드(14)의 일면(14a) 및 측면(14b)의 일부를 노출시키는 개구부(20)가 형성되며, 회로패턴(16)을 피복하는 솔더 레지스트(18)(solder resist)를 포함하여, 패드(14)와 솔더 레지스트(18)의 접착면적을 확보하여 패드(14)의 접착력을 강화할 수 있다. 또한, 전자부품과 인쇄회로기판 간의 접착력을 높이고, 열방출 특성을 높일 수 있다.
본 실시예에서는 전자부품이 플립 칩 본딩에 의해 접착되는 플립 칩 본딩 패드(14)나 솔더 볼이 부착되는 솔더 볼 패드(14)가 형성된 인쇄회로기판을 제시한다. 즉, 하나의 패드(14)에 대하여 패드(14)의 일면(14a)과 측면(14b)의 일부가 노출되도록 하나의 개구부(20)를 형성하는 형태이다.
절연층(12)의 표면에는 패드(14)를 포함하는 회로패턴(16)이 형성되며, 회로패턴(16)이 형성된 절연층(12)의 표면에는 솔더 레지스트(18)가 피복된다. 솔더 레지스트(18)에는 패드(14)의 일면(14a) 및 패드(14)의 측면(14b)의 일부를 노출시키는 개구부(20)가 형성된다. 이러한 개구부(20)는 패드(14)의 크기보다 크게 형성하여 전자부품 실장 시 전자부품의 I/O(input/output) 단자와의 접촉면적을 확대하여 접속의 신뢰성을 높일 수 있다. 또한, 패드(14)의 일면(14a) 및 측면(14b)의 일부가 외기에 노출되므로 열방출 특성을 높일 수 있다.
절연층(12)이 다층으로 적층된 다층인쇄회로기판의 최외층의 절연층(12)에 솔더 레지스트(18)를 피복하는 형태도 가능하다.
패드(14)는 인쇄회로기판에 실장되는 전자부품의 단자가 부착되는 곳으로 패드(14)를 제외한 부분은 솔더 레지스트(18)가 피복되어 외기환경으로부터 회로패턴(16)을 보호하게 된다.
패드(14)에는 패드(14)가 산화되는 것을 방지하고 실장되는 전자부품의 접속신뢰성 및 좋은 전도성을 부여하기 위해 표면처리가 이루어진다. 표면처리 방법으 로는 HASL(Hot Air Solder Leveling), 프리플럭스(Pre-flux) 코팅, 무전해 니켈/금도금, 무전해 팔라디움(Pd)도금, 무전해 은(Ag)도금, 무전해 주석 도금 등 당업자에게 자명한 다양한 방법이 이용될 수 있다.
솔더 레지스트(18)는 절연층(12) 및 회로패턴(16)을 외기로부터 보호하는 피막으로 전자부품 실장 시 불필요한 부분에 솔더가 융착되는 것을 방지한다.
최근 회로패턴(16)의 미세 피치화 및 전자부품의 I/O 수의 증가에 따라 회로패턴(16) 간의 단락 및 오접속의 문제가 발생할 수 있다. 이러한 불량을 방지하기 위해 전자부품의 실장되는 패드(14)를 제외한 영역에 솔더 레지스트(18)를 피복하여 외기로부터 회로패턴(16) 및 절연층(12)을 보호하게 된다. 그러나, 전자부품을 실장하기 위해서는 패드(14)가 오픈되어야 하며, 본 실시예에서는 솔더 레지스트(18)에 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 개구부(20)를 형성한다.
최근 전자부품의 고집적화에 따라 I/O수가 증가하고 있고 이에 따라 전자부품의 실장되는 인쇄회로기판에 패드(14) 수가 증가함과 아울러 그 사이즈 또한 축소되고 있다. 이와 같이 패드(14)의 사이즈가 축소된 상태에서 솔더 레지스트(18)가 오픈되면 패드(14)와 절연층(12)과의 접촉면적이 작아 패드(14)가 절연층(12)으로부터 박리되어 불량이 야기될 수 있다.
따라서, 도 3 및 도 4에 도시된 바와 같이, 솔더 레지스트(18)의 개구부(20)를 형성함에 있어 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 단차를 두어 개구부(20)를 형성함으로써 패드(14)의 타면은 절연층(12)과 면접촉을 이루 고, 패드(14)의 측면(14b)의 일부는 솔더 레지스트(18)와 면접촉을 이루도록 하여 접촉면적을 확대하여 패드(14)의 접착력을 향상할 수 있다.
한편, 개구부(20)는 패드(14)의 사이즈보다 크게 형성하여 패드(14)의 외기와의 접촉면적을 넓혀 열방출이 용이하게 할 수 있다.
패드(14)의 측면(14b)의 일부를 노출시키기 위한 개구부(20)의 솔더 레지스트(18)의 높이는 패드(14)와의 접착력을 고려하여 결정할 수 있다.
솔더 레지스트(18)는 내열성의 절연성 수지로 이루질 수 있다. 인쇄회로기판에 전자부품 실장 시 솔더의 용해온도에서도 충분히 견딜 수 있도록 내열성이 확보되어야 하고, 인접한 회로패턴(16) 간의 단락을 방지하기 위해 절연성의 수지로 이루어져야 한다.
도 5은 본 발명의 다른 실시예에 따른 인쇄회로기판의 패드(14)를 나타낸 평면도이고, 도 6은 도 5의 C-C'선을 따라 절단한 단면도이다. 도 5 및 도 6을 참조하면, 절연층(12), 패드(14), 일면(14a), 측면(14b), 회로패턴(16), 솔더 레지스트(18) 및 개구부(20)가 도시되어 있다.
본 실시예에서는 전자부품이 와이어 본딩에 의해 인쇄회로기판에 접착되는 와이어 본딩 패드(14)가 형성된 인쇄회로기판이 제시된다.
와이어 본딩 패드(14)가 연속적으로 형성되는 경우 솔더 레지스트(18)에 각 패드(14)마다 각 패드(14) 일면(14a) 및 측면(14b)의 일부가 노출되도록 단차를 두어 개구부(20)를 형성하는 것도 가능하나, 도 6에 도시된 바와 같이, 다수의 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 하나의 개구부(20)를 형성 하는 것도 가능하다. 즉, 패드(14)와 패드(14) 사이에 솔더 레지스트(18)를 제거하여 하나의 개구부(20)를 형성하는 것이다.
본 실시예에서는 도 4 및 도 5에 도시된 바와 같이, 두 개의 패드(14)에 대해서 각 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 하나의 개구부(20)가 형성된 형태를 제시하고 있다.
이외의 구성요소는 상술한 바와 같으므로 그 설명을 생략하기로 한다.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 흐름도이다. 도 8을 참조하면, 절연층(12), 패드(14), 일면(14a), 측면(14b), 회로패턴(16), 솔더 레지스트(18) 및 개구부(20)가 도시되어 있다.
본 실시예의 인쇄회로기판 제조방법은 표면에 패드(14)를 포함하는 회로패턴(16)이 형성된 기판을 제공하는 단계, 기판에 솔더 레지스트(18)를 도포하는 단계, 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 솔더 레지스트(18)에 개구부(20)를 형성하는 단계 및 패드(14)에 표면처리하는 단계를 포함하여, 패드(14)와 솔더 레지스트(18)의 접착면적을 확보하여 패드(14)의 접착력을 강화할 수 있다. 또한, 전자부품과 인쇄회로기판 간의 접착력을 높이고, 열방출 특성을 높일 수 있다.
본 실시예에 따른 인쇄회로기판의 제조방법은 먼저, 도 8의 (a)에 도시된 바와 같이, 표면에 패드(14)를 포함하는 회로패턴(16)이 형성된 기판을 제공한다(S100).
회로패턴(16)이 형성된 기판은 절연층(12)이 다층으로 적층된 다층인쇄회로기판일수 있다. 패드(14)는 회로패턴(16)의 일부로서 최외층의 절연층(12)에 형성되어 인쇄회로기판과 전자부품을 전기적으로 연결시킨다.
다음에, 도 8의 (b)에 도시된 바와 같이, 기판에 솔더 레지스트(18)를 도포한다(S200). 솔더 레지스트(18)는 절연층(12) 및 회로패턴(16)을 외기로부터 보호하는 피막으로 전자부품 실장 시 불필요한 부분에 솔더가 융착되는 것을 방지한다. 최근 회로패턴(16)의 미세 피치화 및 전자부품의 I/O 수의 증가에 따라 회로패턴(16) 간의 단락 및 오접속의 문제가 발생할 수 있다. 이러한 불량을 방지하기 위해 전자부품의 실장되는 패드(14)를 제외한 영역에 솔더 레지스트(18)를 피복하여 외기로부터 회로패턴(16) 및 절연층(12)을 보호하게 된다.
솔더 레지스트(18)를 기판에 도포하는 방법으로 스프레이 코팅법이 이용될 수 있다. 즉, 솔더 레지스트 잉크를 기판의 표면에 분무하여 기판을 솔더 레지스트 잉크로 코팅하는 것이다(S201). 솔더 레지스트(18)는 내열성의 절연성 수지로 이루어질 수 있으며, 스프레이로 솔더 레지스트 잉크를 분무하기 위해 낮은 점성을 갖는 것이 좋다. 한편, 이외에도 롤러 코팅법이나 커튼 코팅법에 의해 솔더 레지스트(18)를 기판에 도포할 수 있다. 롤러 코팅법은 롤러에 솔더 레지스트 잉크를 발라 롤러를 기판 상에 회전시키면서 솔러 레지스트를 형성하는 방법이다. 또한, 커튼 코팅법은 점도 낮은 솔더 레지스트 잉크를 슬릿(slit)을 통하여 내보내어 커튼 형태의 막을 만들고, 기판을 통과시켜 코팅하는 방식이다.
솔더 레지스트 잉크가 기판에 도포되면, 솔더 레지스트 잉크를 경화시킨 다(S202). 경화가 부족하면 후속의 공정에서 솔더 레지스트(18) 막이 들뜰 수 있으므로 적절한 접착력을 얻을 수 있도록 경화시킨다. 솔더 레지스트 잉크의 경화를 위해 열경화형, UV(ultraviolet) 경화형, 열-UV 복합 경화형의 솔더 레지스트 잉크가 사용될 수 있다.
다음에, 도 8의 (c)에 도시된 바와 같이, 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 솔더 레지스트(18)에 개구부(20)를 형성한다(S300). 최근 전자부품의 고집적화에 따라 I/O수가 증가하고 있고 이에 따라 전자부품의 실장되는 인쇄회로기판에 패드(14) 수가 증가함과 아울러 그 사이즈 또한 축소되고 있다. 이와 같이 패드(14)의 사이즈가 축소된 상태에서 솔더 레지스트(18)가 오픈되면 패드(14)와 절연층(12)과의 접촉면적이 작아 패드(14)가 절연층(12)으로부터 박리되어 불량이 야기될 수 있다.
따라서, 도 8의 (c) 도시된 바와 같이, 솔더 레지스트(18)의 개구부(20)를 형성함에 있어 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 단차를 두어 개구부(20)를 형성함으로써 패드(14)의 타면은 절연층(12)과 면접촉을 이루고, 패드(14)의 측면(14b)의 일부는 솔더 레지스트(18)와 면접촉을 이루도록 하여 접촉면적을 확대하여 패드(14)의 접착력을 향상할 수 있다.
또한, 개구부(20)는 패드(14)의 크기보다 크게 형성하여 패드(14)의 외기와의 접촉면적을 넓혀 열방출이 용이하게 할 수 있다.
패드(14)의 측면(14b)의 일부를 노출시키기 위한 개구부(20)의 솔더 레지스트(18)의 높이는 패드(14)와의 접착력을 고려하여 결정할 수 있다.
개구부(20)는 레이저 드릴에 의해 단차를 두어 형성할 수 있다. 이 경우 레이저는 CO2 레이저 또는 YAG 레이저 중 적어도 어느 하나를 이용할 수 있다. 즉, CO2 레이저나 YAG 레이저 하나만으로 개구부(20)을 가공하거나 CO2 레이저와 YAG 레이저를 병행하여 개구부(20)을 가공할 수 있다.
레이저 드릴에 의해 패드(14)를 가공하는 경우 가공되는 재질에 따라 드릴링의 정도가 달라 질 수 있다. 즉, 패드(14)를 이루는 금속층 및 솔더 레지스트(18)을 이루는 재질이 다르므로 사용되는 레이저의 가공정도가 상이할 수 있다. 예를 들면, YAG 레이저의 경우 구리(Cu)로 이루어진 금속층의 가공정도가 절연성 수지의 가공정도 보다 좋다고 알려져 있다. 따라서, YAG 레이저 드릴을 사용하여 패드(14)를 가공하는 경우 패드(14)를 이루는 금속층에 손상을 줄 수 있으므로 정밀한 조절이 필요하다. 또한, 두 종류의 레이저를 사용하여 레이저 드릴의 재질에 따른 가공정도를 고려하여 적절한 레이저 드릴을 선택하여 개구부(20)를 형성하도록 한다. 예를 들면, 1차적으로 YAG 레이저를 이용하여 패드(14)주변의 솔더 레지스트(18)를 가공하고, 나머지 부분을 CO2 레이저로 가공함으로써 보다 정밀한 개구부(20)를 형성하는 것도 가능하다.
개구부(20)의 형태는 하나의 패드(14)에 대하여 패드(14)의 일면(14a)과 측면(14b)의 일부가 노출되도록 하나의 개구부(20)를 형성하는 형태(예를 들면, 도 8의 (c)에 도시된 기판의 상면에 형성된 형태)와, 패드(14)가 연속적으로 형성되는 경우 다수의 패드(14)의 일면(14a) 및 측면(14b)의 일부가 노출되도록 하나의 개구 부(20)를 형성하는 형태(예를 들면, 도 8의 (c)에 도시된 기판의 하면에 형성된 형태)도 가능하다.
다음에, 도 8의 (d)에 도시된 바와 같이, 노출된 패드(14)에 표면처리를 한다(S400). 패드(14)는 인쇄회로기판에 실장되는 전자부품의 단자가 부착되는 곳으로 패드(14)를 제외한 부분은 솔더 레지스트(18)가 피복되어 외기환경으로부터 회로패턴(16)을 보호하게 된다.
패드(14)에는 패드(14)가 산화되는 것을 방지하고 실장되는 전자부품의 접속신뢰성 및 좋은 전도성을 부여하기 위해 표면처리가 이루어진다. 표면처리 방법으로는 HASL(Hot Air Solder Leveling), 프리플럭스(Pre-flux) 코팅, 무전해 니켈/금도금, 무전해 팔라디움(Pd)도금, 무전해 은(Ag)도금, 무전해 주석 도금 등 당업자에게 자명한 다양한 방법이 이용될 수 있다. 본 실시예에서는 패드(14)의 표면에 무전해 니켈/금도금(22)을 하여 표면처리한 형태를 제시한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 인쇄회로기판의 패드를 나타낸 평면도.
도 2는 도 1의 A-A'선을 따라 절단한 단면도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 패드를 나타낸 평면도.
도 4는 도 3의 B-B'선을 따라 절단한 단면도.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판의 패드를 나타낸 평면도.
도 6은 도 5의 C-C'선을 따라 절단한 단면도.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 순서도.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
12 : 절연층 14 : 패드
16 : 회로패턴 18 : 솔더 레지스트
20 : 개구부 22 : 니켈/금도금

Claims (7)

  1. 절연층과;
    상기 절연층의 표면에 형성되며, 패드를 포함하는 회로패턴; 및
    상기 패드의 일면 및 측면의 일부를 노출시키는 개구부가 형성되며, 상기 회로패턴을 피복하는 솔더 레지스트(solder resist)를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 솔더 레지스트는 내열성의 절연성 수지로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 패드는 와이어 본딩 패드, 플립 칩 본딩 패드 및 솔더 볼 패드 중 적어도 어느 하나인 것을 특징으로 하는 인쇄회로기판.
  4. 표면에 패드를 포함하는 회로패턴이 형성된 기판을 제공하는 단계;
    상기 기판에 솔더 레지스트를 도포하는 단계;
    상기 패드의 일면 및 측면의 일부가 노출되도록 상기 솔더 레지스트에 개구부를 형성하는 단계; 및
    상기 패드에 표면처리하는 단계를 포함하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 도포하는 단계는,
    솔더 레지스트 잉크를 분무하여 상기 기판을 코팅하는 단계; 및
    상기 솔더 레지스트 잉크를 경화시키는 단계를 포함하는 것을 포함하는 인쇄회로기판 제조방법.
  6. 제4항에 있어서,
    상기 개구부를 형성하는 단계는
    레이저 드릴에 의해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 레이저는 CO2 레이저 또는 YAG 레이저 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020070075185A 2007-07-26 2007-07-26 인쇄회로기판 및 그 제조방법 KR100850243B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070075185A KR100850243B1 (ko) 2007-07-26 2007-07-26 인쇄회로기판 및 그 제조방법
TW096139751A TW200906245A (en) 2007-07-26 2007-10-23 Printed circuit board and manufacturing method thereof
JP2007289687A JP2009033084A (ja) 2007-07-26 2007-11-07 印刷回路基板及びその製造方法
CN2007101655871A CN101355847B (zh) 2007-07-26 2007-11-19 印刷电路板及其制造方法
US12/007,687 US20090027864A1 (en) 2007-07-26 2008-01-14 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075185A KR100850243B1 (ko) 2007-07-26 2007-07-26 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100850243B1 true KR100850243B1 (ko) 2008-08-04

Family

ID=39881132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075185A KR100850243B1 (ko) 2007-07-26 2007-07-26 인쇄회로기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20090027864A1 (ko)
JP (1) JP2009033084A (ko)
KR (1) KR100850243B1 (ko)
CN (1) CN101355847B (ko)
TW (1) TW200906245A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986294B1 (ko) 2008-07-28 2010-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
KR101353126B1 (ko) 2011-10-11 2014-02-17 성균관대학교산학협력단 솔더 레지스트 조성물, 이를 이용한 솔더 레지스트 개구부를 포함하는 패키지용 기판 및 패키지용 기판의 제조방법
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411373B (zh) * 2007-05-25 2013-10-01 Princo Corp 多層基板金屬線路結構
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
JP5405749B2 (ja) * 2008-01-15 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
CN101911271B (zh) * 2008-01-17 2012-05-30 株式会社村田制作所 电子部件
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5426122B2 (ja) * 2008-08-21 2014-02-26 セイコーインスツル株式会社 回路基板
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN102339759B (zh) * 2011-10-24 2012-12-26 深南电路有限公司 一种倒装基板的植球方法
KR101603453B1 (ko) * 2012-08-24 2016-03-14 니혼도꾸슈도교 가부시키가이샤 배선기판
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
CN103079341B (zh) * 2012-12-24 2016-08-03 广东欧珀移动通信有限公司 Pcb板的防焊接短路的结构及具有该结构的pcb板
CN104007860B (zh) * 2013-02-22 2017-02-08 宸美（厦门）光电有限公司 触摸板结构及其制造方法
JP2015043406A (ja) 2013-04-25 2015-03-05 三菱製紙株式会社 プリント配線板
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
CN105210460B (zh) * 2013-05-22 2019-01-11 三菱制纸株式会社 布线基板的制造方法
KR20150057389A (ko) * 2013-11-19 2015-05-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6318638B2 (ja) * 2014-01-17 2018-05-09 富士通株式会社 プリント配線板および情報処理装置
JP6316609B2 (ja) * 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP6185880B2 (ja) * 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US9881858B2 (en) 2015-07-13 2018-01-30 Micron Technology, Inc. Solder bond site including an opening with discontinuous profile
US10412829B2 (en) * 2015-08-03 2019-09-10 Soko Kagaku Co., Ltd. Nitride semiconductor light-emitting element base and manufacturing method thereof
CN208128658U (zh) * 2015-10-13 2018-11-20 株式会社村田制作所 树脂基板、部件安装树脂基板
US9974181B2 (en) * 2016-03-24 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with external shield and back-spill barrier for protecting contact pads
TWI576030B (zh) * 2016-06-24 2017-03-21 南亞電路板股份有限公司 印刷電路板及其製作方法
TWI645760B (zh) * 2017-10-27 2018-12-21 南亞電路板股份有限公司 電路板及其製造方法
US11551939B2 (en) * 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads
CN112918053A (zh) * 2021-02-05 2021-06-08 河南环宇昌电子科技有限公司 一种丝印的压合工艺用缓冲垫及其使用方法
CN112738987B (zh) * 2021-04-02 2021-06-18 成都齐碳科技有限公司 印制电路板及其制备方法、芯片及电子设备
CN113573502A (zh) * 2021-07-28 2021-10-29 深圳市安元达电子有限公司 一种pcb或fpc精密焊盘制作方法
KR20230077967A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038420A (ko) 1997-11-05 1999-06-05 윤종용 인쇄회로기판의 랜드패턴
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
KR20060062903A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6462375A (en) * 1987-09-02 1989-03-08 Arakawa Chem Ind Liquid photosolder resist ink composition of alkali development type
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
WO1999003316A1 (fr) * 1997-07-08 1999-01-21 Ibiden Co., Ltd. Carte a circuits imprimes et procede de fabrication de ladite carte
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
CN1997261B (zh) * 2006-01-05 2010-08-18 矽品精密工业股份有限公司 电子载板及其构装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038420A (ko) 1997-11-05 1999-06-05 윤종용 인쇄회로기판의 랜드패턴
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
KR20060062903A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986294B1 (ko) 2008-07-28 2010-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
KR101353126B1 (ko) 2011-10-11 2014-02-17 성균관대학교산학협력단 솔더 레지스트 조성물, 이를 이용한 솔더 레지스트 개구부를 포함하는 패키지용 기판 및 패키지용 기판의 제조방법
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
CN101355847B (zh) 2011-05-04
TW200906245A (en) 2009-02-01
CN101355847A (zh) 2009-01-28
JP2009033084A (ja) 2009-02-12
US20090027864A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
KR100850243B1 (ko) 인쇄회로기판 및 그 제조방법
US10034368B2 (en) Flying tail type rigid-flexible printed circuit board
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP4162583B2 (ja) プリント配線板および半導体装置
EP1722616A2 (en) Technique for defining a wettable solder joint area for an electronic assembly substrate
US20070114674A1 (en) Hybrid solder pad
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP3856414B2 (ja) プリント配線基板の製造方法及びプリント配線基板
TW201315304A (zh) 印刷電路板及其製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
KR20160149613A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US6896173B2 (en) Method of fabricating circuit substrate
JP2014045190A (ja) 印刷回路基板の製造方法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN204481016U (zh) 集成电路封装基板
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
KR100997803B1 (ko) 인쇄회로기판 제조방법
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
JP2007300038A (ja) 電子部品実装体とその製造方法
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
US20090097220A1 (en) Printed circuit board
KR100986294B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12