KR102380834B1

KR102380834B1 - 인쇄회로기판, 반도체 패키지 및 이들의 제조방법

Info

Publication number: KR102380834B1
Application number: KR1020150001191A
Authority: KR
Inventors: 서일종; 이성욱; 고영관; 백용호; 최재훈
Original assignee: 삼성전기주식회사
Priority date: 2015-01-06
Filing date: 2015-01-06
Publication date: 2022-03-31
Also published as: KR20160084666A

Abstract

인쇄회로기판, 반도체 패키지 및 이들의 제조방법이 개시된다.

Description

인쇄회로기판, 반도체 패키지 및 이들의 제조방법 {Printed circuit board, semiconductor package and method of manufacturing the same}

인쇄회로기판, 반도체 패키지 및 이들의 제조방법에 관한 것이다.

열압착 플립칩(Thermo-compression Flip-chip,TCFC)은 반도체 칩과 기판의 접속(Interconnection)이 기존 리플로우 방식이 아닌 열압착 방식에 의하여 형성된다.

미국 공개특허 제 2005/0110163 호

일 측면은 고밀도 회로 구현이 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

다른 측면은 신뢰성이 향상된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

또 다른 측면은 소자와 인쇄회로기판의 어셈블리 시 미세 피치 대응이 가능한 반도체 패키지 및 그 제조방법을 제공하는 것이다.

또 다른 측면은 소자와 인쇄회로기판의 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것이다.

일 실시예에 따른 인쇄회로기판은 절연층에 매립된 매립패드와, 상기 매립패드의 상면을 노출하는 홈부가 형성되도록 상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 형성된 돌출형 범프패드를 포함한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 2는 도 1의 돌출형 범프패드 구조를 예시한 평면도 및 단면도이다.
도 3은 도 1의 돌출형 범프패드의 또 다른 구조를 예시한 평면도 및 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
도 6 내지 도 18은 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 공정순으로 도시한 공정 단면도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시예들로부터 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

인쇄회로기판

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.

도 1을 참조하면, 상기 인쇄회로기판은 절연층(210)의 상면에 매립된 매립패드(113)를 포함하는 매립패턴(111, 115)과, 상기 매립패드(113)의 외주부를 둘러싸면서 형성되는 홈부(141)의 경계가 되는 돌출형 범프패드(140)를 포함한다.

여기서, 상기 돌출형 범프패드(140)의 하면 중 내측은 상기 매립패드(113)에 접하여 외주부를 둘러싸며, 나머지 타측은 절연층(210) 상에 형성된다.

도 2 및 도 3은 도 1의 돌출형 범프패드(140)의 구조를 예시한 평면도 및 단면도이다.

도 2를 참조하면, 상기 돌출형 범프패드(140) 하면의 폭 중 약 1/2 정도가 매립패드(113)의 상면에 접하여 겹쳐진다.

다만, 상기와 같은 수치에 한정되는 것은 아니며, 돌출형 범프패드(140)와 매립패드(113)가 서로 연결되어 단락이 발생되지 않을 정도로 겹쳐지는 것이라면 무방하다.

본 도면에서는 매립패드(113)의 단면이 타원형을 갖는 경우를 나타내었다.

상기 돌출형 범프패드(140)의 하면 중 내측이 상기 매립패드(113)의 외주부에 접하고 외측이 절연층(210)의 상면에 접함으로써 타원형의 홈부(141)를 형성한다.

도 3을 참조하면, 돌출형 범프패드(140) 하면의 폭 중 약 1/2 정도가 원형의 매립패드(113)의 상면에 접하여 겹쳐진다.

상기 돌출형 범프패드(140)의 하면 중 내측이 상기 매립패드(113)의 외주부에 접하고 외측이 절연층(210)의 상면에 접함으로써 원형의 홈부(141)를 형성한다.

본 실시예에 따르면, 상기와 같이, 홈부를 갖는 돌출형 범프패드를 형성함으로써 추후 소자와의 어셈블리 시 솔더볼과 같은 외부접속단자가 돌출형 범프패드에 의해 경계가 구분되는 홈부 내에 수용되도록 한다.

즉, 돌출형 범프패드가 베리어 역할을 하여 외부접속단자가 인접 패턴 영역으로 퍼지는 것을 방지할 수 있다.

이에 따라, 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있고, 나아가, 미세 피치 대응이 가능한 고밀도 회로 구현이 가능하다.

상기 인쇄회로기판은 또한 빌드업 회로층(120)과 빌드업 절연층(220)을 포함하는 하나 이상의 빌드업층을 포함한다.

상기 인쇄회로기판은 또한 최외층에 패드를 포함하는 외층 회로패턴(130)을 갖는다.

상기 절연층(210)의 상면에는 소자 실장부를 제외한 영역에 제1솔더레지스트층(250a)이 형성된다.

또한, 상기 최외층의 빌드업 절연층(220)에는 패드를 노출시키는 개구부(251)를 갖는 제2솔더레지스트층(250b)이 형성된다.

상기 절연층(210) 및 빌드업 절연층(220)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 절연 수지라면 특별히 한정되지 않는다.

본 실시예에 따르면, 상기 절연층(210) 및 빌드업 절연층(220)은 통상의 코어리스 기판에 적용되는 수지로서, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 매립패턴(111, 113, 115), 빌드업 회로층(120) 및 외층 회로패턴(130)을 포함하는 회로층은 통상의 회로용 금속으로서, 구리 또는 알루미늄 등의 금속으로 형성된다.

상기 회로층은 비아를 포함하는 개념이다.

상기 솔더레지스트층(250a, 250b)은 액상 또는 필름 타입이 적용 가능하다.

상기 솔더레지스트층(250a, 250b)은 최외층의 회로패턴을 보호하고, 전기적 절연을 위해 형성된다.

또한, 상기 솔더레지스트층의 개구부를 통해서 노출된 패드 상에는 표면처리층이 선택적으로 추가 형성될 수 있다.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.

이와 같은 과정을 통해서 형성된 패드는 적용목적에 따라 와이어본딩용 패드 또는 범프용 패드로 사용되거나 또는 솔더볼과 같은 외부접속 단자를 장착하기 위한 솔더볼링용 패드로 사용될 수 있다.

반도체 패키지

도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.

도 4를 참조하면, 상기 반도체 패키지는 절연층(210)의 상면에 매립된 매립패드(113)를 갖는 회로층과, 상기 매립패드(113)의 외주부를 둘러싸면서 형성되는 홈부(141)의 경계가 되는 돌출형 범프패드(140)를 포함하는 인쇄회로기판과, 상기 홈부(141)에 수용된 외부접속단자(550)를 매개로 상기 인쇄회로기판 상에 탑재된 소자(500)를 포함한다.

상기 소자(500)는 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함하며, 통상 인쇄회로기판 상에 실장되거나 내부에 내장될 수 있는 전자 소자들이라면 특별한 제한 없이 적용 가능하다.

상기 소자(500)는 금속 필러 범프(510; metal pillar bump)를 가지며, 상기 인쇄회로기판의 돌출 범프패드(140)와 외부접속단자(550)를 매개로 접합된다.

상기 외부접속단자(550)는 통상의 솔더볼일 수 있다.

인쇄회로기판/반도체 패키지의 제조방법

도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 나타낸 순서도이고, 도 6 내지 도 18은 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 공정순으로 도시한 공정 단면도이다.

도 5를 참조하면, 상기 제조방법은 캐리어 부재를 준비하는 단계(S100)와, 매립패드를 갖는 회로층을 형성하는 단계(S200)와, 빌드업층을 형성하는 단계(S300)와, 캐리어 부재를 제거하는 단계(S400)와, 돌출형 범프패드를 형성하는 단계(S500)와, 소자를 실장하는 단계(S600)를 포함한다.

이하, 도 6 내지 도 18에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.

우선, 도 6을 참조하면, 캐리어 코어(1001)와 그 일면 또는 양면에 순차적으로 형성된 제1금속층(1002)과 제2금속층(1003)을 포함하는 캐리어 부재를 준비한다.

상기 캐리어 코어(1001)는 절연층 및/또는 회로층 등을 형성할 때 이를 지지하기 위한 것으로서, 절연 재질 또는 금속 재질로 형성될 수 있다.

상기 제1금속층(1002)은 구리로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.

상기 제2금속층(1003)은 시드층의 기능을 할 수 있으며, 구리로 형성될 수 있다.

다만, 상술한 캐리어 부재는 하나의 경우를 예시한 것으로서, 상기 캐리어 부재는 회로 기판 분야에서 지지 기판으로 사용되며 추후 디태치(detach) 또는 제거될 수 있는 것이라면 본 발명에서 특별한 제한 없이 사용 가능하다.

다음, 도 7을 참조하면, 상기 캐리어 부재 상에 소정의 제1개구부(1011)를 갖는 제1레지스트 패턴(1010)을 형성한다.

구체적으로, 도금레지스트를 캐리어 부재 상에 도포한 후, 통상의 노광 및 현상 공정을 통해서 매립패드를 포함하는 매립패턴 형성용 제1개구부(1011)를 형성한다.

다음, 도 8을 참조하면, 도금 공정을 통해서 상기 제1개구부(1011)에 매립패드(113)를 포함하는 매립패턴(111, 115)을 형성한다.

상기 도금 공정은 예를 들어, 전해 도금을 통해서 수행될 수 있으며, 구리 도금을 통해 진행될 수 있다.

다음, 도 9를 참조하면, 레지스트 패턴(1010)을 제거한다.

다음, 도 10을 참조하면, 상기 매립패턴(110, 111, 113, 115)을 커버하도록 상기 캐리어 부재 상에 절연층(210)을 형성한다.

다음, 도 11을 참조하면, 상기 절연층 상에 빌드업 회로층(120)과 빌드업 절연층(220)을 포함하는 하나 이상의 빌드업층을 형성한 후, 외층 회로패턴 형성용 도금패턴(130b)을 형성한다.

구체적으로, 상기 빌드업층 중 최외층 빌드업 절연층(220)에 레이저 가공을 통해서 층간 접속을 위한 비아홀을 형성하고, 통상의 SAP(semi additive process)에 따라 상기 비아홀을 포함하여 상기 빌드업 절연층(220) 상에 시드층(130a)을 형성한 후, 상기 시드층(130a) 상에 외층 회로패턴 형성용 도금패턴(130b)을 형성한다.

다음, 도 12를 참조하면, 상기 캐리어 부재의 캐리어 코어(1001)와 제1금속층(1002)을 디태치하여 제거한다.

상기 캐리어 부재의 캐리어 코어(1001)와 제1금속층(1002)의 제거과정은 특별히 한정되지 않고 실제 사용된 캐리어 부재의 구성에 따라 다양한 방법으로 수행될 수 있다.

다음, 도 13을 참조하면, 상기 캐리어 부재의 제2금속층(1003) 상에 매립패드(113)의 외주부와 상기 절연층(210)의 상면에 걸쳐지는 돌출형 범프패드 형성용 제2개구부(1021)를 갖는 제2레지스트 패턴(1020)을 형성한다.

여기서, 상기 외층 회로패턴 형성용 도금패턴(130b)이 형성된 시드층(130a) 상에도 제2레지스트 패턴(1020)을 전면 커버하여 도금 레지스트로서 적용한다.

다음, 도 14를 참조하면, 상기 제2개구부(1021)에 범프패드 형성용 도금층(140b)을 형성한다.

상기 도금층은 예를 들어, 전해 도금층으로 구성될 수 있다.

다음, 도 15를 참조하면, 상기 제2레지스트 패턴(1020)을 제거한다.

다음, 도 16을 참조하면, 통상의 플레시 에칭 공정을 통해서 상기 도금층(140b)이 형성되지 않은 영역의 제2금속층(1003)을 제거하여 상기 매립패드(113)의 외주부를 둘러싸는 돌출형 범프패드(140) 및 상기 돌출형 범프패드(140)에 의해 경계가 형성되는 홈부(141)를 형성한다.

또한, 통상의 플레시 에칭 공정을 통해서 상기 도금패턴(130b)이 형성되지 않은 영역의 시드층(130a)을 제거하여 패드를 포함하는 외층 회로패턴(130)을 형성한다.

다음, 도 17을 참조하면, 양면의 최외층 상에 보호층으로서, 통상의 액상 또는 필름 타입의 솔더레지스트층(250a, 250b)을 형성한다.

상기 솔더레지스트층은 최외층의 회로패턴을 보호하고, 전기적 절연을 위해 형성되는 것으로서, 외부 제품과 접속되는 최외층의 패드를 노출시키기 위해 개구부가 형성된다.

본 실시예에 따르면, 상기 절연층(210) 상면에는 소자 실장부를 제외한 영역에 제1솔더레지스트층(250a)을 형성하고, 상기 최외층 빌드업 절연층(220) 상에 상기 외층 회로패턴(130) 중 패드를 노출시키는 제2솔더레지스트층(250b)을 형성한다.

한편, 상기 솔더레지스트층의 개구부를 통해서 노출된 패드 상에는 표면처리층이 선택적으로 추가 형성될 수 있다.

다음, 도 18을 참조하면, 상기와 같이 형성된 인쇄회로기판의 홈부(141)에 수용된 통상의 솔더볼과 같은 외부접속단자(550)를 매개로 상기 인쇄회로기판 상에 소자(500)를 탑재한다.

상기 소자(500)는 금속 필러 범프(510)를 가지며, 상기 인쇄회로기판의 돌출 범프패드(140)와 외부접속단자(550)를 매개로 접합된다.

상기 접합공정은 예를 들어, NCP(Non Conductive Paste)를 홈부(141)에 적용하고 열압착으로 소자와 기판을 결합함으로써 이루어질 수 있다. 상기와 같은 열압착에 의한 접합은 기존 리플로우 접속 방식 대비 낮은 유전상수의 소자 적용 시 열적 손상이 적어 신뢰성이 향상된다. 또한, 페리페럴 범프 패드(Peripheral bump pad) 방식으로 고밀도 회로 대응이 가능하다.

한편, 본 실시예에서는 상기와 같은 접합공정 외에 리플로우에 의한 접합 역시 적용 가능하다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

110: 매립패턴
113: 매립패드
120: 빌드업 회로층
130: 외층 회로패턴
140: 돌출형 범프패드
141: 홈부
210: 절연층
220: 빌드업 절연층
250a, 250b: 솔더레지스트층
500: 소자
550: 외부접속단자

Claims

절연층에 매립되고, 양 측면, 일면 및 상기 일면과 마주하는 타면을 가지는 매립패드; 및
상기 절연층의 일면에 배치된 금속층; 및
상기 금속층의 상면에 형성되어 상기 매립패드의 일면의 적어도 일부를 노출하는 홈부가 형성되도록 상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 형성된 돌출형 범프패드;
를 포함하며,
상기 금속층은 상기 돌출형 범프패드보다 두께가 얇은, 인쇄회로기판.
청구항 1에 있어서,
상기 돌출형 범프패드의 하면 중 내측은 상기 금속층을 통해 상기 매립패드에 접하여 외주부를 둘러싸며, 나머지 타측은 절연층 상에 형성된 금속층의 상면에 형성되는 인쇄회로기판.
절연층의 상면에 매립된 매립패드를 갖는 회로층; 및
상기 절연층의 일면에 배치된 금속층; 및
상기 금속층의 상면에 형성되어 상기 매립패드의 외주부를 둘러싸면서 형성되며 홈부의 경계가 되는 돌출형 범프패드;
를 포함하며,
상기 금속층은 상기 돌출형 범프패드보다 두께가 얇은, 인쇄회로기판.
청구항 3에 있어서,
상기 돌출형 범프패드의 외측은 상기 금속층을 통해 상기 절연층의 상면에 접하는 인쇄회로기판.
청구항 3에 있어서,
상기 돌출형 범프패드 하면의 폭 중 1/2 이상은 상기 금속층을 통해 상기 매립패드의 상면에 접하는 인쇄회로기판.
청구항 3에 있어서,
상기 회로층은 상기 절연층의 상면에 매립된 매립패턴을 포함하는 인쇄회로기판.
청구항 3에 있어서,
상기 회로층은 상기 절연층의 하면 상에 형성된 외층 회로패턴을 포함하는 인쇄회로기판.
청구항 3에 있어서,
상기 절연층 상면에 형성되며, 소자 실장부를 제외한 영역에 형성된 제1솔더레지스트층을 더욱 포함하는 인쇄회로기판.
청구항 7에 있어서,
상기 절연층의 하면에 형성되며, 상기 외층 회로패턴 중 패드를 노출시키는 개구부를 갖는 제2솔더레지스트층을 더욱 포함하는 인쇄회로기판.
절연층의 상면에 매립된 매립패드를 갖는 회로층과, 상기 절연층의 일면의 일부에 배치된 금속층과, 상기 금속층의 상면에 배치되어 상기 매립패드의 외주부를 둘러싸면서 형성되며 홈부의 경계가 되는 돌출형 범프패드를 포함하며,
상기 금속층은 상기 돌출형 범프패드보다 두께가 얇은, 인쇄회로기판; 및
상기 홈부에 수용된 외부접속단자를 매개로 상기 인쇄회로기판 상에 탑재된 소자;
를 포함하는 반도체 패키지.
청구항 10에 있어서,
상기 돌출형 범프패드의 외측은 상기 금속층을 통하여 상기 절연층의 상면에 접하는 반도체 패키지.
절연층의 상면에 매립된 매립패드를 갖는 회로층이 형성된 기판을 준비하는 단계; 및
상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 돌출형 범프패드를 형성하여 상기 매립패드의 상면을 노출시키는 홈부를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 12에 있어서,
상기 기판을 준비하는 단계는:
캐리어 부재 상에 매립패턴 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
도금 공정을 통해서 상기 개구부에 매립패드를 포함하는 회로층을 형성하는 단계;
상기 레지스트 패턴을 제거하고 절연층을 적층하는 단계;
상기 절연층 상에 외층 회로패턴을 형성하는 단계; 및
상기 외층 회로패턴이 형성된 적층체로부터 캐리어 부재를 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 12에 있어서,
상기 홈부를 형성하는 단계는:
상기 절연층 상에 상기 매립패드의 외주부에 걸쳐 상기 절연층의 상면을 노출시키는 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 개구부에 도금층을 형성하여 홈부의 경계가 되는 돌출형 범프패드를 형성하는 단계; 및
상기 레지스트 패턴을 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
청구항 12에 있어서,
상기 절연층의 상면에 소자 실장부를 제외한 영역에 제1솔더레지스트층을 형성하는 단계를 더욱 포함하는 인쇄회로기판의 제조방법.
캐리어 금속층과 캐리어 코어를 갖는 캐리어 부재를 준비하는 단계;
상기 캐리어 부재의 캐리어 금속층 상에 매립패드를 포함하는 매립패턴 형성용 제1개구부를 갖는 제1레지스트 패턴을 형성하는 단계;
상기 제1개구부에 도금 공정을 통해서 매립패드를 포함하는 매립패턴을 형성하는 단계;
상기 제1레지스트 패턴을 제거하고 상기 매립패턴을 커버하도록 절연층을 형성하는 단계;
상기 절연층 상에 빌드업 회로층과 빌드업 절연층을 포함하는 하나 이상의 빌드업층을 형성하는 단계;
상기 빌드업층의 최외층 절연층에 층간 접속을 위한 비아홀을 형성하는 단계:
상기 비아홀을 포함하여 상기 최외층 절연층 상에 시드층을 형성하는 단계;
상기 시드층 상에 외층 회로패턴 형성용 도금패턴을 형성하는 단계;
상기 캐리어 코어를 제거하는 단계;
상기 캐리어 금속층 상에 상기 매립패드의 외주부와 상기 절연층의 상면에 걸쳐지는 돌출형 범프패드 형성용 제2개구부를 갖는 제2레지스트 패턴을 형성하는 단계;
상기 제2개구부에 범프패드 형성용 도금층을 형성하는 단계;
상기 제2레지스트 패턴을 제거하는 단계;
상기 도금층이 형성되지 않은 영역의 캐리어 금속층을 제거하여 상기 매립패드의 외주부를 둘러싸는 돌출형 범프패드를 형성하는 단계;
상기 도금패턴이 형성되지 않은 영역의 시드층을 제거하여 패드를 포함하는 외층 회로패턴을 형성하는 단계;
상기 절연층 상면에, 소자 실장부를 제외한 영역에 제1솔더레지스트층을 형성하는 단계; 및
상기 최외층 빌드업 절연층 상에 상기 외층 회로패턴 중 패드를 노출시키는 제2솔더레지스트층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
절연층의 상면에 매립된 매립패드를 갖는 회로층이 형성된 인쇄회로기판을 준비하는 단계; 및
상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 돌출형 범프패드를 형성하여 상기 매립패드의 상면을 노출시키는 홈부를 형성하는 단계; 및
상기 홈부에 수용된 외부접속단자를 매개로 상기 인쇄회로기판 상에 소자를 탑재하는 단계;
를 포함하는 반도체 패키지의 제조방법.