KR102231101B1 - 소자 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
보다 구체적으로, 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판은 절연층의 일면에 형성된 제1 회로층 및 타면에 형성된 제2 회로층을 포함하는 기판 및 전극부를 가지며, 상기 기판의 절연층에 매립된 소자를 포함하고, 상기 소자의 전극부는 제1 회로층과 접촉된다
.

Description

소자 내장형 인쇄회로기판 및 그 제조방법 {ELEMENT EMBEDDED PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

휴대폰을 비롯한 IT 분야의 전자기기들이 다기능이 요구됨과 아울러 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 반도체 칩, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.

상기 요구를 충족하기 위해서는 회로의 고밀도화 기술과 소자를 매립 (Embedded)하는 기술이 중요하게 여겨지고 있는데, 현재 일반적인 공법으로 적용되고 있는 세미 어디티브 프로세스(Semi Addictive Process, SAP)로는 미세회로를 구현하는데는 한계가 있다.

현재는 동박적층판(Copper Clad Laminate, CCL)을 코어 (Core)로 이용하여 상기 코어에 캐비티 (Cavity)를 형성한 후, 상기 캐비티에 소자를 매립하고 있다. 하지만, 코어에 형성된 캐비티와 소자의 두께가 각기 불일치하여 상기 소자와 전기적으로 연결하기 위한 별도의 층이 요구될 수도 있다.

일반적인 부품 내장 기판은 통상적으로 기판의 절연층에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다. 이 후에 캐비티 내부와 전자부품이 삽입된 절연층 상에 프리프레그 등의 접착성 수지를 도포한다. 이와 같이 접착성 수지를 도포하여 전자부품이 고정됨과 아울러 절연층을 형성하도록 한다.

특허문헌 1: 미국 등록특허 제7886433호

본 발명의 일 측면은 불필요한 회로층을 생략하여 두께를 감소시킨 얇은 소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.

본 발명의 다른 측면은 소자와 전극회로의 전기적인 연결을 위한 별도의 비아를 형성하지 않고, 소자와 회로층의 직접연결이 가능한 소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.

본 발명의 또 다른 측면은 평탄한 금속층 상에 접착성 물질을 형성함에 있어, 회로층의 두께보다 얇게 형성할 수 있는 소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.

본 발명의 또 다른 측면은 소자의 표면에 형성된 접착제의 퍼짐 방지를 위해, 회로패턴이 상기 소자의 주변을 둘러싸도록 형성된 소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.

본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판은 절연층의 일면에 형성된 제1 회로층 및 타면에 형성된 제2 회로층을 포함하는 기판과, 전극부를 가지며, 상기 기판의 절연층에 매립된 소자를 포함하고, 여기서, 상기 소자의 전극부는 상기 제1 회로층과 접촉된다.

또한, 상기 인쇄회로기판에서, 상기 제1 회로층은 상기 절연층의 내측에 형성된 매립패턴 및 상기 절연층의 외측에 형성된 돌출패턴을 포함하고 상기 매립패턴은 상기 소자의 외주에 형성된 회로패턴을 포함하는 회로패턴을 포함한다.

또한, 상기 인쇄회로기판은 상기 소자의 전극부 및 상기 돌출패턴 사이에 개재된 전도성 접착제층을 더욱 포함한다.

본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판에서, 상기 소자는 상기 제1 회로층이 형성되어 있는 외측 표면에 형성된 비 전도성 접착제층을 더욱 포함한다.

또한, 상기 소자의 전극부 및 제2 회로층 사이에는 전기적인 접속을 위해 마이크로 비아가 형성되고, 상기 제1 회로층 및 제2 회로층 사이에는 전기적인 접속을 위해 관통 비아가 형성된다.

본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법은 일면 또는 양면에 소자 실장부와 회로부를 갖는 캐리어 부재를 준비하는 단계와, 상기 캐리어 부재의 회로부에 제1 회로패턴을 형성하는 단계와, 상기 캐리어 부재의 소자 실장부에 전극부를 갖는 소자를 실장하는 단계와, 상기 소자가 실장된 캐리어 부재 상에 절연층을 적층하여 적층체를 형성하는 단계와, 상기 캐리어 부재로부터 적층체를 분리하는 단계, 및 상기 적층체의 일면에 상기 소자의 전극부와 접촉하는 제2 회로패턴을 포함하는 제1 회로층을 형성하고, 타면에 제2 회로층을 형성하는 단계를 포함한다.

상기 제조방법에서, 상기 소자를 실장하는 단계에서, 상기 소자를 실장하기 전에 상기 캐리어 부재 상에 상기 소자의 전극부가 접촉될 영역에 전도성 접착제층을 형성하는 단계를 더욱 포함한다.

본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법에서, 상기 소자를 실장하는 단계에서, 상기 소자를 실장하기 전에 상기 캐리어 부재 상에 상기 소자가 실장되어 접촉될 영역에 비 전도성 접착제층을 형성하는 단계를 더욱 포함한다.

상기 제조방법에서, 상기 소자가 실장된 캐리어 부재 상에 적층되는 절연층은 상기 소자를 수용하기 위한 캐비티가 형성된다.

상기 제조방법에서, 상기 제1 회로패턴은 상기 소자의 외주에 형성된 회로패턴을 포함하는 회로패턴을 포함한다.

상기 제조방법에서, 상기 제1 회로층 및 제2 회로층을 형성하는 단계는, 상기 소자의 전극부 및 제2 회로층 사이에 전기적인 접속을 위한 복수의 마이크로 비아와 상기 제1 회로층 및 제2 회로층 사이에 전기적인 접속을 위한 관통 비아를 형성하는 단계를 더욱 포함한다.

도 1은 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판을 예시한 단면도;
도 2는 본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판을 예시한 단면도;
도 3은 본 발명의 일 실시 예에 따른 인쇄회로기판의 소자의 외주에 형성된 매립패턴의 다양한 형태를 예시한 평면도;
도 4는 본 발명의 일 실시 예에 따른 인쇄회로기판의 소자 전극부에 전도성 접착물질이 도포된 다양한 형태를 예시한 평면도;
도 5 내지 21은 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법을 설명하기 위하여 예시한 공정흐름도; 및
도 22 내지 32는 본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법을 설명하기 위하여 예시한 공정흐름도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.

소자 내장형 인쇄회로기판

도 1은 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판을 예시한 단면도이고, 도 2는 본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판을 예시한 단면도이다.

도 1을 참조하면, 상기 인쇄회로기판(100)은 절연층(40)의 일면에 형성된 제1 회로층(20) 및 타면에 형성된 제2 회로층(30)을 포함하는 기판 및 전극부를 가지며, 상기 기판의 절연층(40)에 매립된 소자(90)를 포함한다.

여기서, 상기 소자(90)의 전극부는 상기 제1 회로층(20)과 접촉된다. 이를 통해, 상기 인쇄회로기판(100)은 상기 소자(90)와 제1 회로층(20)을 연결시켜 주는 별도의 회로층을 형성하지 않고, 직접적으로 연결하여 두께를 박판화할 수 있다.

또한, 상기 소자(90)의 전극부와 제1 회로층(20)을 직접적으로 연결하면, 상기 별도의 회로층, 예를 들어 비아(26)와 같은 회로층으로 상기 소자(90)의 전극부와 제1 회로층(20)을 연결할 경우보다 접촉면적이 넓으므로 신뢰성이 향상될 수 있다.

상기 절연층(40)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 절연 수지라면 특별히 한정되지 않으며, 에폭시(Epoxy) 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지, 또는 이들에 유리섬유 또는 무기충전재와 같은 보강재가 함침된 수지, 예를 들어 프리프레그(Prepreg)가 사용될 수 있고, 또한 광에 의해 경화될 수 있는 광경화성 수지 등이 사용될 수 있다. 예를 들어, 상기 절연층(40)은 프리프레그, ABF(Ajinomoto Build-up Film), 또는 FR-4, BT(Bismaleimide Triazine) 등의 수지로 형성될 수 있다.

상기 소자(90)는 특별히 한정되지는 않지만, 수동소자(90)일 수 있으며, 구체적으로 적층 세라믹 콘덴서(Multi Layer Ceramic Capacitor, MLCC)를 적용할 수 있다.

상기 인쇄회로기판(100)의 절연층(40)의 일면에 형성된 제1 회로층(20)은 상기 절연층(40)의 내측에 형성된 매립패턴(19) 및 상기 절연층(40)의 외측에 형성된 돌출패턴(18)을 포함한다. 또한, 상기 돌출패턴(18)은 상기 소자(90)의 전극부와 직접적으로 연결되어 있으며, 상기 매립패턴(19)과 상기 소자(90)를 전기적으로 연결시켜 줄 수 있다.

상기 소자(90)는 통상의 접착물질에 의해 상기 인쇄회로기판(100) 내에 장착될 수 있다. 상기 접착물질은 전도성 수지 또는 비 전도성 수지로 형성될 수 있는데, 본 발명의 일 실시 예에 따른 인쇄회로기판(100)에서는 전도성 수지를 포함하는 전도성 접착제층(5)이 상기 소자(90)의 전극부 및 상기 돌출패턴(18) 사이에 개재될 수 있다.

또한, 도 2를 참조하면, 본 발명의 다른 실시 예에 따른 인쇄회로기판(100)에서는 비 전도성 수지를 포함하는 비 전도성 접착제층(7)이 상기 소자(90)의 외측표면, 즉 제1 회로층(20)이 형성되어 있는 수평방향의 외표면에 형성될 수 있다.

또한, 도면에는 도시하지는 않았지만, 본 발명의 또 다른 실시 예에 따른 인쇄회로기판(100)에서는 상기 소자(90)가 통상의 접착물질 없이도 인쇄회로기판(100) 내에 장착될 수 있다. 상기 소자(90)의 전극부의 외표면에는 낮은 융점의 금속물질이 코팅되어 있다. 따라서, 상기 소자(90)를 기판 내에 실장한 후, 열 공정에 의해 상기 소자(90)의 전극부 외표면에 코팅된 낮은 융점의 금속물질이 녹으면서, 상기 전극부 및 상기 전극부 상에 형성된 상기 돌출패턴(18) 간의 접착제 역할을 할 수 있다. 따라서, 상기 소자(90)는 통상의 접착물질 없이도 인쇄회로기판(100) 내에 장착될 수 있는 것이다.

도 3 및 4는 본 발명의 일 실시 예에 따른 인쇄회로기판(100)에서, 소자(90)의 외주에 형성된 매립패턴(19)의 다양한 형태를 예시한 평면도 및 소자(90) 전극부에 전도성 접착제층(7)이 도포된 다양한 형태를 예시한 평면도이다.

도 3을 참조하면, 상기 인쇄회로기판(100)의 절연층(40) 내측에 형성된 매립패턴(19)은 상기 소자(90)의 외주에 형성될 수 있으며, 상기 매립패턴(19)은 도 3의 (a) 내지 (l)에 예시한 바와 같이, 다양한 형태로 형성될 수 있고, 특별히 이에 한정되는 것은 아니다. 또한, 도 3의 (f) 내지 (l)은 상기 매립패턴(19)이 소자(90)와 연결됨과 동시에 상기 연장된 매립패턴(19)에 의해 다른 회로부와 연결될 수 있음을 표현한 예시도이다.

따라서, 도 4에 예시한 바와 같이, 전도성 접착제를 상기 소자(90)의 전극부에 도포했을 경우, 열 공정에 의해 상기 전도성 접착제의 흐름성이 높아지게 되는데, 이때 상기 소자(90)의 전극부 외주에 형성된 매립패턴(19)이 일종의 댐 (dam) 역할을 하여 상기 전도성 접착제의 퍼짐을 방지할 수 있다.

상기 소자(90)의 전극부 및 제2 회로층(30) 사이에는 전기적인 접속을 위해 마이크로 비아(26)가 형성될 수 있고, 상기 제1 회로층(20) 및 제2 회로층(30) 사이에는 전기적인 접속을 위해 관통 비아(26)가 형성될 수 있다.

상기 비아(26)를 포함하는 회로층은 구리 (Cu)로 형성되는 것이 전형적이나, 인쇄회로기판 분야에서 회로용 전도성 물질로 적용되는 것이라면 제한 없이 적용될 수 있다.

상기 절연층(40)의 일면에 형성된 제1 회로층(20) 및 타면에 형성된 제2 회로층(30)을 포함하는 기판 상에는 접속패드를 노출시키는 보호층으로서, 통상의 액상 또는 필름 형태의 솔더레지스트층(70)이 형성될 수 있다. 또한, 상기 솔더레지스트층(70)의 개구부를 통해서 노출된 접속패드 상에는 표면처리층이 선택적으로 형성될 수 있다.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니지만, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative), 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다. 이와 같은 과정을 통해서 형성된 접속패드는 적용목적에 따라 와이어본딩용 패드 또는 범프용 패드로 사용되거나 또는 솔더볼과 같은 외부접속 단자를 장착하기 위한 솔더볼링용 패드로 사용될 수 있다.

따라서, 본 발명의 다양한 실시 예에 따른 인쇄회로기판(100)은 소자(90)와 제1 회로층(20) 사이의 전기적인 연결을 위한 별도의 회로층 없이도 직접적으로 연결이 가능하며, 이를 통해 두께를 박판화할 수 있다. 또한, 상기 소자(90)의 전극부와 상기 제1 회로층(20)이 직접적으로 연결되는 접촉면적이 넓기 때문에 전기적인 신뢰성 향상을 얻을 수 있다.

소자형 내장형 인쇄회로기판의 제조방법

도 5 내지 21은 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판(100)의 제조방법을 설명하기 위하여 예시한 공정흐름도로서, 중복되는 구성에 대한 설명은 생략한다.

도 5를 참조하면, 일면 또는 양면에 회로부(a)와 소자 실장부(b)를 갖는 캐리어 부재(60)를 준비한다.

상기 캐리어 부재(60)는 한 쌍의 금속층(56)과, 상기 한 쌍의 금속층(56) 사이에 형성된 코어층(54)을 포함한다. 상기 금속층(56)은 구리로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 상기 코어층(54)은 절연층, 회로층 등을 형성할 때 이를 지지하기 위한 것으로서, 절연재질 또는 금속재질로 형성될 수 있다. 예를 들어, 상기 캐리어 부재(60)는 동박적층판이 사용될 수 있다.

또한, 상기 캐리어 부재(60)는 코어층(54)만으로 구성되거나, 또는 일면에만 금속층(56)을 갖도록 구성될 수 있다. 상기 캐리어 부재(60)는 회로기판 분야에서 지지기판으로 사용되며 추후 디태치(Detach) 또는 제거될 수 있는 것이라면 특별한 제한 없이 사용 가능하다.

도 6 내지 8을 참조하면, 상기 캐리어 부재(60)의 양면에 회로부(a)에만 개구부를 갖는 도금 레지스트층(91)을 형성하고, 상기 개구부를 금속물질로 충진한 후, 최종적으로 상기 도금 레지스트층(91)을 박리하여, 상기 캐리어 부재(60)의 회로부(a) 상에 제1 회로패턴(19)을 형성한다.

상기 제1 회로패턴(19)은 특별히 한정되지 않고, 회로기판 분야에 공지된 통상의 공법에 따라 형성될 수 있으며, 상기 제1 회로패턴(19)의 형성과정은 최종 목적하는 구조에 따라 생략이 가능하다.

또한, 상기 제1 회로패턴(19)은 상기 캐리어 부재(60)의 일면에만 형성하는 것도 가능하며, 최종구조에서 절연층(40)의 내측에 형성된 매립패턴(19) 역할을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.

도 9를 참조하면, 상기 캐리어 부재(60)의 소자 실장부(b)에 전극부를 갖는 소자(90)를 실장한다. 상기 소자(90)는 접착물질을 이용하여 캐리어 부재(60) 상에 고정될 수 있다.

여기서, 상기 소자(90)를 캐리어 부재(60) 상에 실장 하기 전에, 상기 캐리어 부재(60) 상에 상기 소자(90)의 전극부가 접촉될 영역에 전도성 접착제층(5)을 형성하여 상기 소자(90)를 캐리어 부재(60) 상에 고정할 수 있다.

상기 소자(90)는 특별히 한정되지는 않지만, 수동소자(90)일 수 있으며, 구체적으로 적층 세라믹 콘덴서를 적용할 수 있다.

도 10 내지 12를 참조하면, 상기 소자(90)가 실장된 캐리어 부재(60) 상에 절연층(40)을 적층하여 적층체(50)를 형성한다.

여기서, 도 10에 예시한 절연층(40)은 반경화된 필름 형태의 구조를 가질 수 있고, 도 11에 예시한 절연층(40)은 상기 소자(90)를 수용하기 위한 캐비티가 형성된 구조를 가질 수 있으며, 특별히 이에 한정되는 것은 아니다.

도 13을 참조하면, 상기 캐리어 부재(60)로부터 적층체(50)를 분리한다. 상기 캐리어 부재(60)가 제거됨으로써, 상기 캐리어 부재(60)의 양면에 형성된 적층체(50)가 서로 분리되어 한 쌍의 적층체(50)를 얻을 수 있다. 또한, 상기 캐리어 부재(60)의 일면에만 적층체(50)를 형성하고 분리하여 하나의 적층체(50)만을 얻는 것도 가능하다.

한편, 도 14를 참조하면, 상기 캐리어 부재(60)를 제거하며 얻게 되는 적층체(50)는 상기 캐리어 부재(60)의 코어층(54)만 제거하여 얻은 것이지만, 경우에 따라서는 상기 코어층(54)의 양면에 형성된 금속층(56)을 포함한 캐리어 부재(60) 전체가 제거된 적층체(50)를 얻을 수도 있다.

상기 캐리어 부재(60)를 제거하는 방법은 캐리어 부재(60)의 구조 및 재질에 따라 변경될 수 있으며, 상술한 방법에 대해 특별히 한정되는 것은 아니다.

도 15를 참조하면, 상기 분리된 적층체(50)에 전기적인 층간 접속 등을 위해 비아홀을 형성한다. 상기 비아홀을 형성하는 것은 통상 레이저가공에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.

도 16 및 17을 참조하면, 상기 비아홀이 형성된 적층체(50) 상에 도금 레지스트층(92)을 형성하고, 상기 비아홀 내부를 포함하여 상기 적층체(50)의 양면에 패턴화된 금속 도금층을 형성하기 위해 상기 도금 레지스트층(92)에 노광 및 현상공정을 실시한다.

도 18을 참조하면, 상기 비아홀 내부를 포함하여 적층체(50)의 양면에 패턴화된 금속 도금층을 형성한다. 즉, 상기 적층체(50)의 일면에 상기 소자(90)의 전극부와 접촉하는 제2 회로패턴(18)을 포함하는 제1 회로층(20)을 형성하고, 타면에 제2 회로층(30)을 형성한다.

상기 제1 회로층(20)은 상기 절연층(40)의 내측에 형성된 매립패턴(19) 및 상기 절연층(40)의 외측에 형성된 돌출패턴(18)을 포함할 수 있으며, 상기 매립패턴(19)은 상기 소자(90)의 외주에 형성된 회로패턴을 포함하는다.

전도성 접착제를 상기 소자(90)의 전극부에 도포했을 경우, 열 공정에 의해 상기 전도성 접착제의 흐름성이 높아지게 되는데, 이때 상기 소자(90)의 전극부 외주에 형성된 매립패턴(19)이 일종의 댐 (dam) 역할을 하여 상기 전도성 접착제의 퍼짐을 방지할 수 있다.

이어서, 도 19 및 20을 참조하면, 상기 노광 및 현상공정을 통해 패턴화된 도금 레지스트층(92)을 박리하고, 캐리어 부재(60)의 금속층(56) 및 제2 회로층(30)의 불필요한 부위의 금속층을 플래시 에칭과 같은 통상의 공정을 통해서 제거한다.

상술한 바와 같은 과정을 통해서, 상기 제1 회로층(20) 및 제2 회로층(30)을 형성하는 단계는, 상기 소자(90)의 전극부 및 제2 회로층(30) 사이에 전기적인 접속을 위한 복수의 마이크로 비아(26)와, 상기 제1 회로층(20) 및 제2 회로층(30) 사이에 층간 전기적인 접속을 위한 복수의 관통 비아(26)를 형성하는 단계를 포함한다.

상술한 바와 같은 본 발명의 일 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법은 소자와 제1 회로층 사이의 전기적인 연결을 위한 별도의 회로층 없이도 직접적으로 연결이 가능하며, 이를 통해 두께를 박판화할 수 있다. 또한, 상기 소자 전극부와 상기 제1 회로층이 직접적으로 연결되는 접촉면적이 넓기 때문에 전기적인 신뢰성 향상을 얻을 수 있다. 또한, 상기 제1 회로층의 매립패턴이 상기 소자의 외주에 형성됨으로써, 접착제의 퍼짐 현상을 상기 매립패턴이 일종의 댐 역할을 하여 방지할 수 있다.

도 21을 참조하면, 상기 절연층(40)의 일면에 형성된 제1 회로층(20) 및 타면에 형성된 제2 회로층(30)을 포함하는 본 발명의 일 실시 예에 따른 인쇄회로기판(100)은 접속패드를 노출시키는 보호층으로서, 통상의 액상 또는 필름 형태의 솔더레지스트층(70)이 추가로 형성될 수 있다. 또한, 상기 솔더레지스트층(70)의 개구부를 통해서 노출된 접속패드 상에는 표면처리층이 선택적으로 형성될 수 있다. 상기 접속패드와 표면처리층에 관한 설명은 상술한 내용과 중복되므로 생략한다.

도 22 내지 32는 본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법을 설명하기 위하여 예시한 공정흐름도로서, 중복되는 구성에 대한 설명은 생략한다.

도 22를 참조하면, 일면 또는 양면에 회로부(a)와 소자 실장부(b)를 갖는 캐리어 부재(60)에 있어서, 상기 회로부(a) 상에는 제1 회로패턴(19)을 형성하고, 상기 소자 실장부(b) 상에는 소자(90)를 실장 하기 전에 상기 캐리어 부재(60) 상에 상기 소자(90)가 실장되어 접촉될 영역에 비 전도성 접착제층(7)을 형성한다.

상기 제1 회로패턴(19)은 특별히 한정되지 않고, 회로기판 분야에 공지된 통상의 공법에 따라 형성될 수 있으며, 상기 제1 회로패턴(19)의 형성과정은 최종 목적하는 구조에 따라 생략이 가능하다.

또한, 상기 제1 회로패턴(19)은 상기 캐리어 부재(60)의 일면에만 형성하는 것도 가능하며, 최종구조에서 절연층(40)의 내측에 형성된 매립패턴(19) 역할을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.

도 23을 참조하면, 상기 비 전도성 접착제층(7)을 포함하는 형성된 캐리어 부재(60)의 소자 실장부(b) 상에 전극부를 갖는 소자(90)를 실장한다. 상기 소자(90)는 상기 비 전도성 접착제층(7)을 이용하여 캐리어 부재(60) 상에 고정될 수 있다.

상기 소자(90)는 특별히 한정되지는 않지만, 수동소자(90)일 수 있으며, 구체적으로 적층 세라믹 콘덴서를 적용할 수 있다.

도 24를 참조하면, 상기 소자(90)가 실장된 캐리어 부재(60) 상에 절연층(40)을 적층하여 적층체(50)를 형성한다. 상기 절연층(40)은 반경화된 필름 형태의 구조를 가질 수 있고, 상기 소자(90)를 수용하기 위한 캐비티(Cavity)가 형성된 구조를 가질 수 있으며, 특별히 이에 한정되는 것은 아니다.

도 25를 참조하면, 상기 캐리어 부재(60)로부터 적층체(50)를 분리한다. 상기 캐리어 부재(60)가 제거됨으로써, 상기 캐리어 부재(60)의 양면에 형성된 적층체(50)가 서로 분리되어 한 쌍의 적층체(50)를 얻을 수 있다. 또한, 상기 캐리어 부재(60)의 일면에만 적층체(50)를 형성하고 분리하여 하나의 적층체(50)만을 얻는 것도 가능하다.

도 26을 참조하면, 상기 캐리어 부재(60)를 제거하며 얻게 되는 적층체(50)는 상기 캐리어 부재(60)의 코어층(54)만 제거하여 얻은 것이지만, 경우에 따라서는 상기 코어층(54)의 양면에 형성된 금속층(56)을 포함한 캐리어 부재(60) 전체가 제거된 적층체(50)를 얻을 수도 있다.

상기 캐리어 부재(60)를 제거하는 방법은 캐리어 부재(60)의 구조 및 재질에 따라 변경될 수 있으며, 상술한 방법에 대해 특별히 한정되는 것은 아니다.

도 27을 참조하면, 상기 분리된 적층체(50)에 전기적인 층간 접속 등을 위해 비아홀을 형성한다. 상기 비아홀을 형성하는 것은 통상 레이저가공에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 상기 적층체(50)는 별도의 레이저가공을 추가하여 상기 소자(90)의 전극부 상에 형성된 비 전도성 접착제층(7)을 제거한다. 이는 추후에 상기 소자(90)의 전극부에 회로와 전기적인 연결을 하기 위해서 절연물질을 제거하기 위함이다.

도 28을 참조하면, 상기 비아홀이 형성된 적층체(50) 상에 패턴화된 금속 도금층을 형성하기 위해 상기 도금 레지스트층(92)에 노광 및 현상공정을 실시한다.

도 29를 참조하면, 상기 비아홀 내부를 포함하여 적층체(50)의 양면에 패턴화된 금속 도금층을 형성한다. 즉, 상기 적층체(50)의 일면에 상기 소자(90)의 전극부와 접촉하는 제2 회로패턴(18)을 포함하는 제1 회로층(20)을 형성하고, 타면에 제2 회로층(30)을 형성한다.

상기 제1 회로층(20)은 상기 절연층(40)의 내측에 형성된 매립패턴(19) 및 상기 절연층(40)의 외측에 형성된 돌출패턴(18)을 포함할 수 있으며, 상기 매립패턴(19)은 상기 소자(90)의 외주에 형성된 회로패턴을 포함한다.

이어서, 도 30 및 31을 참조하면, 상기 노광 및 현상공정을 통해 패턴화된 도금 레지스트층(92)을 박리하고, 캐리어 부재(60)의 금속층(56) 및 제2 회로층(30)의 불필요한 부위의 금속층을 플래시 에칭과 같은 통상의 공정을 통해서 제거한다.

상술한 바와 같은 과정을 통해서, 상기 제1 회로층(20) 및 제2 회로층(30)을 형성하는 단계는, 상기 소자(90)의 전극부 및 제2 회로층(30) 사이에 전기적인 접속을 위한 복수의 마이크로 비아(26)와, 상기 제1 회로층(20) 및 제2 회로층(30) 사이에 층간 전기적인 접속을 위한 복수의 관통 비아(26)를 형성하는 단계를 더욱 포함한다.

도 32를 참조하면, 상기 절연층(40)의 일면에 형성된 제1 회로층(20) 및 타면에 형성된 제2 회로층(30)을 포함하는 인쇄회로기판(100) 상에는 접속패드를 노출시키는 보호층으로서, 통상의 액상 또는 필름 형태의 솔더레지스트층(70)이 형성될 수 있다. 또한, 상기 솔더레지스트층(70)의 개구부를 통해서 노출된 접속패드 상에는 표면처리층이 선택적으로 형성될 수 있다. 상기 접속패드와 표면처리층에 관한 설명은 상술한 내용과 중복되므로 생략한다.

상술한 바와 같은 본 발명의 다른 실시 예에 따른 소자 내장형 인쇄회로기판의 제조방법은 접착제층을 전도성이 아닌 비 전도성 물질로 형성한 것이며, 소자와 제1 회로층 사이의 전기적인 연결을 위한 별도의 회로층 없이도 직접적으로 연결이 가능하며, 이를 통해 두께를 박판화할 수 있다. 또한, 상기 소자의 전극부와 상기 제1 회로층이 직접적으로 연결되는 접촉면적이 넓기 때문에 전기적인 신뢰성 향상을 얻을 수 있다.

또한, 도면에는 도시하지는 않았지만, 본 발명의 또 다른 실시 예에 따른 인쇄회로기판의 제조방법에서는 상기 소자를 기판 내에 고정시키기 위한 별도의 접착제를 사용하지 않고서도 인쇄회로기판을 제조할 수 있다.

이는, 상기 소자의 전극부의 외표면에는 낮은 융점의 금속물질이 코팅되어 있다. 따라서, 상기 소자를 기판 내에 실장한 후, 열 공정에 의해 상기 소자의 전극부 외표면에 코팅된 낮은 융점의 금속물질이 녹으면서, 상기 전극부 및 상기 전극부 상에 형성된 상기 돌출패턴 간의 접착제 역할을 할 수 있다. 따라서, 상기 소자는 통상의 접착물질 없이도 인쇄회로기판 내에 장착될 수 있는 것이며, 이를 통해 접착제 형성공정을 하지 않아서 리드 타임(Lead Time)이 감소 되고, 비용이 절감되는 효과가 있다.

이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

전도성 접착제층: 5
비 전도성 접착제층: 7
돌출패턴, 제2 회로패턴: 18
매립패턴, 제1 회로패턴: 19
제1 회로층: 20
비아: 26
제2 회로층: 30
절연층: 40
적층체: 50
코어층: 54
금속층: 56
캐리어 부재: 60
솔더레지스트층: 70
소자: 90
도금 레지스트층: 91, 92
인쇄회로기판: 100
(a): 회로부
(b): 소자 실장부

Claims (15)

1. 서로 마주하는 제1면 및 제2면을 갖는 절연층;
   상기 절연층의 제1면에 형성된 제1회로층;
   상기 절연층의 제2면에 형성된 제2회로층;
   상기 절연층의 상기 제1면 측에 매립되며, 전극부를 갖는 소자;
   상기 절연층의 적어도 일부를 관통하며, 상기 전극부 및 상기 제2회로층 각각의 적어도 일부를 서로 연결하는 마이크로 비아; 및
   상기 절연층의 적어도 일부를 관통하며, 상기 제1 및 제2회로층 각각의 적어도 일부를 서로 연결하는 관통 비아; 를 포함하며,
   상기 제1회로층은 상기 절연층의 제1면을 기준으로 상기 절연층의 내측으로 매립된 매립패턴을 포함하고,
   상기 소자에서 상기 제1면을 향하는 면은 상기 매립패턴 중 적어도 일부에서 상기 제2면을 향하는 면보다 상기 제1면에 가까운 위치에 배치된 소자 내장형 인쇄회로기판.
2. 청구항 1에 있어서,
   상기 제2회로층은 상기 절연층의 제2면을 기준으로 상기 절연층의 외측으로 돌출된 돌출패턴을 포함하는 소자 내장형 인쇄회로기판.
3. 삭제
4. 청구항 1에 있어서,
   상기 소자는 비 전도성 접착제층을 통하여 상기 절연층의 제1면에 부착된 소자 내장형 인쇄회로기판.
5. 청구항 2에 있어서,
   상기 매립패턴은 상기 소자의 외주에 형성된 회로패턴을 포함하는 소자 내장형 인쇄회로기판.
6. 삭제
7. 삭제
8. 청구항 1에 있어서,
   상기 소자는 수동소자인 소자 내장형 인쇄회로기판.
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제

Images