KR101514518B1 - 전자부품 내장 인쇄회로기판 및 그 제조방법 - Google Patents

전자부품 내장 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101514518B1
KR101514518B1 KR1020130058965A KR20130058965A KR101514518B1 KR 101514518 B1 KR101514518 B1 KR 101514518B1 KR 1020130058965 A KR1020130058965 A KR 1020130058965A KR 20130058965 A KR20130058965 A KR 20130058965A KR 101514518 B1 KR101514518 B1 KR 101514518B1
Authority
KR
South Korea
Prior art keywords
coating layer
electronic component
component unit
core
electronic
Prior art date
Application number
KR1020130058965A
Other languages
English (en)
Other versions
KR20150009617A (ko
Inventor
이석규
다카유키 하재
조순진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130058965A priority Critical patent/KR101514518B1/ko
Priority to US14/285,882 priority patent/US20140347834A1/en
Priority to JP2014106846A priority patent/JP5837137B2/ja
Publication of KR20150009617A publication Critical patent/KR20150009617A/ko
Application granted granted Critical
Publication of KR101514518B1 publication Critical patent/KR101514518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10537—Attached components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명은 전자부품 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 전자부품 내장 인쇄회로기판은, 캐비티가 형성된 코어; 상기 캐비티에 내장되며, 복수의 전자부품들을 고정하는 코팅층이 외주면에 형성된 전자부품 유닛; 상기 전자부품 유닛이 내장된 상기 코어의 상, 하부에 적층되는 절연층; 및 상기 절연층에 형성된 외층회로패턴;을 포함하는 전자부품 내장 인쇄회로기판으로 구성될 수 있다.

Description

전자부품 내장 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING}
본 발명은 전자부품이 내장된 인쇄회로기판 및 그 제조방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 경박단소화되면서 기판의 크기가 제한적이고, 전자기기들의 다기능이 요구되면서 기판의 제한된 면적에 더 많은 기능 구현을 위한 전자부품들의 실장이 필요하다.
그러나, 기판의 사이즈가 제한됨에 따라 전자부품의 실장 면적을 충분히 확보할 수 없기 때문에 IC, 반도체칩 등의 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 능동소자와 수동소자를 동일층에 내장하거나 전자부품들이 상호 적층되어 기판 내부에 내장되는 기술도 개발이 진행되고 있다.
최근에는, 영상통화와 LTE 방식으로 통신 연결되는 스마트폰과 태블릿 PC 등의 대중화로 고성능화가 요구되고 고속 신호 전송이 빈번해짐에 따라 많은 양의 데이터 전송에 있어서 전송 신호의 왜곡과 노이즈를 줄여주는 MLCC 등의 전자부품을 한 개만 내장하는 것이 아니라 2개 이상의 복수로 내장되는 기술이 요구되고 있다.
이와 같이, 복수의 전자부품을 내장시키기 위해서는 기판의 코어 상에 하나 이상의 전자부품을 내장하기 위한 캐비티(공간)가 요구되며, 캐비티 저면에 전자부품의 고정을 위한 캐리어(테이프, 필름)부착하고 전자부품을 고정시킨 후 그 상부에 절연층을 형성하거나 캐리어를 제거하는 과정에서 다양한 형태의 불량이 발생될 수 있는 문제점이 있다.
일본특허공개공보 제2009-070938호
따라서, 본 발명의 일 목적은 복수개의 전자부품을 하나의 유닛 단위로 내장하여 생산성과 제품 수율이 향상된 전자부품 내장 인쇄회로기판을 제공하고자 하는 것이다.
또한, 본 발명의 다른 목적은 복수개의 전자부품을 하나의 유닛 단위로 내장하여 생산성과 제품 수율이 향상된 전자부품 내장 인쇄회로기판의 제조방법을 제공하고자 하는 것이다.
본 발명의 상기 목적은, 캐비티가 형성된 코어; 상기 캐비티에 내장되며, 복수의 전자부품들을 고정하는 코팅층이 외주면에 형성된 전자부품 유닛; 상기 전자부품 유닛이 내장된 상기 코어의 상, 하부에 적층되는 절연층; 및 상기 절연층에 형성된 외층회로패턴;을 포함하는 전자부품 내장 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 전자부품 유닛은, 상기 코팅층 내에 접합된 2개 이상의 전자부품들이 수평 상태 또는 수직 상태를 이루어 일정한 간격으로 배열될 수 있다.
상기 코어는, 에폭시 재질에 페브릭이 함침된 형태 또는 글라스 재질에 페브릭이 함침된 형태로 구성될 수 있다.
한편, 상기 전자부품 유닛의 코팅층은, 유무기 복합수지로 구성되며, 상기 코팅층에 의해서 전자부품들이 소정의 간격을 이루어 접합되되, 상기 전자부품들의 상, 하면에 형성되거나 상기 전자부품들의 표면 전체를 감싸도록 코팅층이 형성될 수 있다.
그리고, 상기 유무기 복합수지는 고분자 수지에 필러가 함유되며, 상기 고분자 수지는 에폭시, BT, Acryl, PI, PS, PES, LCP 중 선택된 하나 또는 하나 이상의 수지가 혼합된 수지재로 구성되며, 상기 필러는, SiO2, Ba2SO4, RaIc 중 선택된 하나의 무기 세라믹 필러가 함침될 수 있다.
그리고, 상기 전자부품 유닛의 코팅층은, 그 표면이 0.01㎛ 내지 0.99㎛ 조도 범위의 미세조도를 가질 수 있다.
한편, 본 발명의 다른 목적은, 코어에 캐비티를 형성하고, 상기 코어의 하면에 캐리어를 부착하는 단계; 상기 캐비티 내에 복수의 전자부품들이 코팅층에 의해 고정된 전자부품 유닛이 삽입되는 단계; 상기 전자부품 유닛이 내장된 상기 코어의 상부에 상부 절연층을 형성하는 단계; 상기 코어의 하면에 부착된 상기 캐리어를 제거하는 단계; 상기 상부 절연층이 형성된 상기 코어의 반대면에 하부 절연층을 형성하는 단계; 및 상기 상, 하부 절연층 상에 비아를 형성하고, 상기 비아를 통해 상기 전자부품 유닛을 구성하는 복수의 전자부품들과 전기적으로 연결되는 외층회로패턴을 형성하는 단계;를 포함하는 전자부품 내장 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법은 복수의 전자부품 외주면에 코팅층을 형성하여 코어 내부에 내장함에 따라 캐비티에 하나씩의 전자부품이 삽입되는 종래에 비해 생산성이 향상되는 장점이 있으며, 전자부품들의 틀어짐이나 전자부품 사이에서 발생되는 보이드 및 틀어짐이나 보이드로 인한 절연층이 함몰되는 딤플 현상 등이 방지되는 이점이 있다.
또한, 본 발명은 복수의 전자부품들이 하나의 유닛 형태로 내장되기 때문에 제조 공정이 단순해져 제조비용이 절감될 수 있고, 양품만을 미리 선별하여 코어 내에 내장시킬 수 있기 때문에 제품 수율이 향상되는 작용효과가 발휘될 수 있다.
그리고, 본 발명은 절연층의 형성시 캐비티의 내부에 일부가 충진되어 캐비티에 내장된 전자부품 유닛과 캐비티 벽체와의 사이 공간으로 유입됨으로써, 코팅층과 절연층이 직접 접촉되고, 이에 따라 절연층과 전자부품 유닛과이 접착력이 향상되는 장점이 있다.
도 1은 본 발명에 따른 부품 내장 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 인쇄회로기판에 내장되는 전자부품 유닛의 단면도.
도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판의 일실시예 제조 공정도.
본 발명에 따른 전자부품 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
전자부품 내장 인쇄회로기판
먼저, 도 1은 본 발명에 따른 부품 내장 인쇄회로기판의 단면도이고, 도 2는 본 발명에 따른 인쇄회로기판에 내장되는 전자부품 유닛의 단면도이다.
도시된 바와 같이, 본 발명에 따른 전자부품 내장 인쇄회로기판(100)은 캐비티(113)가 형성된 코어(110)와, 캐비티(113)에 내장되며 복수의 전자부품(210)들이 수평 연결된 전자부품 유닛(200)과, 코어(110)의 상, 하부에 적층되는 절연층(120) 및 절연층(120)에 형성된 외층회로패턴(도면 미도시)으로 구성될 수 있다.
상기 전자부품 내장 인쇄회로기판(100)은 코어(110)에 내장되는 전자부품 유닛(200)이 일개소에 내장된 것으로 도시되었으나, 이에 한정되는 것은 아니고 단위 유닛의 인쇄회로기판마다 일정한 간격으로 내장되는 것을 의미한다.
상기 코어(110)는 절연재로 구성되는 데, 상, 하면에 내층회로패턴(111)이 패터닝되며, 내층회로패턴(111)은 코어(110)를 관통 형성된 비아홀 또는 관통홀(112)을 통해 절연층(120a)(120b)의 외층회로패턴과 전기적으로 도통될 수 있다. 또한, 절연재인 코어(110)는 에폭시 재질에 페브릭이 함침된 형태로 구성될 수 있고, 강도 개선을 위하여 글라스 재질에 페브릭이 함침된 형태로 구성될 수도 있다. 코어(110) 상에는 상,하부를 관통하는 캐비티(113)가 형성될 수 있다. 캐비티(113)는 비아와 마찬가지로 기계적 드릴링 또는 레이져 드릴링에 의해 코어(110)의 상, 하부가 관통되게 형성될 수 있다. 이때, 캐비티(113)는 내부에 삽입되는 전자부품 유닛(200)의 폭과 동일하거나 크게 형성됨이 바람직하다. 그리고, 캐비티(113)에 삽입되는 전자부품 유닛(200)이 종래와는 달리 복수의 전자부품(210)이 서로 연결된 구조이기 때문에 종래에 비해 캐비티(113)의 폭이 넓게 형성될 수 있다.
한편, 코어(110)의 캐비티(113) 내에 삽입, 내장되는 전자부품 유닛(200)은 도 2에 도시된 바와같이, 복수개의 전자부품(210)들이 소정 간격을 이루어 배열되고, 복수의 전자부품(210)들 외주면에 코팅층(220)이 형성될 수 있다. 코팅층(220)은 복수의 전자부품(210)들을 수평 상태로 일정한 간격을 이루어 고정, 유지시키는 역할을 하게 되며, 유무기 복합수지로 구성될 수 있다. 이때, 코팅층(220)은 전자부품(210)들의 상, 하면에만 형성되거나 전자부품(210)들의 측면을 비롯한 전체 표면에 형성될 수 있다. 여기서, 코팅층(220)에 의해 수평 배열된 전자부품(210)들은 MLCC, LTCC 등의 수동소자 외에도 IC, 반도체 칩, CPU 등의 능동소자들이 이용될 수 있다.
여기서, 전자부품(210)들의 상, 하면에 코팅층(220)이 형성되는 경우에는 유무기 복합수지가 수평 상태로 배열된 복수의 전자부품(210) 상,하면에 도포되고 상, 하 프레싱에 의한 열압착에 의해서 형성됨에 따라 전자부품(210)들의 상, 하면에만 코팅층(220)이 형성될 수 있다. 그리고, 전자부품(210)들의 표면 전체에 코팅층(220)이 형성되는 경우에는 유무기 복합수지를 수평 상태로 유지된 복수의 전자부품(210) 표면 전체에 도포하여 경화시키고, 화학적 디스미어 처리에 의해서 유무기 복합수지를 소정의 두께로 유지시켜 전자부품(210)들의 외주면 전체를 감싸도록 형성될 수 있다. 이때, 복수의 전자부품(210)을 코팅층(220)이 감싸고 있는 전자부품 유닛(200)의 높이는 캐비티(113)의 높이는 코어(110)의 높이와 동일하거나 낮게 형성됨이 바람직하다.
코팅층(220)은 유무기 복합수지의 경화에 의해서 CTE, 즉 열팽창계수를 가지게 되는 데, 코팅층(220)은 CTE가 코어(110)의 CTE와 유사한 CTE가 발생될수 있도록 유무기 복합수지의 재질과 함유 물질을 조절함이 바람직하다. 이에 따라 코팅층(220)으로 복수의 전자부품(210)들이 둘러싸인 전자부품 유닛(200)은 코어(110)의 캐비티(113)에 내장되어 코어(110)의 휨 발생시 동일한 방향과 휨 정도를 가질 수 있다.
또한, 전자부품 유닛(200)의 코팅층(220)을 구성하는 유무기 복합수지는 고분자 수지에 필러가 함유된 재질이며, 고분자 수지는 대표적으로 에폭시, BT, Acryl, PI, PS, PES, LCP 중 선택된 하나 또는 하나 이상의 고분자 수지가 혼합된 수지재일 수 있다. 그리고, 유무기 복합수지에 포함된 필러는 SiO2, Ba2SO4, RaIc 중 선택된 하나의 무기 세라믹 필러가 함침될 수 있다. 이때, 유무기 복합수지를 구성하는 수지재에 함침된 필러의 함량이 20 중량% 내지 60 중량% 내외로 구성될 수 있다.
그리고, 전자부품 유닛(200)을 구성하는 전자부품(210)들은 인쇄회로기판에 내장되는 전자부품의 설계 사양에 따라 2개 이상의 다수개가 일정한 간격을 유지하며 코팅층(220)에 의해서 고정되어 코어(110)에 내장될 수 있다.
또한, 전자부품 유닛(200)의 코팅층(220) 표면에는 조도가 형성될 수 있다. 조도는 코팅층(220)의 피막에 미세조도로 형성될 수 있으며, 조도(Ra) 범위가 0.01㎛ 내지 0.99㎛ 내에서 형성됨이 바람직하다. 전자부품 유닛(200)의 코팅층(220) 표면에 형성된 조도에 의해서 절연층(120a)(120b)과의 접합성을 향상시킬 수 있다.
한편, 전자부품 유닛(200)이 캐비티(113)에 내장된 코어(110)의 상, 하면에는 절연층(120a)(120b)이 적층될 수 있다. 절연층(120a)(120b)은 에폭시 수지재와 실리카로 구성된 프리프레그(PPG) 또는 ABF 필름으로 구성되는 데, 앞서 언급한 바와 같이 코어(110)의 캐비티(113) 내에 내장되는 전자부품 유닛(200)의 코팅층(220)을 구성하는 유무기 복합수지가 절연층(120a)(120b)과 동일/유사한 재료로 구성됨으로써, 코팅층(220)과 절연층(120a)(120b)의 접착 계면에서 높은 밀착력을 확보할 수 있고, 레이져를 이용한 비아 가공시 안정된 비아 가공 설계와 양호한 동도금이 수행될 수 있을 것이다.
상기 절연층(120a)(120b) 상에는 외층회로패턴이 형성될 수 있다. 외층회로패턴은 절연층(120a)(120b)에 형성된 비아(121)를 통해서 코어(110) 상에 형성된 내층회로패턴(111)과 전기적으로 연결될 수 있다. 이 외층회로패턴은 절연층(120) 상에 다른 절연층이 더 빌드업되는 경우에는 다시 내층회로패턴으로 간주될 수 있고, 최종적으로 형성된 최외층 절연층에 형성된 패턴과 비아들을 통해 전기적으로 연결될 수 있다.
또한, 비아(121) 중 전자부품 유닛(200)을 구성하는 수동소자인 MLCC 삽입 위치에 형성되는 비아(121)는 외층회로패턴과 MLCC의 외부전극을 전기적으로 연결하며, 상기 비아(121)는 절연층(120a)(120b)과 전자부품 유닛(200)의 코팅층(220)을 관통하여 MLCC의 외부전극과 접촉을 이룰 수 있다.
코어(110)와 절연층(120) 간, 절연층과 절연층 간 패턴의 연결은 통상적으로 비아(121)를 통해서 연결되며, 비아들은 통상적으로 CNC를 이용한 기계적 드릴링 또는 레이져 드릴링에 의해 형성될 수 있다.
이와 같이 구성된 본 실시예의 인쇄회로기판(100)은 대표적으로 MLCC와 같은 복수의 수동소자 외주면에 코팅층을 형성하여 코어 내부에 내장함에 따라 캐비티에 하나씩의 전자부품이 삽입되는 종래에 비해 생산성이 향상될 수 있으며, 하나씩의 전자부품이 삽입될 때보다 용이하게 내장 가능하고 코팅층(220)에 의해 표면이 평탄하기 때문에 전자부품 사이로 절연층이 함몰되는 딤플(dimple) 현상이 방지될 수 있다.
이상에서 설명한 본 발명의 일실시예에 따른 전자부품 내장 인쇄회로기판은 코어(110)에 내장되는 전자부품 유닛(200)을 구성하는 전자부품(210)들이 코팅층(220)에 의해 수평 상태로 배열된 구조에 대하여 주로 설명하였으나, 인쇄회로기판이 박형화의 목적을 벗어나서 인쇄회로기판의 크기만이 주요 설계 대상일 경우에는 복수의 전자부품들이 수직 구조로 적층되고, 적층된 전자부품들이 코팅층에 의해 일정한 간격을 두고 고정되어 코어의 캐비티 내에 내장될 수 있다. 물론 이러한 경우에는 코어의 두께가 전자부품들의 적층된 높이만큼 형성됨이 바람직할 것이다.
전자부품 내장 인쇄회로기판의 제조방법
상기와 같이 구성된 본 발명의 전자부품 내장 인쇄회로기판에 대한 제조방법을 아래 도시된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판의 일실시예 제조 공정도이다.
먼저, 도 3a에 도시된 바와 같이 절연 재질의 코어(110)에 관통홀 형태의 캐비티(113)를 형성한다. 캐비티(113)는 레이져 가공 또는 드릴링 가공에 의해 형성될 수 있으며, 캐비티(113)는 소정의 크기로 형성되되, 내부에 삽입되는 전자부품 유닛(200)의 폭과 동일하거나 크게 형성될 수 있다. 또한, 코어(110)의 상, 하면에는 소정의 회로패턴(111)이 형성될 수 있으며, 상기 회로패턴(111)은 관통홀(112)을 통해 전기적으로 연결될 수 있다.
부가적으로, 도 3b와 같이 코어(110)의 하면에 캐리어(C)가 부착될 수 있다. 캐리어(C)는 관통홀로 구성된 캐비티(113) 내에 전자부품 유닛(200)의 삽입시 전자부품 유닛(200)의 위치를 고정할 수 있도록 한 부재이다. 캐비티(113)는 표면에 접착 물질이 도포되어 전자부품 유닛(200)이 캐비티(113) 내에서 이탈되지 않도록 함과 아울러 전자부품 유닛(200)이 임시로 고정될 수 있도록 할 수 있다.
다음, 도 3c에 도시된 바와 같이 코어(110)의 캐비티(113) 내에 전자부품 유닛(200)을 삽입하여 캐리어(C) 상에 위치되도록 한다. 상기 전자부품 유닛(200)은 복수의 전자부품(210)과 그 외주면을 감싸고 있는 코팅층(220)의 두께를 포함한 총 두께가 코어(110)의 두께와 동일한 높이로 구성되는 전자부품 유닛(200)이 삽입되는 것이 바람직하며, 전자부품 유닛(200)의 높이가 더 높을 경우에는 외측의 코팅층(220) 두께를 제외한 전자부품(210)의 높이가 코어(110) 높이보다 높게 형성되지 않도록 하는 것이 필요하다. 이는 전자부품 유닛(200) 삽입 후 절연층(120)의 적층시 점차 박형화되어가는 인쇄회로기판의 특성 상 충분한 절연층의 두께를 확보하기 위함이며, 이에 따라 각 절연층에 회로패턴을 형성하고 비아를 통해 회로패턴 연결시 회로패턴의 단선이 발생되지 않도록 할 수 있다.
한편, 상기 코어(110)의 내부에 전자부품 유닛(200)을 삽입하기 전에 복수의 전자부품(210)들을 수평 상태로 배열시켜 외주면에 유무기 복합수지를 이용한 코팅층(220)으로 고정시킨다. 즉, 도 1 및 도 2를 참조하여 살펴보면 전자부품(210)들의 외주면을 감싸고 있는 유무기 복합수지의 코팅층(220)은 전자부품(210)들의 외주면 전체 또는 전자부품(210)들의 상, 하면에 형성될 수 있다.
코팅층(220)이 전자부품(210)들의 상, 하면에 형성될 경우에는 유무기 복합수지를 전자부품(210)들 상,하면에 도포하고 프레스에 의한 열압착에 의해서 형성하게 되며, 코팅층(220)이 전자부품(210)들의 표면 전체에 형성될 경우에는 유무기 복합수지의 외주면 전체에 일정한 두께로 경화시키고 화학적 디스미어 처리에 의해서 코팅층(220)을 소정의 두께로 형성되도록 할 수 있다. 이때, 코팅층(220)의 화학적 디스미어 처리시 코팅층(220)의 표면 피막에 소정의 미세 조도가 형성되도록 할 수 있다. 여기서, 전자부품(210)들의 표면 전체 또는 표면 일부분에 코팅층 형성시 복수의 전자부품(210)들을 특정한 틀 내에 수평 상태로 위치시키고, 전자부품(210)들 사이로 유무기 복합수지를 주입함에 의해서 전자부품(210)들 표면에 유무기 복합수지의 코팅층(220)이 감싸는 형태로 구성할 수 있다.
이때, 코팅층(220)을 구성하는 유무기 복합수지는 에폭시, BT, Acryl, PI, PS, PES, LCP 중 선택된 하나 또는 하나 이상의 고분자 수지가 혼합된 수지재에 필러가 소정량 함유된 상태로 유지되어 코어(110)와 동일/유사한 CTE를 가지도록 함이 바람직하며, 후술될 절연층(120)과도 유사한 CTE를 가지도록 함으로써 접합 신뢰성과 휨 특성이 향상될 수 있다.
다음으로, 도 3d에 도시된 바와같이 전자부품 유닛(200)이 내장된 코어(110)의 상부에 상부 절연층(120a)을 형성할 수 있다. 이때, 코어(110)의 하부에는 필름 형태의 캐리어(C)가 부착된 상태로 유지되어 캐비티(113) 내에 삽입된 전자부품 유닛(200)이 상부 절연층(120a)의 경화 시간동안 고정되도록 한다. 상부 절연층(120a)은 전자부품 유닛(200)의 코팅층(220)을 구성하는 유무기 복합수지와 동일/유사한 재료의 프리프레그 또는 ABF 필름이 채용될 수 있으며, 코어(110)의 상부에 적층된 후, 절연재의 가열 압착에 의해서 경화될 수 있다. 절연재의 가열, 압착시 코어(110)의 캐비티(113)와 전자부품 유닛(200)의 사이에 형성된 공간으로 절연재의 일부 또는 프리프레그에 포함된 에폭시나 레진 등의 접착성 물질의 일부가 유입되어 경화됨에 의해서 전자부품 유닛(200)의 고정이 이루어질 수 있다. 이와 별도로 상부 절연층(120a) 형성 전에 전자부품 유닛(200)의 측면과 캐비티(113)의 측벽 사이에 별도의 접착제가 주입되어 전자부품 유닛(200)의 고정이 이루어지도록 할수도 있다.
그리고, 상기 상부 절연층(120a)의 적층이 완료되면 도 3e와 같이 코어(110) 하면에 부착된 캐리어(C)를 제거한다. 이 후에 도 3f와 같이 코어(110)를 뒤집어 상부 절연층(120a)이 형성된 코어(110)의 반대면에 하부 절연층(120b)을 상부 절연층(120a)과 동일한 방식으로 적층하고, 가열과 압착에 의해서 경화시켜 절연층(120a)(120b)의 형성을 완료한다.
마지막으로, 도 3g와 같이 상, 하부 절연층(120a)(120b) 상에 비아홀(121)을 형성하고, 비아홀(121) 내부와 절연층(120a)(120b) 상에 도금층을 형성하며, 도금층의 에칭에 의한 외층회로패턴을 형성함에 의해서 부품 내장 인쇄회로기판의 제작을 완료한다. 이때, 비아홀(121)은 캐비티(113)와 마찬가지로 기계적 또는 레이져 드릴링에 의해서 형성될 수 있고, 전자부품 유닛(200)의 코팅층(220)이 절연층(120)과 동일/유사한 재질로 구성되기 때문에 코팅층(220)과 절연층(120)의 접합 계면에 방해됨이 없이 동일한 드릴링 조건으로 비아홀(121) 형성이 가능할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110. 코어 111. 내층회로패턴
112. 관통홀 113. 캐비티
120a. 상부 절연층 120b. 하부 절연층
C. 캐리어 200. 전자부품 유닛
210. 전자부품 220. 코팅층

Claims (24)

  1. 캐비티가 형성된 코어;
    상기 캐비티에 내장되며, 복수의 전자부품들을 수평 상태로 배열되게 고정하는 코팅층이 외주면에 형성된 전자부품 유닛;
    상기 전자부품 유닛이 내장된 상기 코어의 적어도 상부에 적층되는 절연층; 및
    상기 절연층에 형성된 외층회로패턴;을 포함하며,
    상기 코팅층은, 유무기 복합수지로 구성되고, 유무기 복합수지는, 고분자 수지에 필러가 함유되며, 상기 고분자 수지는 에폭시, BT, Acryl, PI, PS, PES, LCP 중 선택된 하나 또는 하나 이상의 수지가 혼합된 수지재로 구성됨과 아울러 상기 필러는, SiO2, Ba2SO4, RaIc 중 선택된 하나의 무기 세라믹 필러가 함침되며,
    상기 고분자 수지에 함침된 상기 필러의 함량이 20 중량% 내지 60 중량% 로 구성된 전자부품 내장 인쇄회로기판.
  2. 제1항에 있어서,
    상기 전자부품 유닛은, 상기 코팅층 내에 접합된 2개 이상의 전자부품들이 일정한 간격으로 배열된 전자부품 내장 인쇄회로기판.
  3. 제2항에 있어서,
    상기 코팅층은, 상기 전자부품들의 상면 및 하면에 형성되거나 상기 전자부품들의 표면 전체를 감싸도록 형성된 전자부품 내장 인쇄회로기판.
  4. 제3항에 있어서,
    상기 전자부품 유닛에 포함된 상기 전자부품은 MLCC인 것을 특징으로 하는 전자부품 내장 인쇄회로기판.
  5. 제4항에 있어서,
    상기 코팅층은 상기 전자부품 유닛 전면을 커버하며, 상기 MLCC들은 상기 코팅층에 의해 각각 절연되는 전자부품 내장 인쇄회로기판.
  6. 제4항에 있어서,
    상기 외층회로패턴과 상기 MLCC의 외부전극을 전기적으로 연결하는 비아를 더 포함하며,
    상기 비아는 상기 절연층 및 상기 코팅층을 관통하여 상기 외부전극과 접촉하는 것을 특징으로 하는 전자부품 내장 인쇄회로기판.
  7. 제3항에 있어서,
    상기 절연층은, 상기 캐비티 및 상기 캐비티에 내장된 상기 전자부품 유닛 사이의 공간을 충진하여 상기 코팅층과 직접 접촉되는 전자부품 내장 인쇄회로기판.
  8. 제2항에 있어서,
    상기 코어는, 상, 하면에 각각 내층회로패턴이 패터닝되고, 상기 코어를 관통하여 형성된 관통홀을 통해 전기적으로 도통되는 전자부품 내장 인쇄회로기판.
  9. 제8항에 있어서,
    상기 코어는, 에폭시 재질에 페브릭이 함침된 형태 또는 글라스 재질에 페브릭이 함침된 형태로 구성된 전자부품 내장 인쇄회로기판.
  10. 제1항에 있어서,
    상기 캐비티는, 상기 전자부품 유닛의 폭과 동일하거나 크게 형성된 전자부품 내장 인쇄회로기판.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 유무기 복합수지에 함침된 필러의 함량은 20 중량% 내지 60 중량% 함침된 전자부품 내장 인쇄회로기판.
  15. 제1항에 있어서,
    상기 전자부품 유닛의 코팅층은, 그 표면이 0.01㎛ 내지 0.99㎛ 조도 범위의 미세조도를 갖는 전자부품 내장 인쇄회로기판.
  16. 코어에 캐비티를 형성하고, 상기 코어의 하면에 캐리어를 부착하는 단계;
    상기 캐비티 내에 복수의 전자부품들이 수평 상태로 배열하여 코팅층에 의해 고정된 전자부품 유닛이 삽입되는 단계;
    상기 전자부품 유닛이 내장된 상기 코어의 상부에 상부 절연층을 형성하는 단계;
    상기 코어의 하면에 부착된 상기 캐리어를 제거하는 단계;
    상기 상부 절연층이 형성된 상기 코어의 반대면에 하부 절연층을 형성하는 단계; 및
    상기 상, 하부 절연층 상에 비아를 형성하고, 상기 비아를 통해 상기 전자부품 유닛을 구성하는 복수의 전자부품들과 전기적으로 연결되는 외층회로패턴을 형성하는 단계;
    를 포함하며,
    상기 코팅층은, 유무기 복합수지로 구성되고, 유무기 복합수지는, 고분자 수지에 필러가 함유되며, 상기 고분자 수지는 에폭시, BT, Acryl, PI, PS, PES, LCP 중 선택된 하나 또는 하나 이상의 수지가 혼합된 수지재로 구성됨과 아울러 상기 필러는, SiO2, Ba2SO4, RaIc 중 선택된 하나의 무기 세라믹 필러가 함침되며,
    상기 고분자 수지에 함침된 상기 필러의 함량이 20 중량% 내지 60 중량% 로 구성된 전자부품 내장 인쇄회로기판의 제조방법.
  17. 제16항에 있어서,
    상기 캐비티 내에 상기 전자부품 유닛을 삽입하는 단계 이전에,
    상기 캐리어의 상면에 접착부재가 도포되는 단계를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  18. 제16항에 있어서,
    상기 캐비티 내에 상기 전자부품 유닛을 삽입하는 단계 이전에,
    복수의 전자부품들을 수평 상태로 배열하고, 외주면에 유무기 복합수지의 코팅에 의한 코팅층을 형성시켜 상기 복수의 전자부품들이 소정의 간격을 유지하며 수평 상태로 고정시키는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  19. 제18항에 있어서,
    상기 코팅층은,
    상기 복수의 전자부품들 상, 하면에 형성된 전자부품 내장 인쇄회로기판의 제조방법.
  20. 제18항에 있어서,
    상기 코팅층은,
    상기 복수의 전자부품들 상, 하면을 비롯한 표면 전체를 감싸도록 형성된 전자부품 내장 인쇄회로기판의 제조방법.
  21. 제18항에 있어서,
    상기 복수의 전자부품들이 상기 코팅층에 고정되는 단계에서,
    유무기 복합수지를 상기 전자부품들 상,하면에 도포하고 프레스에 의한 열압착에 의해서 상기 코팅층을 형성하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  22. 제18항에 있어서,
    상기 복수의 전자부품들이 상기 코팅층에 고정되는 단계에서,
    유무기 복합수지를 상기 복수의 전자부품들 외주면 전체에 소정의 두께로 도포하여 경화시키는 단계;
    경화된 상기 코팅층을 화학적 디스미어 처리에 의해서 균일한 두께로 형성되도록 하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  23. 제21항 또는 제22항에 있어서,
    상기 복수의 전자부품들이 상기 코팅층에 고정되는 단계 이후에,
    화학적 디스미어 처리에 의해서 상기 코팅층 표면에 미세 조도를 형성하는 단계;를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
  24. 삭제
KR1020130058965A 2013-05-24 2013-05-24 전자부품 내장 인쇄회로기판 및 그 제조방법 KR101514518B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130058965A KR101514518B1 (ko) 2013-05-24 2013-05-24 전자부품 내장 인쇄회로기판 및 그 제조방법
US14/285,882 US20140347834A1 (en) 2013-05-24 2014-05-23 Electronic component embedded printed circuit board and method for manufacturing the same
JP2014106846A JP5837137B2 (ja) 2013-05-24 2014-05-23 電子部品内臓印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130058965A KR101514518B1 (ko) 2013-05-24 2013-05-24 전자부품 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150009617A KR20150009617A (ko) 2015-01-27
KR101514518B1 true KR101514518B1 (ko) 2015-04-22

Family

ID=51935269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058965A KR101514518B1 (ko) 2013-05-24 2013-05-24 전자부품 내장 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20140347834A1 (ko)
JP (1) JP5837137B2 (ko)
KR (1) KR101514518B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11129280B2 (en) 2019-12-24 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Electronic component-embedded substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR20160084143A (ko) * 2015-01-05 2016-07-13 삼성전기주식회사 전자소자 내장기판 및 그 제조 방법
CN107613636A (zh) * 2017-09-26 2018-01-19 广东欧珀移动通信有限公司 一种电路板及电子设备
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
CN109640521B (zh) * 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
KR20230093743A (ko) * 2021-12-20 2023-06-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
WO2024009554A1 (ja) * 2022-07-06 2024-01-11 株式会社村田製作所 基板及びモジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151846A (ja) * 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2007116155A (ja) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd 受動素子を内蔵した基板及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US6058004A (en) * 1997-09-08 2000-05-02 Delaware Capital Formation, Inc. Unitized discrete electronic component arrays
CN101232779B (zh) * 1999-09-02 2013-03-27 揖斐电株式会社 印刷布线板
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001332447A (ja) * 2000-05-22 2001-11-30 Rohm Co Ltd コンデンサアレイ
TWI256959B (en) * 2000-07-31 2006-06-21 Sumitomo Chemical Co Aromatic liquid-crystalline polyester solution composition
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
TWI301739B (en) * 2004-12-03 2008-10-01 Via Tech Inc Structure and method for embedded passive component assembly
US20070096345A1 (en) * 2005-11-03 2007-05-03 Vishay Vitramon Inc. Frame packaged array electronic component
US7338892B2 (en) * 2006-06-09 2008-03-04 Advanced Semiconductor Engineering, Inc. Circuit carrier and manufacturing process thereof
US20080128854A1 (en) * 2006-12-04 2008-06-05 Augustine Anne E Embedded array capacitor with top and bottom exterior surface metallization
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8125766B2 (en) * 2008-06-13 2012-02-28 Kemet Electronics Corporation Concentrated capacitor assembly
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010171414A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
KR101625421B1 (ko) * 2008-12-26 2016-05-30 후지필름 가부시키가이샤 표면 금속막 재료, 표면 금속막 재료의 제작 방법, 금속 패턴 재료의 제작 방법, 및 금속 패턴 재료
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR101422437B1 (ko) * 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
US9129908B2 (en) * 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
JP2013084692A (ja) * 2011-10-06 2013-05-09 Ibiden Co Ltd 配線板及びその製造方法
US8908387B2 (en) * 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101321302B1 (ko) * 2011-11-15 2013-10-28 삼성전기주식회사 인쇄회로기판 형성용 에폭시 수지 조성물, 이로 제조된 인쇄회로기판, 및 상기 인쇄회로기판의 제조 방법
KR101420514B1 (ko) * 2012-10-23 2014-07-17 삼성전기주식회사 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151846A (ja) * 2000-02-09 2002-05-24 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2007116155A (ja) * 2005-10-17 2007-05-10 Samsung Electro-Mechanics Co Ltd 受動素子を内蔵した基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11129280B2 (en) 2019-12-24 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Electronic component-embedded substrate

Also Published As

Publication number Publication date
KR20150009617A (ko) 2015-01-27
JP5837137B2 (ja) 2015-12-24
US20140347834A1 (en) 2014-11-27
JP2014229908A (ja) 2014-12-08

Similar Documents

Publication Publication Date Title
KR101514518B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
US9999131B2 (en) Printed circuit board with embedded electronic component and manufacturing method thereof
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US8186042B2 (en) Manufacturing method of a printed board assembly
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP2014127716A (ja) コア基板及びその製造方法、並びに電子部品内蔵基板及びその製造方法
CN105744747A (zh) 布线基板的制造方法
US9905503B2 (en) Package stucture and method of fabricating the same
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
KR102026229B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
KR101522787B1 (ko) 부품 내장 인쇄회로기판
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102042033B1 (ko) 칩 실장형 인쇄회로기판 및 그 제조방법
KR101148434B1 (ko) 반도체 패키지 및 이의 제조 방법
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee