JP5389770B2 - 電子素子内蔵印刷回路基板及びその製造方法 - Google Patents

電子素子内蔵印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP5389770B2
JP5389770B2 JP2010255631A JP2010255631A JP5389770B2 JP 5389770 B2 JP5389770 B2 JP 5389770B2 JP 2010255631 A JP2010255631 A JP 2010255631A JP 2010255631 A JP2010255631 A JP 2010255631A JP 5389770 B2 JP5389770 B2 JP 5389770B2
Authority
JP
Japan
Prior art keywords
insulating resin
electronic element
circuit board
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010255631A
Other languages
English (en)
Other versions
JP2011249759A (ja
Inventor
イ・ドゥ・ファン
ジョン・テ・スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011249759A publication Critical patent/JP2011249759A/ja
Application granted granted Critical
Publication of JP5389770B2 publication Critical patent/JP5389770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子素子内蔵印刷回路基板に関し、絶縁樹脂層の中心と電子素子を成すベース本体の中心が一致するように収容する電子素子内蔵印刷回路基板及びその製造方法に関する。
パッケージ用印刷回路基板は、通常、キャパシタまたは抵抗のような受動素子を印刷回路基板の表面に実装している。しかし、電子機器が小型化、高密度化されている中で、印刷回路基板の表面積自体が減少するだけでなく、表面に実装される電子素子の数が増加することにより、電子素子の表面実装に多くの困難が発生しているという実情である。
これによって、電子素子を絶縁樹脂層に内蔵し、基板の小型化及び高密度化が可能な電子素子内蔵印刷回路基板の技術が注目されている。
従来の電子素子内蔵印刷回路基板を具現する方法は、一般的に電子素子と回路層間のインターコネクション（ｉｎｔｅｒｃｏｎｎｅｔｉｏｎ）方式によって分類することができる。代表的に、電子素子をフリップチップボンディングや半田実装で回路層とインターコネクションを成した後、電子素子をキャビティを有する絶縁樹脂層に内蔵させたり、絶縁樹脂層にキャビティを形成した後にキャビティの内部に電子素子を固定した後、レーザー加工及びメッキ工程を含んだビルドアップ工程を遂行して、回路層とインターコネクションを成すことができる。
しかし、フリップチップボンディングによってインターコネクションを成す場合、アンダーフィル工程等のような追加工程を遂行しなければならないだけでなく、電子素子にバンプやポストを予め形成しなければならないため、工程が複雑である。また、キャビティに電子素子を固定した後でビルドアップ工程を遂行する場合、レーザー工程で要求するピッチだけ電子素子に備えられたバンプが離れていなければならないため、インターコネクションのためには電子部品の電極間の間隔（Ｐｉｔｃｈ）を広げなければならず、このために別途の再配線層を形成しなければならないため、微細ピッチ化に制約を受けるようになる。
これによって、電子素子内蔵印刷回路基板を形成するための工程が複雑で収率が低下されるだけでなく、製造コストが上昇し、微細ピッチ化が困難であるという問題点があった。
さらに、従来技術による電子素子内蔵印刷回路基板は、コア基板の一方や、ビルドアップ（ｂｕｉｌｄ‐ｕｐ）層の一方にのみ電子素子が内蔵される構造を採択することによって、熱応力の環境下で歪み（ｗａｒｐａｇｅ）現象に脆弱な非対称形構造になる可能性が高い。これによって、熱応力の環境下で電子素子が位置した方向に基板に歪み（ｗａｒｐａｇｅ）現象が発生する問題点のため、一定の厚さ以下の電子素子に対しては内蔵が不可能であるという限界があるといえる。
特開２００６−２２２３３４号公報
従って、本発明は電子素子内蔵印刷回路基板に関するもので、絶縁樹脂層の中心に電子素子を収容して、基板の歪み現象を最小化する微細な電極間隔（Ｐｉｔｃｈ）に対しても、部品の内蔵が可能である電子素子内蔵印刷回路基板及びその製造方法を提供することをその目的とする。
本発明の目的は電子素子内蔵印刷回路基板を提供することである。前記電子素子内蔵印刷回路基板は、一定の厚さを有するメッキ電極パッドを備えた電子素子；前記メッキ電極パッドの下端面を露出し、その中心に前記電子素子を成すベース本体の中心が位置するように、前記電子素子を内蔵する絶縁樹脂層；及び前記電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層；を含むことができる。
ここで、前記一定の厚さは５から２５０μｍの範囲を有することができる。
また、前記絶縁樹脂層は単一層で構成されることができる。
また、前記電子素子と対応されたキャビティを備えたコア層をさらに含んで、前記絶縁樹脂層は前記コア層のキャビティに充填されて前記コア層上に配置されることができる。
また、前記絶縁樹脂層は熱硬化性樹脂で形成されることができる。
また、前記電子素子は、本体、本体上に形成された回路層、及び絶縁層を備えた能動素子であり、前記絶縁樹脂層の中心は前記電子素子の本体の中心と一致することができる。
本発明の他の目的は電子素子内蔵印刷回路基板の製造方法を提供することである。前記製造方法は、接着部材を提供する段階；前記接着部材上に一定の厚さを有するメッキ電極パッドを備えた電子素子を付着させる段階；前記電子素子を含んだ前記接着部材上に絶縁シートを加熱圧着して、前記電子素子を成すベース本体の中心とその中心が一致するように絶縁樹脂層を形成する段階；前記電子素子を内蔵した絶縁樹脂層から前記接着部材を取り除く段階；及び前記電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層を形成する段階を含むことができる。
ここで、前記絶縁シートは熱硬化性樹脂で形成されることができる。
また、前記一定の厚さは５から２５０μｍの範囲を有することができる。
本発明のまた他の目的は電子素子内蔵印刷回路基板の製造方法を提供することである。前記製造方法は、接着部材を提供する段階；前記接着部材上に電子素子を付着する段階；前記電子素子と対応されたキャビティを有するコア層を前記接着部材上に付着する段階；前記電子素子を含んだ前記コア層上に絶縁シートを加熱圧着して、前記電子素子を成すベース本体の中心とその中心が一致するように絶縁樹脂層を形成する段階；前記絶縁樹脂層を含んだコア層から前記接着部材を取り除く段階；及び前記電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層を形成する段階；を含むことができる。
ここで、前記絶縁シートは熱硬化性樹脂で形成されることができる。
また、前記一定の厚さは５から２５０μｍの範囲を有することができる。
また、前記コア層はアンクラッド部材であることができる。
本発明の電子素子内蔵印刷回路基板は電子素子を絶縁樹脂層に内蔵し、電子素子に備えられた一定の厚さを有するメッキ電極を通じてインターコネクションを成すことができるため、工程を単純化させ、微細ピッチ化を成すことができる。
また、本発明の電子素子内蔵印刷回路基板において、絶縁樹脂層の中心と電子素子のベース本体の中心が互いに一致するように収容し、熱応力下で基板の歪みの発生を防止することができる。
本発明の第１実施形態による電子素子内蔵印刷回路基板の断面図である。 本発明の第２実施形態による電子素子内蔵印刷回路基板の断面図である。 本発明の第３実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第３実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第３実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第３実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。 本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。
以下、本発明の実施形態を電子素子内蔵印刷回路基板の図面を参照して詳細に説明する。以下に紹介される実施形態は当業者に本発明の思想が十分に伝達されるための例として提供されるものである。従って、本発明は以下に説明される実施形態に限定されず、他の形態で具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。明細書の全体における同一の参照番号は同一の構成要素を示す。
図１は本発明の第１実施形態による電子素子内蔵印刷回路基板の断面図である。
図１を参照すると、本発明の第１実施形態による電子素子内蔵印刷回路基板は、電子素子１２０、電子素子１２０を内蔵した絶縁樹脂層１１０、及び電子素子１２０と電気的に接続された回路層１３０を含むことができる。
電子素子１２０は電子素子１２０を成すベース本体上に配置されて、一定の厚さを有するメッキ電極パッド１２１を備えることができる。ここで、一定の厚さは、好ましくは５から２５０μｍの範囲を有することができて、さらに好ましくは１０から２０μｍの範囲を有することができる。このように、電子素子１２０のメッキ電極パッド１２１が一定の厚さを有するため、電子素子１２０を絶縁樹脂層１１０の中心に配置させると同時に、メッキ電極パッド１２１を通じて回路層１３０と直接的に電気的接続を成すことができる。
ここで、電子素子１２０の中心から絶縁樹脂層１１０の上面までの距離ｄ１と、電子素子１２０の中心から絶縁樹脂層１１０の下面までの距離ｄ２は同一である。即ち、電子素子１２０を中心として、電子素子内蔵印刷回路基板は上下対称構造を有することができるため、熱応力環境で電子素子内蔵印刷回路基板の歪み不良を防止することができる。この際、絶縁樹脂層１１０は単一層で形成されることができる。
ここで、電子素子１２０のメッキ電極パッド１２１を形成するために、図面には具体的に図示されていないが、電子素子のベース本体上に絶縁層とメッキを数回繰り返して形成され、これにより、本発明で言及する電子素子の厚さは一部絶縁層の厚さを含むことができる。この場合、電子素子の厚さ方向の対称構造は、付加的に含まれた絶縁層の厚さを除いた電子素子のベース本体の厚さに相応する対称性を指称する。即ち、絶縁樹脂層１１０の中心と電子素子１２０を成すベース本体の中心が一致された構造を有することができる。
電子素子１２０の例としては、半導体チップなどの能動素子、または、キャパシタ、インダクタンス、抵抗のような受動素子等であることができる。
ここで、電子素子１２０が能動素子である場合、電子素子１２０は本体、本体上に形成された絶縁層と回路層を含むことができる。この際、絶縁層と回路層を除いた電子素子１２０を成す本体の中心と絶縁樹脂層１１０の中心が一致するように設計することが好ましい。
メッキ電極パッド１２１の厚さは、電子素子１２０の上面から絶縁樹脂層１１０の上面までの厚さと一致することができる。これによって、電子素子１２０に備えられたメッキ電極パッド１２１の上面は絶縁樹脂層１１０から露出されることができる。
回路層１３０は、層間接続を成して絶縁樹脂層１１０の上下面に夫々配置されることができる。この際、回路層１３０はメッキ電極パッド１２１上に配置されて、メッキ電極パッド１２１と連結された回路パターン１３０ａを備えることができる。これによって、電子素子１２０は一定の厚さを有するメッキ電極パッド１２１を通じて回路層１３０とインターコネクションを成し、絶縁樹脂層１１０の中心に配置されることができる。
絶縁樹脂層１１０は熱硬化性樹脂で形成されることができる。ここで、絶縁樹脂層１１０を形成する材質の例としては、プリプレグ樹脂、エポキシ系樹脂、ポリイミド系樹脂等であることができる。
従って、本発明の実施形態のように、電子素子内蔵印刷回路基板は電子素子をその中心に配置させて、熱応力から発生される可能性がある歪み不良を防止することができる。
また、電子素子内蔵印刷回路基板は電子素子に備えられたメッキ電極パッドを通じて回路層とインターコネクションを成すため、微細ピッチ化が可能である。
図２は本発明の第２実施形態による電子素子内蔵印刷回路基板の断面図である。ここで、本発明の第２実施形態でコア層を備えることを除いて、上述の第１実施形態による電子素子内蔵印刷回路基板と同一の技術的構成を備えて、同一の技術的構成に対しては同一の参照番号を付けることにする。
図２を参照すると、本発明の第２実施形態による電子素子内蔵印刷回路基板は、一定の厚さを有するメッキ電極パッド１２１を備えた電子素子１２０と、メッキ電極パッド１２１の下端面を露出し、その中心に電子素子１２０を内蔵している絶縁樹脂層１１０、及びメッキ電極パッド１２１と連結され、絶縁樹脂層１１０の両面に夫々配置された回路層１３０を含むことができる。
ここで、絶縁樹脂層１１０の内部にコア層１４０が配置されることができる。コア層１４０はアンクラッド部材からなることができる。この際、アンクラッド部材はＢ−ステージ樹脂またはＣ−ステージ樹脂を含むことができる。
コア層１４０は電子素子１２０と対応したキャビティ１４１を備えることができる。即ち、電子素子１２０はキャビティ１４１の内部に配置されることができる。この際、絶縁樹脂層１１０はキャビティ１４１の内部に充填されて、コア層１４０の上面に配置されることができる。
本発明の実施形態のように、電子素子内蔵印刷回路基板は補強部材としてコア層を備えることによって、電子素子内蔵印刷回路基板の機械的強度及び耐久性を増大させることができる。
図３から図６は本発明の第３実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。
図３を参照すると、電子素子内蔵印刷回路基板を製造するために、まず接着部材１５０を提供する。接着部材１５０はテープ形態またはフィルムの形態を有することができる。
ここで、接着部材１５０は、後述する電子素子１２０を固定すると同時に、電子素子１２０に備えられたメッキ電極パッド１２１の下面を絶縁樹脂の汚染から保護する役割をすることができる。
接着部材１５０上に電子素子１２０を付着する。この際、電極パッド１２１が接着部材１５０上に付着されるようにする。
ここで、電子素子１２０は一定の厚さを有するメッキ電極パッド１２１を備えることができる。ここで、メッキ電極パッド１２１は電子素子１２０を成すベース本体上にメッキ工程を通じて一定の厚さを有するように形成されることができる。
メッキ電極パッド１２１の厚さは５から２５０μｍの範囲を有することができる。ここで、電極パッド１２１の厚さが５μｍ以下である場合、電子素子１２０を覆う絶縁樹脂層１１０の厚さが小さすぎるようになり、絶縁体の役割を遂行することができない可能性がある。これは、メッキ電極パッド１２１の厚さは電子素子１２０を覆う絶縁樹脂層１１０の厚さと同一であるためである。また、メッキ電極パッド１２１の厚さが２５０μｍを超過する場合、後続工程でメッキ電極パッド１２１の厚さに依存する接着部材１５０と電子素子１２０の間の間隔に絶縁樹脂を十分に供給することに困難がある。これは、絶縁樹脂層１１０を形成するための絶縁樹脂の流動性（ｒｅｓｉｎ ｆｌｏｗ ａｂｉｌｉｔｙ）の限界によって、接着部材１５０と電子素子１２０の間に絶縁樹脂が十分に供給されない可能性があるためである。また、メッキ電極パッド１２１を形成するためのメッキ工程時間及びコストが上昇する問題点がある。さらに好ましくは、メッキ電極パッド１２１の厚さは１０から２０μｍの範囲を有することができる。
図４を参照すると、電子素子１２０が付着された接着部材１５０上に絶縁シートを加熱圧着し、電子素子を収容するための絶縁樹脂層１１０を形成する。ここで、絶縁シートは絶縁層を形成するための絶縁樹脂の供給源であり、熱硬化性樹脂からなることができる。熱硬化性樹脂の例としては、プリプレグ樹脂、エポキシ系樹脂、ポリイミド系樹脂等であることができる。
その後、絶縁シートをガラス転移温度以上に加熱する場合、絶縁シートは流動性を有するようになって電子素子１２０と接着部材１５０の間に充填され、電子素子１２０を内部に内蔵するようになる。この際、再び流動性を有する絶縁シートに適用された熱をガラス転移温度以下に低めることによって、流動性を有した絶縁シートは硬化され、結局、電子素子、即ち電子素子１２０を成すベース本体の中心とその中心が一致するように電子素子１２０を内蔵する絶縁樹脂層１１０を形成することができる。
図５を参照すると、電子素子１２０が内蔵された絶縁樹脂層１１０から接着部材１５０を取り除く。この際、接着部材１５０に付着されたメッキ電極パッド１２１は自然的に外部に露出されることができる。ここで、メッキ電極パッド１２１は絶縁樹脂層１１０を形成する過程で接着部材１５０によって保護され、メッキ電極パッド１２１が絶縁樹脂層１１０を形成する絶縁樹脂から汚染されることを防止することができる。
これによって、電子素子１２０が絶縁樹脂層１１０に内蔵されていて、メッキ電極パッド１２１は自然的に絶縁樹脂層１１０を貫通して絶縁樹脂層１１０の下面に露出されることができる。
これに加えて、接着部材１５０を取り除いた後、絶縁樹脂層１１０に接着部材の成分が残留される可能性があるため、電子素子１２０を内蔵している絶縁樹脂層１１０を洗浄する段階をさらに含むことができる。
図６を参照すると、絶縁樹脂層１１０の両面に夫々回路層１３０を形成することができる。ここで、回路層１３０を形成するために、絶縁樹脂層１１０に貫通されたビアホールを形成することができる。
その後、ビアホール及びメッキ電極パッド１２１を含んだ絶縁樹脂層１１０の両面に夫々導電層を形成した後、導電層をエッチングして絶縁樹脂層の両面に夫々回路層１３０を形成することができる。この際、回路層１３０は絶縁樹脂層１１０から露出されたメッキ電極パッド１２１上に配置されて電気的に接続された回路パターンを含むことができる。
これによって、回路層１３０と電子素子１２０は一定の厚さを有するメッキ電極パッド１２１を通じてメッキに連結されることによって、電気的に接続されるため、回路層１３０と電子素子１２０を電気的に接続させるためのレーザー加工及びメッキ工程を含んだビルドアップ工程が省略されることができる。
従って、本発明の電子素子内蔵印刷回路基板は電子素子を絶縁樹脂層に内蔵し、電子素子のベース本体上に一定の厚さにメッキされて形成された電極パッドを通じてインターコネクションを成すことができて、ビルドアップ工程やアンダーフィル工程を遂行しなくても良いため、工程を単純化させることができ、微細ピッチ化を成すことができる。
また、本発明の電子素子内蔵印刷回路基板において、絶縁樹脂層の中心と電子素子を成すベース本体の中心が一致するように内蔵することができて、熱応力下で基板の歪みの発生を防止することができる。
図７から図１１は本発明の第４実施形態による電子素子内蔵印刷回路基板の製造工程を説明するために図示した断面図である。ここで、コア層をさらに形成することを除いて、上述の第３実施形態と同一の製造方法を通じて電子素子内蔵印刷回路基板を製造することができる。これにより、第３実施形態と重複される説明は省略し、同一の技術構成に対しては同一の参照番号を付けることにする。
図７を参照すると、電子素子内蔵印刷回路基板を製造するために、まず接着部材１５０上に電子素子１２０を付着する。この際、電子素子１２０に備えられたメッキ電極パッド１２１が接着部材１５０上に付着するようにする。
図８を参照すると、電子素子１２０が付着された接着部材１５０上にコア層１４０を付着する。この際、コア層１４０は電子素子１２０と対応されたキャビティ１４１を備えることができる。即ち、電子素子１２０はキャビティ１４１に収容されて接着部材１５０上に付着されていることができる。
ここで、コア層１４０のキャビティ１４１はレーザーまたは機械的ドリルによって形成されることができて、本発明の実施形態でコア層１４０のキャビティ１４１を形成する工程を限定するのではない。
コア層１４０はＢ−ステージ樹脂またはＣ−ステージ樹脂を含むアンクラッド部材からなることができる。
図９を参照すると、キャビティ１４１を含んだコア層１４０上に絶縁樹脂層１１０を形成する。絶縁樹脂層１１０を形成するために、キャビティ１４１を含んだコア層１４０上に絶縁シートを加熱圧着する。この際、絶縁シートが流動性を有するようになってキャビティ１４１の内部だけでなく、接着部材１５０と電子素子１２０の間に充填され、コア層上に配置されることができる。
図１０のように、接着部材１５０を絶縁樹脂層１１０を含んだコア層１４０から取り除いた後、図１１のように、絶縁樹脂層１１０の両面に夫々配置され、電子素子と電気的に接続された回路層１３０を形成することによって、電子素子を成すベース本体の中心と絶縁樹脂層の中心が互いに一致するように電子素子が内蔵された電子素子内蔵印刷回路基板を製造することができる。
従って、本発明の実施形態のように、キャビティを備えたコア層を絶縁樹脂層の内部に形成することによって、電子素子内蔵印刷回路基板の耐久性を確保することができる。
１１０ 絶縁樹脂層
１２０ 電子素子
１２１ メッキ電極パッド
１３０ 回路層
１４０ コア層
１５０ 接触部材S

Claims (13)

  1. 一定の厚さを有するメッキ電極パッドを備えた電子素子；
    前記メッキ電極パッドの下端面を露出し、その中心に前記電子素子を成すベース本体の中心が位置するように、前記電子素子を内蔵する絶縁樹脂層；及び
    前記メッキ電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層；
    を含み、
    前記メッキ電極パッドの厚さは前記電子素子を覆う前記絶縁樹脂層の厚さと同一であり、前記電子素子と前記回路層とが前記メッキ電極パッドによって直接的に電気的接続をなす、電子素子内蔵印刷回路基板。
  2. 前記一定の厚さは５から２５０μｍの範囲を有する請求項１に記載の電子素子内蔵印刷回路基板。
  3. 前記絶縁樹脂層は単一層で構成される請求項１に記載の電子素子内蔵印刷回路基板。
  4. 前記電子素子と対応されたキャビティを備えたコア層をさらに含んで、
    前記絶縁樹脂層は前記コア層のキャビティに充填されて前記コア層上に配置される請求項１に記載の電子素子内蔵印刷回路基板。
  5. 前記絶縁樹脂層は熱硬化性樹脂で形成される請求項１に記載の電子素子内蔵印刷回路基板。
  6. 前記電子素子は、本体、本体上に形成された回路層、及び絶縁層を備えた能動素子であり、
    前記絶縁樹脂層の中心は前記電子素子の本体の中心と一致する請求項１に記載の電子素子内蔵印刷回路基板。
  7. 接着部材を提供する段階；
    前記接着部材上に一定の厚さを有するメッキ電極パッドを備えた電子素子を付着させる段階；
    前記電子素子を含んだ前記接着部材上に絶縁シートを加熱圧着して、前記電子素子を成すベース本体の中心とその中心が一致するように絶縁樹脂層を形成する段階；
    前記電子素子を内蔵した絶縁樹脂層から前記接着部材を取り除く段階；及び
    前記メッキ電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層を形成する段階；
    を含み、
    前記メッキ電極パッドの厚さは前記電子素子を覆う前記絶縁樹脂層の厚さと同一であり、前記電子素子と前記回路層とが前記メッキ電極パッドによって直接的に電気的接続をなす、電子素子内蔵印刷回路基板の製造方法。
  8. 前記絶縁シートは熱硬化性樹脂で形成される請求項７に記載の電子素子内蔵印刷回路基板の製造方法。
  9. 前記一定の厚さは５から２５０μｍの範囲を有する請求項７に記載の電子素子内蔵印刷回路基板の製造方法。
  10. 接着部材を提供する段階；
    前記接着部材上に電子素子を付着する段階；
    前記電子素子と対応されたキャビティを有するコア層を前記接着部材上に付着する段階；
    前記電子素子を含んだ前記コア層上に絶縁シートを加熱圧着して、前記電子素子を成すベース本体の中心とその中心が一致するように絶縁樹脂層を形成する段階；
    前記絶縁樹脂層を含んだコア層から前記接着部材を取り除く段階；及び
    メッキ電極パッド上に配置された回路パターンを備えて、層間接続を成して前記絶縁樹脂層の両面に夫々配置された回路層を形成する段階；
    を含み、
    前記メッキ電極パッドの厚さは前記電子素子を覆う前記絶縁樹脂層の厚さと同一であり、前記電子素子と前記回路層とが前記メッキ電極パッドによって直接的に電気的接続をなす、電子素子内蔵印刷回路基板の製造方法。
  11. 前記絶縁シートは熱硬化性樹脂で形成される請求項１０に記載の電子素子内蔵印刷回路基板の製造方法。
  12. 前記メッキ電極パッドの厚さは５から２５０μｍの範囲を有する請求項１０に記載の電子素子内蔵印刷回路基板の製造方法。
  13. 前記コア層はアンクラッド部材である請求項１０に記載の電子素子内蔵印刷回路基板の製造方法。
JP2010255631A 2010-05-28 2010-11-16 電子素子内蔵印刷回路基板及びその製造方法 Expired - Fee Related JP5389770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0050511 2010-05-28
KR1020100050511A KR101085733B1 (ko) 2010-05-28 2010-05-28 전자소자 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011249759A JP2011249759A (ja) 2011-12-08
JP5389770B2 true JP5389770B2 (ja) 2014-01-15

Family

ID=45021144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010255631A Expired - Fee Related JP5389770B2 (ja) 2010-05-28 2010-11-16 電子素子内蔵印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US8780572B2 (ja)
JP (1) JP5389770B2 (ja)
KR (1) KR101085733B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
DE102011105346A1 (de) * 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
JP6166878B2 (ja) 2012-08-30 2017-07-19 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
KR101472672B1 (ko) * 2013-04-26 2014-12-12 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) * 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
KR102186148B1 (ko) * 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US12014868B2 (en) * 2020-08-14 2024-06-18 Cyntec Co., Ltd. Electrode structure
DE102021115848A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplatte

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP4270769B2 (ja) 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
JP2002299787A (ja) * 2001-03-30 2002-10-11 Matsushita Commun Ind Co Ltd 高周波回路構造およびその製造方法
JP2004055967A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4575071B2 (ja) 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4407527B2 (ja) 2005-02-14 2010-02-03 パナソニック株式会社 部品内蔵モジュールの製造方法
JP4766049B2 (ja) 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
KR100821154B1 (ko) 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100982795B1 (ko) * 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP5161732B2 (ja) 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US8780572B2 (en) 2014-07-15
KR101085733B1 (ko) 2011-11-21
US20110290546A1 (en) 2011-12-01
JP2011249759A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI645519B (zh) 元件內埋式封裝載板及其製作方法
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9935053B2 (en) Electronic component integrated substrate
JP2016207958A (ja) 配線基板及び配線基板の製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP6570924B2 (ja) 電子部品装置及びその製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2008192740A (ja) 配線基板及びその製造方法と半導体装置
JP2016127134A (ja) 配線基板
TWI420989B (zh) 印刷電路板及其製造方法
JP2010034588A (ja) 回路部品内蔵基板の製造方法
JP4509189B2 (ja) Ｉｃチップ搭載用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131009

R150 Certificate of patent or registration of utility model

Ref document number: 5389770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees