JP4509189B2

JP4509189B2 - Ｉｃチップ搭載用基板

Info

Publication number: JP4509189B2
Application number: JP2008012580A
Authority: JP
Inventors: 宏徳田中; 秀一河野
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2007-08-08
Filing date: 2008-01-23
Publication date: 2010-07-21
Anticipated expiration: 2028-01-23
Also published as: JP2009044118A

Description

本発明は、ＩＣチップを搭載するパッケージ基板に適用可能なＩＣ搭載用基板に関するものである。

従来より、ＩＣチップとパッケージ基板とを、インターポーザを介在させて接続することが行われている。インターポーザは、パッケージ基板の最外層のパッドに対して半田バンプによって接続されている。特許文献１には、ラフピッチパッケージ基板のパッドに、４層配線インターポーザを半田バンプにより取り付ける半導体集積回路装置が開示されている。
特開２００１−１０２４７９号公報

しかしながら、従来技術では、インターポーザとパッケージ基板とを高抵抗の半田から成る半田バンプで接続しているため、該インターポーザに搭載されるＩＣチップが瞬時的に大電力を消費する際に、半田バンプでの電圧降下量が大きく、一定範囲の電圧値を維持することが難しく、電圧降下によってＩＣチップが誤動作する原因と成った。

更に、インターポーザをパッケージ基板に実装する際には、インターポーザ側の半田バンプとパッケージ基板の接続パッドとの位置合わせ、リフロー、アンダーフィルの充填等の複雑な作業が必要となっていた。

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、無機基板を内蔵し、電気抵抗の低いＩＣ搭載用基板を提供することにある。

上記目的を達成するため、請求項１のＩＣ搭載用基板は、第１導体回路３５を有する導体層と樹脂絶縁層３４とが交互に積層されてなる第１ビルドアップ層３７を有するプリント基板１００と、
当該プリント基板１００の一方の面側において、前記第１ビルドアップ層３７のうち最外層に位置する導体層３５上及び樹脂絶縁層３４上に形成されてなる低弾性樹脂層６０と、
当該低弾性樹脂層６０上に形成されてなるセラミック又はシリコンからなる低熱膨張性基板６２と、
当該低熱膨張性基板６２及び前記低弾性樹脂層６０を貫通するスルーホール導体７４と、
前記低熱膨張性基板６２の一方の面側に形成されてなる第２導体回路７５とを備え、
前記スルーホール導体７４は、前記第１ビルドアップ層３７のうち最外層に位置する導体層３５と前記低熱膨張性基板６２上の第２導体回路７５とを電気的に接続してなることを技術的特徴とする。

請求項１のＩＣ搭載用基板は、プリント基板の第１ビルドアップ層上に低弾性樹脂層を介在させて低熱膨張性基板を設け、該低熱膨張性基板上に第２導体回路を設けて成る。プリント基板の導体パッドと第２導体回路とが、低熱膨張性基板の貫通孔に形成されたスルーホール導体により接続されている。低熱膨張性基板を介在させる接続を、該スルーホール導体により行い半田を用いないため、内部配線の電気抵抗が低い。このため、搭載されるＩＣチップへの電力供給を円滑に行え、ＩＣチップが瞬時的に大電力を消費する際にも、ＩＣ搭載用基板での電圧降下量が小さくなり、一定範囲の電圧値を維持することができ、ＩＣチップの誤動作を防ぐことができる。また、半田を用いないため、リフローのための位置合わせ、リフロー、アンダーフィルの充填等の複雑な作業の必要が無く、製造を簡易化できる。更に、セラミック又はシリコンの低熱膨張性基板を用いるため、例えば、該低熱膨張性基板上に薄膜コンデンサを形成する場合、平滑であり誘電体形成が容易であるため、歩留まりを向上させることができる。更に、薄膜コンデンサは、焼成により低熱膨張性基板に形成してからプリント基板に取り付けることが可能であるため、焼成後の良品のみをプリント基板に取り付けることで、コンデンサの歩留まりに関係なく、ＩＣ搭載用基板を製造することができる。更に、プリント基板の最外層に、低弾性樹脂層を介在させて低熱膨張性基板を取り付けるため、プリント基板の熱膨張係数と、低熱膨張性基板の熱膨張係数との違いにより発生する応力を、該低弾性樹脂層で吸収し、内部で断線等が発生することを防ぐことができる。

請求項１のＩＣ搭載用基板は、プリント基板の第１ビルドアップ層上に低弾性樹脂層を介在させて低熱膨張性基板を設け、該低熱膨張性基板上に第２ビルドアップ配線層を設けて成る。プリント基板の第１ビルドアップ層の導体パッドと第２ビルドアップ配線層とが、低熱膨張性基板の貫通孔に形成されたスルーホール導体により接続されている。低熱膨張性基板を介在させる接続を、該スルーホール導体により行い半田を用いないため、内部配線の電気抵抗が低い。このため、搭載されるＩＣチップへの電力供給を円滑に行え、ＩＣチップが瞬時的に大電力を消費する際にも、ＩＣ搭載用基板での電圧降下量が小さくなり、一定範囲の電圧値を維持することができ、ＩＣチップの誤動作を防ぐことができる。また、セラミック又はシリコンの平滑な低熱膨張性基板の上に第２ビルドアップ配線層を設けるため、スルーホール導体、配線層（回路配線）をファインピッチに形成することができる。

請求項３では、第２ビルドアップ層のうち最外層に位置するＩＣチップ接続用の導体層（パッド）のピッチは、スルーホール導体のピッチより狭い。このため、ファインピッチなＩＣチップの端子をファンアウトし、広いピッチ幅のドータボート等の基板に接続させることができる。

請求項４のＩＣ搭載用基板では、第２ビルドアップ層のうち最下層に位置する導体層のピッチは、スルーホール導体のピッチとほぼ同一であるため、一定面積で最も効率良くスルーホール導体を配置することができる。

請求項５のＩＣ搭載用基板では、低熱膨張性基板のスルーホール導体の径は、低熱膨張性基板の第２導体回路うちの導体パッドの径よりも小さいため、貫通孔の口径を小さくすることで、薄い低熱膨張性基板でクラックの発生を防ぐことができる。

請求項６のＩＣ搭載用基板では、低熱膨張性基板がシリコンよりなるため、低熱膨張性基板を薄くしても強度が保て、ＩＣ搭載用基板の厚みを薄くすることで、内部配線の長さを短くすることができる。

請求項７のＩＣ搭載用基板では、低弾性樹脂層が、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物よりなる群から選択される少なくとも１種類から成るため、低弾性樹脂層のＣＴＥを５０ppm以下に容易に調整できる。

請求項８のＩＣ搭載用基板の低弾性樹脂層は、３０℃におけるヤング率が１０ＭＰａ〜１ＧＰａであるため、プリント基板の熱膨張係数と、低熱膨張性基板の熱膨張係数との違いにより発生する応力を、該低弾性樹脂層で吸収し、内部で断線等が発生することを防ぐことができる。

請求項９のＩＣ搭載用基板では、低熱膨張性基板上に、Ｌ、Ｃ、Ｒ、ＶＲＭ等の受動素子の少なくとも１が設けられている。焼成により低熱膨張性基板に形成してからプリント基板に取り付けることが可能であるため、焼成後の良品のみをプリント基板に取り付けることで、受動素子の歩留まりに関係なく、ＩＣ搭載用基板を製造することができる。

[第１実施形態]
以下、本発明の第１実施形態に係るＩＣ搭載用基板について図１〜図９を参照して説明する。
図１（Ａ）は、ＩＣ搭載用基板を構成する多層ビルドアップ配線板１００の断面を示す。図８は、ＩＣ搭載用基板１０の断面図を、図９は、図８に示すＩＣ搭載用基板１０にＩＣチップ９０を取り付け、ドータボード９６へ載置した状態を示している。図８に示すように、ＩＣ搭載用基板１０では、図１（Ａ）に示す多層ビルドアップ配線板１００の第１ビルドアップ層３７に、低弾性樹脂層６０を介在させてシリコン基板６２を設け、更に、シリコン基板６２上に、導体回路１８を有する層間樹脂絶縁層１２を設け、該層間樹脂絶縁層１２上に、導体回路２８を備える層間樹脂絶縁層２２を設けてなる。層間樹脂絶縁層１２は、バイアホール導体１６を介して接続され、層間樹脂絶縁層２２は、バイアホール導体２６を介して接続がなされる。バイアホール１６及び導体回路１８を有する層間樹脂絶縁層１２と、バイアホール２６及び導体回路２８を備える層間樹脂絶縁層２２とが第２ビルドアップ層２０を構成する。層間樹脂絶縁層２２の上層には、例えば、ソルダーレジスト層７６が設けられ、ソルダーレジスト層７６の開口７６ａから露出した導体回路２８及びバイアホール導体２６がＩＣチップ９０を搭載するためのパッドを構成する。

図１（Ａ）に示すように、多層ビルドアップ配線板１００は、ガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなり芯材を備えるコア基板３０の表裏に層間樹脂絶縁層３４、３４が設けられ、コア基板３０及び層間樹脂絶縁層３４を貫通するスルーホール３６が形成されている。コア基板３０の表面には導体回路３２が形成されている。スルーホール３６の内部は例えば樹脂３６ａが充填され、両端部にはランド３６ｂが形成され、上面側のランドは、実装用導体パッド３６ｂを構成している。層間樹脂絶縁層３４上には実装用導体パッド３６ｂと共に第１導体回路３５が形成されている。上面側の層間樹脂絶縁層３４、実装用導体パッド３６ｂ及び第１導体回路３５が第１ビルドアップ層３７を構成している。下面側の層間樹脂絶縁層３４の外層には、導体回路４２及びバイアホール４０を備える層間樹脂絶縁層３８が設けられ、該層間樹脂絶縁層３８の外層には、導体回路５０及びバイアホール４８を備える層間樹脂絶縁層５２が設けられている。層間樹脂絶縁層５２の外層には、例えばソルダーレジスト層５８が設けられ、ソルダーレジスト層５８の開口５８ａにより露出された導体回路５０及びバイアホール４８が、ドータボード９６への接続用のパッドを構成する。

図９中に示すように、ＩＣ搭載用基板１０の上面側の半田バンプ８２は、ＩＣチップ９０のパッド９２へ接続される。一方、下面側の半田バンプ８４は、ドータボード９６のパッド９８へ接続される。

図８に示すように第１実施形態のＩＣ搭載用基板１０は、多層ビルドアップ配線板１００の第１ビルドアップ層３７上に低弾性樹脂層６０を介在させてシリコン基板６２を設け、該シリコン基板６２上に第２ビルドアップ層２０を設けて成る。多層ビルドアップ配線板１００の実装用導体パッド３６ｂ及び第１導体回路３５と第２ビルドアップ層２０とが、シリコン基板６２の貫通孔６４に形成されたスルーホール導体７４により接続されている。シリコン基板６２を介在させる接続を、該スルーホール導体７４により行い、半田を用いないため、内部配線の電気抵抗が低い。このため、搭載されるＩＣチップ９０への電力供給を円滑に行え、ＩＣチップ９０が瞬時的に大電力を消費する際にも、ＩＣ搭載用基板１０での電圧降下量が小さくなり、一定範囲の電圧値を維持することができ、ＩＣチップ９０の誤動作を防ぐことができる。また、半田を用いないため、リフローのための位置合わせ、リフロー、アンダーフィルの充填等の複雑な作業の必要が無く、製造工程を簡易化できる。また、平滑なシリコン基板６２の上に第２ビルドアップ層２０を設けるため、バイアホール導体１６、２６、配線層（回路配線）１８、２８をファインピッチに形成することができる。更に、多層ビルドアップ配線板１００の最外層に、低弾性樹脂層６０を介在させてシリコン基板６２を取り付けるため、多層ビルドアップ配線板１００（コア基板３０）の熱膨張係数と、シリコン基板６２の熱膨張係数との違いにより発生する応力を、該低弾性樹脂層６０で吸収し、内部で断線等が発生することを防ぐことができる。

第１実施形態のＩＣ搭載用基板１０では、シリコンよりなるシリコン基板６２を用いるため、シリコン基板６２を薄くしても強度が保て、ＩＣ搭載用基板１０の厚みを薄くすることで、内部配線の長さを短くすることができる。また、放熱性を高めることが可能となる。

第１実施形態のＩＣ搭載用基板１０では、シリコン基板６２の貫通孔６４と、該貫通孔６４に設けられるスルーホール導体７４との間に絶縁層６６が設けられているため、半導体であるシリコン基板６２側へ電流が流れるのを防ぐことができる。また、該絶縁層６６で、シリコン基板６２とスルーホール導体７４との熱膨張率差による応力を緩和させることができる。

図９に示すように第１実施形態のＩＣ搭載用基板１０では、第２ビルドアップ層２０のうち最外層に位置するＩＣチップ接続用の導体層（パッド）のピッチＰ３は、スルーホール導体７４のピッチＰ１より狭い。このため、ファインピッチなＩＣチップ９０のパッド９２をファンアウトし、広いピッチ幅のドータボート９６のパッド９８へ接続させることができる。

図９に示すように第１実施形態のＩＣ搭載用基板１０では、シリコン基板６２のスルーホール導体７４のピッチＰ１と、多層ビルドアップ配線板１００の実装用導体パッド３６ｂのピッチＰ２とが、同一であるため、一定面積で最も効率良くスルーホール導体７４を配置することができる。

第１実施形態のＩＣ搭載用基板１０では、シリコン基板６２のスルーホール導体７４の径Ｄ１は、多層ビルドアップ配線板１００の実装用導体パッド３６ｂの径Ｄ２よりも小さい。このためため、貫通孔６４の口径Ｄ３を小さくすることで、薄いシリコン基板６２でクラックの発生を防ぐことができる。加えて、スルーホール導体７６とパッド３６ｂとの高い接続性が確保される。

第１実施形態のＩＣ搭載用基板１０では、低弾性樹脂層６０が、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒（変性アミン、多官能フェノール、イミダゾール、メルかブタン、酸無水物等）を含む樹脂組成物よりなる群から選択される少なくとも１種類から成る。このため、低弾性樹脂層６０のＣＴＥを５０ppm以下（好適には１０ppm以上）に容易に調整でき、該低弾性樹脂層６０で、多層ビルドアップ配線板１００（コア基板３０）の熱膨張係数と、シリコン基板６２の熱膨張係数との違いにより発生する応力を吸収し、内部で断線等が発生することを防ぐことができる。

第１実施形態のＩＣ搭載用基板では、低弾性樹脂層６０は、３０℃におけるヤング率が１０ＭＰａ〜１ＧＰａに設定されている。これにより、プリント基板１００の熱膨張係数と、低熱膨張性基板６２の熱膨張係数との違いにより発生する応力を、該低弾性樹脂層６０で吸収し、内部で断線等が発生することを防ぐことができる。

引き続き、図８を参照して上述したＩＣ搭載用基板１０の製造方法について図１〜図７を参照して説明する。
（１）図１（Ａ）に示す、上面側の最外層に実装用導体パッド（スルーホールランド）３６ｂ及び第１導体回路３５から成る第１ビルドアップ層３７を備える多層ビルドアップ配線板１００に、低弾性樹脂層６０を介してシリコン基板６２を貼り付ける（図１（Ｂ））。この後、研磨を行いシリコン基板６２の表面を平滑にすることも可能である。これによりビルドアップ層の形成が容易になる。

（２）レーザにより、実装用導体パッド３６ｂに至る開口６４を、シリコン基板６２及び低弾性樹脂層６０に穿設する（図１（Ｃ））。
（３）開口６４内、及び、シリコン基板６２の表面に樹脂から成る絶縁層６６を形成する（図２（Ａ））。
（４）開口６４内の絶縁層６６に、レーザにより実装用導体パッド３６ｂに至る開口６８を形成する（図２（Ｂ））。
（５）シリコン基板６２表面、及び、開口６８内の絶縁層６６上に無電解めっきにより無電解めっき膜７０を形成する（図２（Ｃ））。

（６）無電解めっき膜７０を介して、電解めっきを施し、開口６８内を電解めっき７２で充填する（図３（Ａ））。
（７）所定パターンのエッチングレジスト７３を形成する（図３（Ｂ））。

（８）エッチングレジスト７３の非形成部で電解めっき７２及び無電解めっき膜７０をエッチングにより除去した後、エッチングレジスト７３を剥離する。これにより、シリコン基板６２の上下で導通を取るスルーホール導体７４、及び、シリコン基板６２上の第２導体回路７５を形成する（図４（Ａ））。
（９）シリコン基板６２の絶縁層６６上に層間樹脂絶縁層１２を形成する（図４（Ｂ））。

（１０）層間樹脂絶縁層１２に、レーザにより、スルーホール導体７４に至る開口１２ａを穿設する（図５（Ａ））。
（１１）層間樹脂絶縁層１２表面、及び、開口１２ａ内に無電解めっきにより無電解めっき膜１４を形成する（図５（Ｂ））。

（１２）所定パターンのめっきレジスト１７を形成する（図６（Ａ））。
（１３）無電解めっき膜１４を介して、電解めっきを施し、めっきレジスト１７の非形成部に電解めっき１５を形成し、該開口１２ａを電解めっき１５で充填する（図６（Ｂ））。

（１４）めっきレジスト１７を剥離し、めっきレジスト１７下の無電解めっき膜１４をライトエッチングにより除去する。これにより、層間樹脂絶縁層１２を貫通するバイアホール導体１６及び導体回路１８を形成する（図７（Ａ））。
（１５）上述した（３）〜（１４）の工程を繰り返し、層間樹脂絶縁層１２上に、バイアホール導体２６及び導体回路２８を備える層間樹脂絶縁層２２を形成し、層間樹脂絶縁層１２及び層間樹脂絶縁層２２から成る第２ビルドアップ層２０を完成する（図７（Ｂ））。

（１６）層間樹脂絶縁層２２上に開口７６ａを備えるソルダーレジスト層７６を形成し、ＩＣ搭載用基板１０を製造する（図８）。

ＩＣ搭載用基板１０にＩＣチップ９０を載置し、リフローを行うことで、半田バンプ８２を介してプリント配線板の接続パッドとＩＣチップ９０のパッド９２とが接続される。この後、半田バンプ８４を介してドータボード９６のパッド９８へ取り付ける（図９）。

[第１実施形態の改変例]
図１０は、第１実施形態の改変例に係るＩＣ搭載用基板１０の断面図である。
第１実施形態の改変例では、ＩＣ搭載用基板１０のシリコン基板６２上に焼成によって形成された薄膜コンデンサ１１０が設けられている。該薄膜コンデンサ１１０は、電極膜１１２、１１４間にセラミックから成る高誘電率の誘電体膜１１６が配置されて成る。

第１実施形態の改変例では、薄膜コンデンサ１１０は、焼成によりシリコン基板６２に形成してから多層ビルドアップ配線板１００に取り付けるられている。このため、焼成後の良品のみを多層ビルドアップ配線板１００に取り付けることで、コンデンサの歩留まりに関係なく、ＩＣ搭載用基板１０を製造することができる。更に、シリコン基板６２上に薄膜コンデンサを形成する場合、シリコン基板６２をは平滑であり誘電体形成が容易であり、歩留まりを向上させることができる。なお、第１実施形態の改変例では、シリコン基板６２上にコンデンサを設けたが、これ以外にも、あるいは、コンデンサと共にＬ、Ｒ、ＶＲＭ（電圧レギュレータモジュール）等の受動素子を設けることも可能である。

[第２実施形態]
図１１は、第２実施形態のＩＣ搭載用基板１０の断面図である。
上述した第１実施形態では、シリコン基板６２上にビルドアップ配線層１２、１４、１６、２２、２４、２６を形成した。これに対して第２実施形態では、ビルドアップ配線層を設けず、スルーホール導体７４に直接、ＩＣチップを接続するように構成されている。

[第３実施形態]
図１２は、第３実施形態のＩＣ搭載用基板１０の断面図である。
上述した第１、第２実施形態では、スルーホール３６が、コア基板３０及び層間樹脂絶縁層３４を貫通するように形成された。これに対して、第３実施形態では、スルーホール３６がコア基板３０を貫通し、該コア基板３０にランド（実装用導体パッド）３６ｂが形成され、該ランド３６ｂにシリコン基板６２のスルーホール導体７４が接続されている。

[第４実施形態]
引き続き、本発明の第４実施形態に掛かるＩＣ搭載用基板の製造方法について図１３を参照して説明する。第１〜第３実施形態では、シリコン基板６２を低弾性樹脂層６０に貼り付けてから貫通孔６４を穿設した。これに対して、第４実施形態では、図１３（Ａ）に示す多層ビルドアップ配線板１００に、予め通孔６２ａを形成したシリコン基板６２を貼り付け（図１３（Ｂ））、該通孔６２ａを介してレーザで低弾性樹脂層６０に貫通孔６４を穿設する（図１３（Ｃ））。以降の工程は、第１実施形態と同様であるため説明を省略する。第４実施形態は、加工が容易である利点がある。

[第５実施形態]
本発明の第５実施形態に掛かるＩＣ搭載用基板の製造方法について図１４及び図１５を参照して説明する。
第５実施形態では、図１４（Ａ）に示す通孔６２ａを備えるシリコン基板６２に絶縁膜６３を形成する（図１４（Ｂ））。この絶縁膜６３の形成は、例えばシリコン基板６２に対して約１０００℃で熱酸化処理を施すことにより行う。熱酸化処理の換わりにＣＶＤにより絶縁膜を形成することも可能である。

多層ビルドアップ配線板１００に、通孔６２ａを備え絶縁膜６３を形成したシリコン基板６２を貼り付け（図１４（Ｃ））、該通孔６２ａを介してレーザで低弾性樹脂層６０に貫通孔６４を穿設する（図１５（Ｄ））。その後、図２（Ｃ）及び図３（Ａ）を参照して上述した第１実施形態と同様に、シリコン基板６２表面及び貫通孔６４上に無電解めっきにより無電解めっき膜７０を形成し、無電解めっき膜７０を介して、電解めっきを施し、貫通孔６４内を電解めっき７２で充填する（図１５（Ｂ））。以降の工程は、第１実施形態と同様であるため説明を省略する。第５実施形態は、加工が容易である利点がある。

上述した実施形態では、低熱膨張性基板としてシリコン基板を用いたが、シリコン以外でも、窒化珪素、炭化珪素、窒化アルミニューム、ムライト等種々のセラミック材料の低熱膨張性基板を用いることが可能である。

本発明の第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第１実施形態に係るＩＣ搭載用基板の断面図である。図８に示すＩＣ搭載用基板にＩＣチップを載置した状態を示す断面図である。第１実施形態の改変例に係るＩＣ搭載用基板の断面図である。第２実施形態に係るＩＣ搭載用基板の断面図である。第３実施形態に係るＩＣ搭載用基板の断面図である。本発明の第４実施形態のＩＣ搭載用基板の製造方法を示す工程図である。本発明の第５実施形態のＩＣ搭載用基板の製造方法を示す工程図である。第５実施形態のＩＣ搭載用基板の製造方法を示す工程図である。

符号の説明

１０ＩＣ搭載用基板
１２層間樹脂絶縁層
１６バイアホール導体
１８導体回路
２２層間樹脂絶縁層
２６バイアホール導体
２８導体回路
３０コア基板
３６スルーホール
３６ｂ実装用導体パッド
６０低弾性樹脂層
６２シリコン基板
６２ａ通孔
６４貫通孔
６３絶縁膜
６６絶縁層
７４スルーホール導体

Claims

第１導体回路を有する導体層と樹脂絶縁層とが芯材を備えるコア基板に交互にビルドアップ積層されてなる第１ビルドアップ層を有するプリント基板と、
当該プリント基板の一方の面側において、前記第１ビルドアップ層のうち最外層に位置する導体層上及び樹脂絶縁層上に形成されてなる低弾性樹脂層と、
当該低弾性樹脂層上に形成されてなるセラミック又はシリコンからなる低熱膨張性基板と、
当該低熱膨張性基板及び前記低弾性樹脂層を貫通するスルーホール導体と、
前記低熱膨張性基板の一方の面側に形成されてなる第２導体回路とを備え、
前記スルーホール導体は、前記第１ビルドアップ層のうち最外層に位置する導体層と前記低熱膨張性基板上の第２導体回路とを電気的に接続してなり、
前記低熱膨張性基板上、及び、当該低熱膨張性基板上の一方の面側の第２導体回路上には、第３導体回路を有する導体層と層間樹脂絶縁層とが交互に積層されてなる第２ビルドアップ層が形成されているＩＣ搭載用基板。
前記コア基板の前記第１ビルドアップ層の反対面に、導体層と層間樹脂絶縁層とが交互に積層されてなる第３ビルドアップ層が形成されている請求項１のＩＣ搭載用基板。
前記第２ビルドアップ層のうち最外層に位置する導体層のピッチは、前記スルーホール導体のピッチより狭い請求項１のＩＣ搭載用基板。
前記第２ビルドアップ層のうち最下層に位置する導体層のピッチは、前記スルーホール導体のピッチとほぼ同一である請求項１〜請求項３のいずれか１のＩＣ搭載用基板。
前記低熱膨張性基板のスルーホール導体の径は、前記低熱膨張性基板の第２導体回路うちの導体パッドの径よりも小さい請求項１〜請求項４のいずれか１のＩＣ搭載用基板。
前記低熱膨張性基板は、シリコンよりなる請求項１のＩＣ搭載用基板。
前記低弾性樹脂層は、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物よりなる群から選択される少なくとも１種類から成る請求項１〜請求項６のいずれか１のＩＣ搭載用基板。
前記低弾性樹脂層は、３０℃におけるヤング率が１０ＭＰａ〜１ＧＰａである請求項７のＩＣ搭載用基板。
前記低熱膨張性基板上に、Ｌ、Ｃ、Ｒ、ＶＲＭ（電圧レギュレータモジュール）の少なくとも１が設けられている請求項１〜請求項８のいずれか１のＩＣ搭載用基板。