JP4509189B2 - Icチップ搭載用基板 - Google Patents
Icチップ搭載用基板 Download PDFInfo
- Publication number
- JP4509189B2 JP4509189B2 JP2008012580A JP2008012580A JP4509189B2 JP 4509189 B2 JP4509189 B2 JP 4509189B2 JP 2008012580 A JP2008012580 A JP 2008012580A JP 2008012580 A JP2008012580 A JP 2008012580A JP 4509189 B2 JP4509189 B2 JP 4509189B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- substrate
- thermal expansion
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
当該プリント基板100の一方の面側において、前記第1ビルドアップ層37のうち最外層に位置する導体層35上及び樹脂絶縁層34上に形成されてなる低弾性樹脂層60と、
当該低弾性樹脂層60上に形成されてなるセラミック又はシリコンからなる低熱膨張性基板62と、
当該低熱膨張性基板62及び前記低弾性樹脂層60を貫通するスルーホール導体74と、
前記低熱膨張性基板62の一方の面側に形成されてなる第2導体回路75とを備え、
前記スルーホール導体74は、前記第1ビルドアップ層37のうち最外層に位置する導体層35と前記低熱膨張性基板62上の第2導体回路75とを電気的に接続してなることを技術的特徴とする。
以下、本発明の第1実施形態に係るIC搭載用基板について図1〜図9を参照して説明する。
図1(A)は、IC搭載用基板を構成する多層ビルドアップ配線板100の断面を示す。図8は、IC搭載用基板10の断面図を、図9は、図8に示すIC搭載用基板10にICチップ90を取り付け、ドータボード96へ載置した状態を示している。図8に示すように、IC搭載用基板10では、図1(A)に示す多層ビルドアップ配線板100の第1ビルドアップ層37に、低弾性樹脂層60を介在させてシリコン基板62を設け、更に、シリコン基板62上に、導体回路18を有する層間樹脂絶縁層12を設け、該層間樹脂絶縁層12上に、導体回路28を備える層間樹脂絶縁層22を設けてなる。層間樹脂絶縁層12は、バイアホール導体16を介して接続され、層間樹脂絶縁層22は、バイアホール導体26を介して接続がなされる。バイアホール16及び導体回路18を有する層間樹脂絶縁層12と、バイアホール26及び導体回路28を備える層間樹脂絶縁層22とが第2ビルドアップ層20を構成する。層間樹脂絶縁層22の上層には、例えば、ソルダーレジスト層76が設けられ、ソルダーレジスト層76の開口76aから露出した導体回路28及びバイアホール導体26がICチップ90を搭載するためのパッドを構成する。
(1)図1(A)に示す、上面側の最外層に実装用導体パッド(スルーホールランド)36b及び第1導体回路35から成る第1ビルドアップ層37を備える多層ビルドアップ配線板100に、低弾性樹脂層60を介してシリコン基板62を貼り付ける(図1(B))。この後、研磨を行いシリコン基板62の表面を平滑にすることも可能である。これによりビルドアップ層の形成が容易になる。
(3)開口64内、及び、シリコン基板62の表面に樹脂から成る絶縁層66を形成する(図2(A))。
(4)開口64内の絶縁層66に、レーザにより実装用導体パッド36bに至る開口68を形成する(図2(B))。
(5)シリコン基板62表面、及び、開口68内の絶縁層66上に無電解めっきにより無電解めっき膜70を形成する(図2(C))。
(7)所定パターンのエッチングレジスト73を形成する(図3(B))。
(9)シリコン基板62の絶縁層66上に層間樹脂絶縁層12を形成する(図4(B))。
(11)層間樹脂絶縁層12表面、及び、開口12a内に無電解めっきにより無電解めっき膜14を形成する(図5(B))。
(13)無電解めっき膜14を介して、電解めっきを施し、めっきレジスト17の非形成部に電解めっき15を形成し、該開口12aを電解めっき15で充填する(図6(B))。
(15)上述した(3)〜(14)の工程を繰り返し、層間樹脂絶縁層12上に、バイアホール導体26及び導体回路28を備える層間樹脂絶縁層22を形成し、層間樹脂絶縁層12及び層間樹脂絶縁層22から成る第2ビルドアップ層20を完成する(図7(B))。
図10は、第1実施形態の改変例に係るIC搭載用基板10の断面図である。
第1実施形態の改変例では、IC搭載用基板10のシリコン基板62上に焼成によって形成された薄膜コンデンサ110が設けられている。該薄膜コンデンサ110は、電極膜112、114間にセラミックから成る高誘電率の誘電体膜116が配置されて成る。
図11は、第2実施形態のIC搭載用基板10の断面図である。
上述した第1実施形態では、シリコン基板62上にビルドアップ配線層12、14、16、22、24、26を形成した。これに対して第2実施形態では、ビルドアップ配線層を設けず、スルーホール導体74に直接、ICチップを接続するように構成されている。
図12は、第3実施形態のIC搭載用基板10の断面図である。
上述した第1、第2実施形態では、スルーホール36が、コア基板30及び層間樹脂絶縁層34を貫通するように形成された。これに対して、第3実施形態では、スルーホール36がコア基板30を貫通し、該コア基板30にランド(実装用導体パッド)36bが形成され、該ランド36bにシリコン基板62のスルーホール導体74が接続されている。
引き続き、本発明の第4実施形態に掛かるIC搭載用基板の製造方法について図13を参照して説明する。第1〜第3実施形態では、シリコン基板62を低弾性樹脂層60に貼り付けてから貫通孔64を穿設した。これに対して、第4実施形態では、図13(A)に示す多層ビルドアップ配線板100に、予め通孔62aを形成したシリコン基板62を貼り付け(図13(B))、該通孔62aを介してレーザで低弾性樹脂層60に貫通孔64を穿設する(図13(C))。以降の工程は、第1実施形態と同様であるため説明を省略する。第4実施形態は、加工が容易である利点がある。
本発明の第5実施形態に掛かるIC搭載用基板の製造方法について図14及び図15を参照して説明する。
第5実施形態では、図14(A)に示す通孔62aを備えるシリコン基板62に絶縁膜63を形成する(図14(B))。この絶縁膜63の形成は、例えばシリコン基板62に対して約1000℃で熱酸化処理を施すことにより行う。熱酸化処理の換わりにCVDにより絶縁膜を形成することも可能である。
12 層間樹脂絶縁層
16 バイアホール導体
18 導体回路
22 層間樹脂絶縁層
26 バイアホール導体
28 導体回路
30 コア基板
36 スルーホール
36b 実装用導体パッド
60 低弾性樹脂層
62 シリコン基板
62a 通孔
64 貫通孔
63 絶縁膜
66 絶縁層
74 スルーホール導体
Claims (9)
- 第1導体回路を有する導体層と樹脂絶縁層とが芯材を備えるコア基板に交互にビルドアップ積層されてなる第1ビルドアップ層を有するプリント基板と、
当該プリント基板の一方の面側において、前記第1ビルドアップ層のうち最外層に位置する導体層上及び樹脂絶縁層上に形成されてなる低弾性樹脂層と、
当該低弾性樹脂層上に形成されてなるセラミック又はシリコンからなる低熱膨張性基板と、
当該低熱膨張性基板及び前記低弾性樹脂層を貫通するスルーホール導体と、
前記低熱膨張性基板の一方の面側に形成されてなる第2導体回路とを備え、
前記スルーホール導体は、前記第1ビルドアップ層のうち最外層に位置する導体層と前記低熱膨張性基板上の第2導体回路とを電気的に接続してなり、
前記低熱膨張性基板上、及び、当該低熱膨張性基板上の一方の面側の第2導体回路上には、第3導体回路を有する導体層と層間樹脂絶縁層とが交互に積層されてなる第2ビルドアップ層が形成されているIC搭載用基板。 - 前記コア基板の前記第1ビルドアップ層の反対面に、導体層と層間樹脂絶縁層とが交互に積層されてなる第3ビルドアップ層が形成されている請求項1のIC搭載用基板。
- 前記第2ビルドアップ層のうち最外層に位置する導体層のピッチは、前記スルーホール導体のピッチより狭い請求項1のIC搭載用基板。
- 前記第2ビルドアップ層のうち最下層に位置する導体層のピッチは、前記スルーホール導体のピッチとほぼ同一である請求項1〜請求項3のいずれか1のIC搭載用基板。
- 前記低熱膨張性基板のスルーホール導体の径は、前記低熱膨張性基板の第2導体回路うちの導体パッドの径よりも小さい請求項1〜請求項4のいずれか1のIC搭載用基板。
- 前記低熱膨張性基板は、シリコンよりなる請求項1のIC搭載用基板。
- 前記低弾性樹脂層は、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物よりなる群から選択される少なくとも1種類から成る請求項1〜請求項6のいずれか1のIC搭載用基板。
- 前記低弾性樹脂層は、30℃におけるヤング率が10MPa〜1GPaである請求項7のIC搭載用基板。
- 前記低熱膨張性基板上に、L、C、R、VRM(電圧レギュレータモジュール)の少なくとも1が設けられている請求項1〜請求項8のいずれか1のIC搭載用基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US95467107P | 2007-08-08 | 2007-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044118A JP2009044118A (ja) | 2009-02-26 |
JP4509189B2 true JP4509189B2 (ja) | 2010-07-21 |
Family
ID=40444484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008012580A Expired - Fee Related JP4509189B2 (ja) | 2007-08-08 | 2008-01-23 | Icチップ搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4509189B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036253A (ja) * | 1999-07-26 | 2001-02-09 | Shinko Electric Ind Co Ltd | 多層配線回路基板及びその製造方法 |
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004356569A (ja) * | 2003-05-30 | 2004-12-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
-
2008
- 2008-01-23 JP JP2008012580A patent/JP4509189B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036253A (ja) * | 1999-07-26 | 2001-02-09 | Shinko Electric Ind Co Ltd | 多層配線回路基板及びその製造方法 |
JP2002289735A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置 |
JP2004356569A (ja) * | 2003-05-30 | 2004-12-16 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP2009044118A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6192581B1 (en) | Method of making printed circuit board | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
EP2178116B1 (en) | Ic mounting substrate and method for manufacturing the same | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
US20110018123A1 (en) | Semiconductor package and method of manufacturing the same | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4726546B2 (ja) | 配線基板の製造方法 | |
US7602062B1 (en) | Package substrate with dual material build-up layers | |
WO2015151512A1 (ja) | インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
US8395054B2 (en) | Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element | |
KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2015053350A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
CN111524863A (zh) | 半导体器件及其制造方法 | |
US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
US8546922B2 (en) | Wiring board | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
WO2016114133A1 (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
JP4509189B2 (ja) | Icチップ搭載用基板 | |
JP2015018988A (ja) | キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置 | |
CN108305864B (zh) | 端子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |