JP4407527B2 - 部品内蔵モジュールの製造方法 - Google Patents
部品内蔵モジュールの製造方法 Download PDFInfo
- Publication number
- JP4407527B2 JP4407527B2 JP2005035588A JP2005035588A JP4407527B2 JP 4407527 B2 JP4407527 B2 JP 4407527B2 JP 2005035588 A JP2005035588 A JP 2005035588A JP 2005035588 A JP2005035588 A JP 2005035588A JP 4407527 B2 JP4407527 B2 JP 4407527B2
- Authority
- JP
- Japan
- Prior art keywords
- resin substrate
- module
- resin
- component
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1(a)は、本発明の実施の形態1における部品内蔵モジュールの要部断面図であり、図1(b)は、本発明の実施の形態1における部品内蔵配線基板の要部断面図である。
図3(a)は、本発明の実施の形態2における部品内蔵モジュールの要部断面図であり、図3(b)は、本発明の実施の形態2における部品内蔵配線基板の要部断面図である。なお、図3において、図1と同じ構成要素については同じ符号を用い説明を省略する。
図4(a)は、本発明の実施の形態3における部品内蔵モジュールの要部断面図であり、図4(b)は、本発明の実施の形態3における部品内蔵配線基板の要部断面図である。なお、図4において、図1と同じ構成要素については同じ符号を用い説明を省略する。
図7(a)は、本発明の実施の形態4における部品内蔵モジュールの要部断面図であり、図7(b)は、本発明の実施の形態4における部品内蔵配線基板の要部断面図である。
図11(a)は、本発明の実施の形態5における部品内蔵モジュールの要部断面図であり、図11(b)は、本発明の実施の形態5における部品内蔵配線基板の要部断面図である。なお、図11において、図1と同じ構成要素については同じ符号を用い説明を省略する。
図13(a)は、本発明の実施の形態6における部品内蔵モジュールの要部断面図であり、図13(b)は、本発明の実施の形態6における部品内蔵配線基板の要部断面図である。なお、図13において、図1と同じ構成要素については同じ符号を用い説明を省略する。
図15は、本発明の実施の形態7における部品内蔵配線基板の要部断面図である。なお、図15において、図1と同じ構成要素については同じ符号を用い説明を省略する。
図16は、本発明の実施の形態8における部品内蔵配線基板の要部断面図である。
2 突起状電極(バンプ)
3,86 端面
4,133 第1の樹脂基板
5,35,45,55,65,75 第2の樹脂基板
6 開口部
7,143 第3の樹脂基板
8 隙間
10,89,124,125,132,142 端子または配線パターン
20,30,40,50,60,70,80,90,100 部品内蔵モジュール
21,31,41,51,61,71,81,91,101,111,121,131,141,151 部品内蔵配線基板
66 貫通孔
83,87 接続電極
84,88 接続ビア
85 孔
112,148 導電ビア
Claims (7)
- 一方の面に突起状電極を有する電子部品を、前記突起状電極の端面が露出するように第1の樹脂基板に圧入する工程と、
前記第1の樹脂基板の上に前記電子部品を収納する開口部を有する第2の樹脂基板と、前記第2の樹脂基板の上に第3の樹脂基板とをそれぞれ載置する工程と、
前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程とを備えることを特徴とする部品内蔵モジュールの製造方法であって、
前記第1の樹脂基板、前記第3の樹脂基板の面積よりも小さい面積を有する電子部品を収納する開口部を有する第2の樹脂基板を用い、前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程において、前記第2の樹脂基板の周囲と、前記開口部と前記電子部品の隙間とに、前記第1の樹脂基板と前記第3の樹脂基板との融着層を形成することを特徴とする部品内蔵モジュールの製造方法。 - 少なくとも一方の面に接続電極を有する電子部品を第1の樹脂基板に載置する工程と、
前記第1の樹脂基板の上に前記電子部品を収納する開口部を有する第2の樹脂基板と、前記第2の樹脂基板の上に第3の樹脂基板とをそれぞれ載置する工程と、
前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程と、
前記第1の樹脂基板または前記第3の樹脂基板に前記接続電極と接続される接続ビアを形成する工程とを備えることを特徴とする部品内蔵モジュールの製造方法において、
前記第1の樹脂基板、前記第3の樹脂基板の面積よりも小さい面積を有する電子部品を収納する開口部を有する第2の樹脂基板を用い、前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程において、前記第2の樹脂基板の周囲と、前記開口部と前記電子部品の隙間とに、前記第1の樹脂基板と前記第3の樹脂基板との融着層を形成することを特徴とする部品内蔵モジュールの製造方法。 - 一方の面に突起状電極を有する電子部品を、前記突起状電極の端面が露出するように第1の樹脂基板に圧入する工程と、
前記第1の樹脂基板の上に前記電子部品を収納する開口部を有する第2の樹脂基板と、前記第2の樹脂基板の上に第3の樹脂基板とをそれぞれ載置する工程と、
前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程とを備えることを特徴とする部品内蔵モジュールの製造方法であって、
前記開口部を有する第2の樹脂基板に複数の貫通孔を設け、前記一体化する工程前に、前記貫通孔内に、前記第1の樹脂基板または前記第3の樹脂基板と同じ樹脂が予め充填し、前記一体化する工程をすることを特徴とする部品内蔵モジュールの製造方法。 - 少なくとも一方の面に接続電極を有する電子部品を第1の樹脂基板に載置する工程と、
前記第1の樹脂基板の上に前記電子部品を収納する開口部を有する第2の樹脂基板と、前記第2の樹脂基板の上に第3の樹脂基板とをそれぞれ載置する工程と、
前記第1の樹脂基板と前記第2の樹脂基板と前記第3の樹脂基板を熱融着により一体化する工程と、
前記第1の樹脂基板または前記第3の樹脂基板に前記接続電極と接続される接続ビアを形成する工程とを備えることを特徴とする部品内蔵モジュールの製造方法において、
前記開口部を有する第2の樹脂基板に複数の貫通孔を設け、前記一体化する工程前に、前記貫通孔内に、前記第1の樹脂基板または前記第3の樹脂基板と同じ樹脂が予め充填し、前記一体化する工程をすることを特徴とする部品内蔵モジュールの製造方法。 - 前記電子部品と前記第2の樹脂基板の前記開口部との間に隙間を設けておくことを特徴とする請求項1から請求項4までのいずれか1項に記載の部品内蔵モジュールの製造方法。
- 前記第1の樹脂基板と、前記第2の樹脂基板と、前記第3の樹脂基板とを貫通する導電ビアを形成する工程をさらに備えることを特徴とする請求項1から5のいずれか1項に記載の部品内蔵モジュールの製造方法。
- 請求項6に記載の方法で製造された部品内蔵モジュールを複数枚積層し、前記導電ビアと、前記部品内蔵モジュールの下面に形成された端子または配線パターンとを3次元的に接続する工程をさらに備えることを特徴とする部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005035588A JP4407527B2 (ja) | 2005-02-14 | 2005-02-14 | 部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005035588A JP4407527B2 (ja) | 2005-02-14 | 2005-02-14 | 部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222334A JP2006222334A (ja) | 2006-08-24 |
JP4407527B2 true JP4407527B2 (ja) | 2010-02-03 |
Family
ID=36984415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005035588A Expired - Fee Related JP4407527B2 (ja) | 2005-02-14 | 2005-02-14 | 部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4407527B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270633A (ja) * | 2007-04-24 | 2008-11-06 | Cmk Corp | 半導体素子内蔵基板 |
WO2011132274A1 (ja) * | 2010-04-21 | 2011-10-27 | 株式会社メイコー | 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 |
KR101085733B1 (ko) | 2010-05-28 | 2011-11-21 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
WO2012005394A1 (en) * | 2010-07-09 | 2012-01-12 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
KR20120026855A (ko) | 2010-09-10 | 2012-03-20 | 삼성전기주식회사 | 임베디드 볼 그리드 어레이 기판 및 그 제조 방법 |
KR101204233B1 (ko) * | 2010-12-22 | 2012-11-26 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
WO2014167988A1 (ja) * | 2013-04-10 | 2014-10-16 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
KR102544561B1 (ko) * | 2016-02-03 | 2023-06-16 | 삼성전기주식회사 | 인쇄회로기판 |
JP7103030B2 (ja) * | 2018-07-31 | 2022-07-20 | Tdk株式会社 | 電子部品内蔵パッケージ及びその製造方法 |
-
2005
- 2005-02-14 JP JP2005035588A patent/JP4407527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006222334A (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4407527B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP4504798B2 (ja) | 多段構成半導体モジュール | |
US7768795B2 (en) | Electronic circuit device, electronic device using the same, and method for manufacturing the same | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5195422B2 (ja) | 配線基板、実装基板及び電子装置 | |
JP5088138B2 (ja) | 実装基板および電子機器 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
JP4447143B2 (ja) | 半導体装置及びその製造方法 | |
JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP5589302B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
US20100327044A1 (en) | Method for manufacturing electronic component module | |
JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
JP4285309B2 (ja) | 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 | |
JP6639934B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
JP2009246144A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
JP2003197822A (ja) | 配線基板、多層配線基板およびそれらの製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |