JP2002246745A - 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 - Google Patents
三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材Info
- Publication number
- JP2002246745A JP2002246745A JP2001037126A JP2001037126A JP2002246745A JP 2002246745 A JP2002246745 A JP 2002246745A JP 2001037126 A JP2001037126 A JP 2001037126A JP 2001037126 A JP2001037126 A JP 2001037126A JP 2002246745 A JP2002246745 A JP 2002246745A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- resin
- package
- layer
- dimensional mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 歩留まり及び信頼性に優れた三次元実装パッ
ケージの製造方法を提供することにある。 【解決手段】 半硬化状態の樹脂からなる接着層２２を
表層に有し、接着層２２を構成する樹脂よりも硬化程度
の進んだ樹脂を構成要素とするコア基材２１を内層に有
する接着材３を用意する。回路基板２上に半導体チップ
４を搭載したパッケージモジュール５間に接着材３を介
在させ、この状態で加熱プレスを行う。その結果、三次
元実装パッケージ１が製造される。
ケージの製造方法を提供することにある。 【解決手段】 半硬化状態の樹脂からなる接着層２２を
表層に有し、接着層２２を構成する樹脂よりも硬化程度
の進んだ樹脂を構成要素とするコア基材２１を内層に有
する接着材３を用意する。回路基板２上に半導体チップ
４を搭載したパッケージモジュール５間に接着材３を介
在させ、この状態で加熱プレスを行う。その結果、三次
元実装パッケージ１が製造される。
Description
【０００１】
【発明の属する技術分野】本発明は、三次元実装パッケ
ージ及びその製造方法、三次元実装パッケージ製造用接
着材に関するものである。
ージ及びその製造方法、三次元実装パッケージ製造用接
着材に関するものである。
【０００２】
【従来の技術】近年、ＩＣチップの高容量化・高密度化
の進展に伴い、携帯電話や次世代携帯情報端末等のよう
な携帯機器の小型化・高機能化が進んでいる。このた
め、携帯機器に用いられるＩＣチップをよりいっそう高
密度に実装可能なパッケージング構造が求められてい
る。現状における高密度パッケージング構造としては、
いわゆるＣＳＰ（チップサイズパッケージ）が知られて
いる。しかし、ＣＳＰの場合、最低でもチップサイズと
同程度の実装面積が必要になる。ゆえに、今後さらに実
装密度を上げていくためには、従来の平面構造ではなく
三次元的に半導体チップを実装することが必須となる。
このような事情のもと、最近では三次元実装パッケージ
と呼ばれるパッケージング構造が提案されるに至ってい
る。
の進展に伴い、携帯電話や次世代携帯情報端末等のよう
な携帯機器の小型化・高機能化が進んでいる。このた
め、携帯機器に用いられるＩＣチップをよりいっそう高
密度に実装可能なパッケージング構造が求められてい
る。現状における高密度パッケージング構造としては、
いわゆるＣＳＰ（チップサイズパッケージ）が知られて
いる。しかし、ＣＳＰの場合、最低でもチップサイズと
同程度の実装面積が必要になる。ゆえに、今後さらに実
装密度を上げていくためには、従来の平面構造ではなく
三次元的に半導体チップを実装することが必須となる。
このような事情のもと、最近では三次元実装パッケージ
と呼ばれるパッケージング構造が提案されるに至ってい
る。
【０００３】この種のパッケージは、薄型基材に薄型Ｉ
Ｃチップを搭載したもの（即ちパッケージモジュール）
をプリプレグを介して複数枚積層するとともに、各基材
の導体層間をスルーホールやバイアホールを介して電気
的に接続した構造を有している。ここで、従来における
三次元実装パッケージの製造方法の一例を簡単に説明す
る。
Ｃチップを搭載したもの（即ちパッケージモジュール）
をプリプレグを介して複数枚積層するとともに、各基材
の導体層間をスルーホールやバイアホールを介して電気
的に接続した構造を有している。ここで、従来における
三次元実装パッケージの製造方法の一例を簡単に説明す
る。
【０００４】まず、導体層を有する回路基板を作製する
とともに、回路基板におけるチップ搭載エリアに薄型Ｉ
Ｃチップをバンプ等を用いて接合することにより、パッ
ケージモジュールを得る。次いで、得られた複数枚のパ
ッケージモジュールをプリプレグとともに積層し、この
状態で積層体に対する加熱プレスを行う。その結果、プ
リプレグ中に含浸されていた未硬化の樹脂が硬化し、そ
の硬化した樹脂を介して各層が接着される。次いで、各
層が一体化した積層体にスルーホールを形成し、外形加
工等を行うことにより、所望の三次元実装パッケージが
完成するようになっている。
とともに、回路基板におけるチップ搭載エリアに薄型Ｉ
Ｃチップをバンプ等を用いて接合することにより、パッ
ケージモジュールを得る。次いで、得られた複数枚のパ
ッケージモジュールをプリプレグとともに積層し、この
状態で積層体に対する加熱プレスを行う。その結果、プ
リプレグ中に含浸されていた未硬化の樹脂が硬化し、そ
の硬化した樹脂を介して各層が接着される。次いで、各
層が一体化した積層体にスルーホールを形成し、外形加
工等を行うことにより、所望の三次元実装パッケージが
完成するようになっている。
【０００５】
【発明が解決しようとする課題】ところが、従来技術に
おいてパッケージモジュール及びプリプレグの積層体に
対して加熱プレスを行うと、プリプレグ中に含浸されて
いた未硬化の樹脂が無秩序に流動しやすく、積層体にお
ける各層が位置ズレを起こしやすい。ゆえに、製品に高
い寸法精度を確保することが難しく、歩留まり低下を来
すおそれがある。
おいてパッケージモジュール及びプリプレグの積層体に
対して加熱プレスを行うと、プリプレグ中に含浸されて
いた未硬化の樹脂が無秩序に流動しやすく、積層体にお
ける各層が位置ズレを起こしやすい。ゆえに、製品に高
い寸法精度を確保することが難しく、歩留まり低下を来
すおそれがある。
【０００６】また、このような流動が起こった場合、樹
脂の偏在によって樹脂量に過不足が生じ、接着部位に高
い信頼性を確保することが難しくなる。本発明は上記の
課題に鑑みてなされたものであり、その目的は、歩留ま
り及び信頼性に優れた三次元実装パッケージを提供する
ことにある。
脂の偏在によって樹脂量に過不足が生じ、接着部位に高
い信頼性を確保することが難しくなる。本発明は上記の
課題に鑑みてなされたものであり、その目的は、歩留ま
り及び信頼性に優れた三次元実装パッケージを提供する
ことにある。
【０００７】本発明の別の目的は、上記の優れたパッケ
ージを得るうえで好適な製造方法、三次元実装パッケー
ジ製造用接着材を提供することにある。
ージを得るうえで好適な製造方法、三次元実装パッケー
ジ製造用接着材を提供することにある。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、回路基板上に半導体
チップを搭載した複数枚のパッケージモジュール同士が
接着材を介して接着された三次元実装パッケージの製造
方法において、半硬化状態の樹脂からなる接着層を表層
に有し、かつ前記接着層を構成する樹脂よりも硬化程度
の進んだ樹脂を構成要素とするコア基材を内層に有する
接着材を、前記パッケージモジュール間に介在させ、こ
の状態で加熱プレスを行うことを特徴とする三次元実装
パッケージの製造方法をその要旨とする。
めに、請求項１に記載の発明では、回路基板上に半導体
チップを搭載した複数枚のパッケージモジュール同士が
接着材を介して接着された三次元実装パッケージの製造
方法において、半硬化状態の樹脂からなる接着層を表層
に有し、かつ前記接着層を構成する樹脂よりも硬化程度
の進んだ樹脂を構成要素とするコア基材を内層に有する
接着材を、前記パッケージモジュール間に介在させ、こ
の状態で加熱プレスを行うことを特徴とする三次元実装
パッケージの製造方法をその要旨とする。
【０００９】請求項２に記載の発明は、請求項１におい
て、前記コア基材において前記回路基板の導体パターン
に略対応する位置に、凸部を設けておくこととした。請
求項３に記載の発明は、請求項２において、前記コア基
材はプリント配線板用の樹脂製絶縁基材であり、前記凸
部は前記樹脂製絶縁基材に設けられたダミーパターンで
あることを特徴とする請求項３に記載の三次元実装パッ
ケージの製造方法。
て、前記コア基材において前記回路基板の導体パターン
に略対応する位置に、凸部を設けておくこととした。請
求項３に記載の発明は、請求項２において、前記コア基
材はプリント配線板用の樹脂製絶縁基材であり、前記凸
部は前記樹脂製絶縁基材に設けられたダミーパターンで
あることを特徴とする請求項３に記載の三次元実装パッ
ケージの製造方法。
【００１０】請求項４に記載の発明では、半硬化状態の
樹脂からなる接着層を表層に有し、前記接着層を構成す
る樹脂よりも硬化程度の進んだ樹脂を構成要素とするコ
ア基材を内層に有する三次元実装パッケージ用接着材を
その要旨とする。
樹脂からなる接着層を表層に有し、前記接着層を構成す
る樹脂よりも硬化程度の進んだ樹脂を構成要素とするコ
ア基材を内層に有する三次元実装パッケージ用接着材を
その要旨とする。
【００１１】請求項５に記載の発明は、請求項４におい
て、半硬化状態の樹脂からなる接着層を表層に有し、完
全硬化状態の樹脂を構成要素とするコア基材を内層に有
するとした。
て、半硬化状態の樹脂からなる接着層を表層に有し、完
全硬化状態の樹脂を構成要素とするコア基材を内層に有
するとした。
【００１２】請求項６に記載の発明は、請求項５におい
て、前記接着層は前記コア基材よりも肉薄であるとし
た。請求項７に記載の発明は、請求項６において、前記
接着層の厚さは５μｍ〜５０μｍであるとした。
て、前記接着層は前記コア基材よりも肉薄であるとし
た。請求項７に記載の発明は、請求項６において、前記
接着層の厚さは５μｍ〜５０μｍであるとした。
【００１３】請求項８に記載の発明は、請求項４乃至７
のいずれか１項において、前記接着層を構成する樹脂と
前記コア基材を構成する樹脂とは同種のものであるとし
た。請求項９に記載の発明では、回路基板上に半導体チ
ップを搭載した複数枚のパッケージモジュール同士が、
請求項４乃至８のいずれか１項に記載の接着材を介して
加熱プレスにより接着された三次元実装パッケージをそ
の要旨とする。
のいずれか１項において、前記接着層を構成する樹脂と
前記コア基材を構成する樹脂とは同種のものであるとし
た。請求項９に記載の発明では、回路基板上に半導体チ
ップを搭載した複数枚のパッケージモジュール同士が、
請求項４乃至８のいずれか１項に記載の接着材を介して
加熱プレスにより接着された三次元実装パッケージをそ
の要旨とする。
【００１４】以下、本発明の「作用」について説明す
る。請求項１〜９に記載の発明によると、加熱プレスを
行うことにより、パッケージモジュール同士が接着材の
接着層を介して接着される。この場合、接着材表層の接
着層を構成している樹脂に流動が起こったとしても、コ
ア基材を構成する硬化程度の進んだ樹脂にはそれほど流
動が起こらない。従って、未硬化の樹脂が無秩序に流動
するようなことはなく、樹脂流動に起因した各層の位置
ズレが起こりにくくなる。よって、この接着材を用いて
製造された製品は寸法精度に優れたものとなる。また、
このような形で樹脂の流動が起こったとしても、樹脂が
偏在するようなことはなく、樹脂量に過不足が生じにく
い。
る。請求項１〜９に記載の発明によると、加熱プレスを
行うことにより、パッケージモジュール同士が接着材の
接着層を介して接着される。この場合、接着材表層の接
着層を構成している樹脂に流動が起こったとしても、コ
ア基材を構成する硬化程度の進んだ樹脂にはそれほど流
動が起こらない。従って、未硬化の樹脂が無秩序に流動
するようなことはなく、樹脂流動に起因した各層の位置
ズレが起こりにくくなる。よって、この接着材を用いて
製造された製品は寸法精度に優れたものとなる。また、
このような形で樹脂の流動が起こったとしても、樹脂が
偏在するようなことはなく、樹脂量に過不足が生じにく
い。
【００１５】請求項２に記載の発明によると、導体パタ
ーンと凸部とが近接または当接した状態となることによ
りパッケージモジュールと接着材との摩擦抵抗が増大す
るため、各層の位置ズレがよりいっそう起こりにくくな
る。
ーンと凸部とが近接または当接した状態となることによ
りパッケージモジュールと接着材との摩擦抵抗が増大す
るため、各層の位置ズレがよりいっそう起こりにくくな
る。
【００１６】請求項３に記載の発明によると、コア基材
であるプリント配線板用の樹脂製絶縁基材は、パッケー
ジモジュールを構成している回路基板との熱膨張係数差
が比較的小さい。このため、加熱プレスによって発生す
る熱応力も小さく、寸法精度や信頼性の向上を図ること
ができる。また、プリント配線板用の樹脂製絶縁基材で
あれば、エッチング等の手法により、凸部としてのダミ
ーパターンを比較的簡単に形成することが可能である。
であるプリント配線板用の樹脂製絶縁基材は、パッケー
ジモジュールを構成している回路基板との熱膨張係数差
が比較的小さい。このため、加熱プレスによって発生す
る熱応力も小さく、寸法精度や信頼性の向上を図ること
ができる。また、プリント配線板用の樹脂製絶縁基材で
あれば、エッチング等の手法により、凸部としてのダミ
ーパターンを比較的簡単に形成することが可能である。
【００１７】請求項５に記載の発明によると、コア基材
が完全硬化状態の樹脂を構成要素とするものであること
から、当該樹脂については流動が全く起こらない。従っ
て、各層の位置ズレがよりいっそう起こりにくくなる。
また、前記コア基材は寸法安定性に優れているため、こ
れを含む接着材を用いることにより製品の寸法精度や信
頼性を確実に向上させることができる。
が完全硬化状態の樹脂を構成要素とするものであること
から、当該樹脂については流動が全く起こらない。従っ
て、各層の位置ズレがよりいっそう起こりにくくなる。
また、前記コア基材は寸法安定性に優れているため、こ
れを含む接着材を用いることにより製品の寸法精度や信
頼性を確実に向上させることができる。
【００１８】請求項６に記載の発明によると、接着層が
コア基材よりも肉薄であるため、接着材全体としての樹
脂の流動量を抑えることができる。また、コア基材のほ
うが相対的に肉厚であることから、接着材自体に好適な
機械的強度が付与され、ハンドリング性を向上させるこ
とができる。
コア基材よりも肉薄であるため、接着材全体としての樹
脂の流動量を抑えることができる。また、コア基材のほ
うが相対的に肉厚であることから、接着材自体に好適な
機械的強度が付与され、ハンドリング性を向上させるこ
とができる。
【００１９】請求項７に記載の発明によると、接着層の
厚さを５μｍ〜５０μｍという好適範囲内にて設定して
いる。接着層の厚さが５μｍ未満であると、接着のため
に最低限必要な樹脂量が確保されなくなる結果、十分な
接着強度が得られなくなり、信頼性の向上を図ることが
困難になるおそれがある。逆に、接着層の厚さが５０μ
ｍを超えると、接着材全体の肉薄化が困難になり、最終
的に肉薄な三次元実装パッケージを得るうえで不利にな
る。
厚さを５μｍ〜５０μｍという好適範囲内にて設定して
いる。接着層の厚さが５μｍ未満であると、接着のため
に最低限必要な樹脂量が確保されなくなる結果、十分な
接着強度が得られなくなり、信頼性の向上を図ることが
困難になるおそれがある。逆に、接着層の厚さが５０μ
ｍを超えると、接着材全体の肉薄化が困難になり、最終
的に肉薄な三次元実装パッケージを得るうえで不利にな
る。
【００２０】請求項８に記載の発明によると、接着層を
構成する樹脂とコア基材を構成する樹脂とが同種のもの
であることから、熱膨張係数等の観点から両者のマッチ
ングが良く、接着強度の向上を図ることができる。従っ
て、製品の信頼性をよりいっそう向上させることができ
る。
構成する樹脂とコア基材を構成する樹脂とが同種のもの
であることから、熱膨張係数等の観点から両者のマッチ
ングが良く、接着強度の向上を図ることができる。従っ
て、製品の信頼性をよりいっそう向上させることができ
る。
【００２１】
【発明の実施の形態】［第１の実施形態］以下、本発明
を具体化した一実施形態の三次元実装パッケージ及びそ
の製造方法を図１〜図４に基づき詳細に説明する。
を具体化した一実施形態の三次元実装パッケージ及びそ
の製造方法を図１〜図４に基づき詳細に説明する。
【００２２】図１には、本実施形態の三次元実装パッケ
ージ１が示されている。このパッケージ１は、回路基板
２と接着材３とを交互に積層して接着した構造を備えて
いる。より具体的にいうと、本実施形態では、３枚の回
路基板２と２枚の接着材３とを用いた構造が採用されて
いる。２枚の回路基板２についてはその上面中央部にＩ
Ｃチップ４が搭載され、これによりいわゆるパッケージ
モジュール５が構成されている。
ージ１が示されている。このパッケージ１は、回路基板
２と接着材３とを交互に積層して接着した構造を備えて
いる。より具体的にいうと、本実施形態では、３枚の回
路基板２と２枚の接着材３とを用いた構造が採用されて
いる。２枚の回路基板２についてはその上面中央部にＩ
Ｃチップ４が搭載され、これによりいわゆるパッケージ
モジュール５が構成されている。
【００２３】このパッケージ１の全体の厚さは０．２ｍ
ｍ以下と極めて肉薄になっている。各回路基板２の導体
層（導体パターン６や接続用パッド７）間は、パッケー
ジ１の表裏を貫通するめっきスルーホール８を介して電
気的に接続されている。同パッケージ１の表裏両面には
ソルダーレジスト９が形成されている。パッケージ１の
片側面においてソルダーレジスト９が形成されていない
部分にある導体層（即ち接続用パッド７）上には、複数
の外部接続端子１０が設けられている。なお、外部接続
端子１０の形態としては図１に示すようなバンプが採用
可能であるほか、例えばピン等が採用可能である。
ｍ以下と極めて肉薄になっている。各回路基板２の導体
層（導体パターン６や接続用パッド７）間は、パッケー
ジ１の表裏を貫通するめっきスルーホール８を介して電
気的に接続されている。同パッケージ１の表裏両面には
ソルダーレジスト９が形成されている。パッケージ１の
片側面においてソルダーレジスト９が形成されていない
部分にある導体層（即ち接続用パッド７）上には、複数
の外部接続端子１０が設けられている。なお、外部接続
端子１０の形態としては図１に示すようなバンプが採用
可能であるほか、例えばピン等が採用可能である。
【００２４】パッケージモジュール５を構成する回路基
板２としては、例えば片側面または両側面に導体パター
ン６を備えるプリント配線板（即ち片面板や両面板）等
が用いられる。導体パターン６の外端部には、めっきス
ルーホール８との導通を図るためのランド部６ａが形成
されている。導体パターン６の内端部には、ＩＣチップ
４を実装するためのパッド部６ｂが形成されている。そ
して、ＩＣチップ４の下面側に形成された外部接続端子
と前記パッド部６ｂとが、それぞれバンプ１１を介して
接合されている。
板２としては、例えば片側面または両側面に導体パター
ン６を備えるプリント配線板（即ち片面板や両面板）等
が用いられる。導体パターン６の外端部には、めっきス
ルーホール８との導通を図るためのランド部６ａが形成
されている。導体パターン６の内端部には、ＩＣチップ
４を実装するためのパッド部６ｂが形成されている。そ
して、ＩＣチップ４の下面側に形成された外部接続端子
と前記パッド部６ｂとが、それぞれバンプ１１を介して
接合されている。
【００２５】回路基板２は薄型であることがよく、本実
施形態においては０．１ｍｍ〜０．１５ｍｍ程度の厚さ
を有する樹脂フィルムに導体層を形成したものが用いら
れている。このような回路基板２を選択することは、最
終的に肉薄な三次元実装パッケージ１を得るうえで有利
だからである。樹脂フィルムの材料としては、例えばエ
ポキシ、ポリイミド、ポリプロピレン等が挙げられる。
同様の理由によりＩＣチップ４も２００μｍ厚以下の薄
型であることがよい。具体的にいうと、本実施形態では
５０μｍ厚程度の薄型ＩＣチップ４が用いられている。
薄型ＩＣチップ４は、いわゆるフェースダウン方式にて
搭載されている。
施形態においては０．１ｍｍ〜０．１５ｍｍ程度の厚さ
を有する樹脂フィルムに導体層を形成したものが用いら
れている。このような回路基板２を選択することは、最
終的に肉薄な三次元実装パッケージ１を得るうえで有利
だからである。樹脂フィルムの材料としては、例えばエ
ポキシ、ポリイミド、ポリプロピレン等が挙げられる。
同様の理由によりＩＣチップ４も２００μｍ厚以下の薄
型であることがよい。具体的にいうと、本実施形態では
５０μｍ厚程度の薄型ＩＣチップ４が用いられている。
薄型ＩＣチップ４は、いわゆるフェースダウン方式にて
搭載されている。
【００２６】このパッケージ１に用いられる接着材３は
シート状であって、回路基板２と同じ外形や寸法を有し
ている。接着材３の中央部には、薄型ＩＣチップ４の大
きさよりも一回り大きい矩形状のデバイスホール１２が
透設されている。即ち、この接着材３は、薄型ＩＣチッ
プ４の厚さ分の空間を確保するためのスペーサとしての
役割も果たしている。シート状接着材３は、全体厚が
０．１ｍｍ〜０．１５ｍｍ程度であることが好ましい。
このようなシート状接着材３を選択することは、最終的
に肉薄な三次元実装パッケージ１を得るうえで有利だか
らである。
シート状であって、回路基板２と同じ外形や寸法を有し
ている。接着材３の中央部には、薄型ＩＣチップ４の大
きさよりも一回り大きい矩形状のデバイスホール１２が
透設されている。即ち、この接着材３は、薄型ＩＣチッ
プ４の厚さ分の空間を確保するためのスペーサとしての
役割も果たしている。シート状接着材３は、全体厚が
０．１ｍｍ〜０．１５ｍｍ程度であることが好ましい。
このようなシート状接着材３を選択することは、最終的
に肉薄な三次元実装パッケージ１を得るうえで有利だか
らである。
【００２７】本実施形態の接着材３は、コア基材２１と
接着層２２とからなる。接着層２２は、コア基材２１の
両側面の表層に形成されている。コア基材２１として
は、例えば回路基板用材料として用いた上記樹脂フィル
ム等を使用することができる。なお、マトリクスである
ガラスクロス基材の空隙が完全硬化状態の樹脂によって
埋められた構造のコア基材２１を用いてもよい。コア基
材２１の厚さは０．０３ｍｍ〜０．１５ｍｍ程度である
ことが好ましい。０．０５ｍｍ未満であると、接着材３
自体に好適な機械的強度を付与することが困難になる。
ゆえに、変形や破損を未然に防ぐために作業を慎重に行
う必要が生じ、ハンドリング性が悪化するおそれがあ
る。０．１５ｍｍを超えると、接着材３自体に好適な機
械的強度が付与される反面、最終的に肉薄な三次元実装
パッケージ１を得るうえで不利になる。
接着層２２とからなる。接着層２２は、コア基材２１の
両側面の表層に形成されている。コア基材２１として
は、例えば回路基板用材料として用いた上記樹脂フィル
ム等を使用することができる。なお、マトリクスである
ガラスクロス基材の空隙が完全硬化状態の樹脂によって
埋められた構造のコア基材２１を用いてもよい。コア基
材２１の厚さは０．０３ｍｍ〜０．１５ｍｍ程度である
ことが好ましい。０．０５ｍｍ未満であると、接着材３
自体に好適な機械的強度を付与することが困難になる。
ゆえに、変形や破損を未然に防ぐために作業を慎重に行
う必要が生じ、ハンドリング性が悪化するおそれがあ
る。０．１５ｍｍを超えると、接着材３自体に好適な機
械的強度が付与される反面、最終的に肉薄な三次元実装
パッケージ１を得るうえで不利になる。
【００２８】コア基材２１の表層に設けられる接着層２
２は、コア基材２１よりも肉薄であることがよい。その
理由は、接着材３全体としての樹脂の流動量を抑えるこ
とができるからである。また、コア基材２１のほうが相
対的に肉厚であれば、接着材３自体に好適な機械的強度
を付与することができ、ハンドリング性の向上につなが
るからである。
２は、コア基材２１よりも肉薄であることがよい。その
理由は、接着材３全体としての樹脂の流動量を抑えるこ
とができるからである。また、コア基材２１のほうが相
対的に肉厚であれば、接着材３自体に好適な機械的強度
を付与することができ、ハンドリング性の向上につなが
るからである。
【００２９】より具体的にいうと、接着層２２の厚さは
５μｍ〜５０μｍであることがよく、さらには１０μｍ
〜４０μｍであることがよく、特には１５μｍ〜２５μ
ｍであることがよい。接着層２２の厚さが５μｍ未満で
あると、接着のために最低限必要な樹脂量が確保されな
くなる。この結果、十分な接着強度が得られなくなり、
信頼性の向上を図ることが困難になるおそれがある。逆
に、接着層２２の厚さが５０μｍを超えると、接着材３
全体の肉薄化が困難になり、最終的に肉薄な三次元実装
パッケージ１を得るうえで不利になる。
５μｍ〜５０μｍであることがよく、さらには１０μｍ
〜４０μｍであることがよく、特には１５μｍ〜２５μ
ｍであることがよい。接着層２２の厚さが５μｍ未満で
あると、接着のために最低限必要な樹脂量が確保されな
くなる。この結果、十分な接着強度が得られなくなり、
信頼性の向上を図ることが困難になるおそれがある。逆
に、接着層２２の厚さが５０μｍを超えると、接着材３
全体の肉薄化が困難になり、最終的に肉薄な三次元実装
パッケージ１を得るうえで不利になる。
【００３０】接着層２２を構成する樹脂としては、例え
ばエポキシ、ポリイミド、ポリプロピレン等が挙げられ
る。この場合、接着層２２を構成する樹脂及びコア基材
２１を構成する樹脂として、同種のもの同士を選択する
ことが好ましい。その理由は、同種のものを選択した場
合、両者の熱膨張係数差が極めて小さくなるため、熱応
力が発生しにくくなり、接着強度が向上するからであ
る。なお、接着層２２を構成する樹脂中には、シリカガ
ラス等の無機物からなるフィラー等が含まれていても構
わない。
ばエポキシ、ポリイミド、ポリプロピレン等が挙げられ
る。この場合、接着層２２を構成する樹脂及びコア基材
２１を構成する樹脂として、同種のもの同士を選択する
ことが好ましい。その理由は、同種のものを選択した場
合、両者の熱膨張係数差が極めて小さくなるため、熱応
力が発生しにくくなり、接着強度が向上するからであ
る。なお、接着層２２を構成する樹脂中には、シリカガ
ラス等の無機物からなるフィラー等が含まれていても構
わない。
【００３１】次に、上記三次元実装パッケージ１の製造
手順を図２〜図４に基づいて説明する。まず、ＩＣチッ
プ４が搭載された２枚の回路基板２（即ち２個のパッケ
ージモジュール５）と、２枚の接着材３とをあらかじめ
用意する。
手順を図２〜図４に基づいて説明する。まず、ＩＣチッ
プ４が搭載された２枚の回路基板２（即ち２個のパッケ
ージモジュール５）と、２枚の接着材３とをあらかじめ
用意する。
【００３２】回路基板２は、樹脂フィルム等の絶縁材に
銅箔を貼着した銅張積層板を出発材料として作製するこ
とが可能である。銅張積層板には、従来公知の手法によ
りエッチングを行うことによって導体パターン６が形成
される。なお、回路形成方法として、エッチングを主体
としたサブトラクティブ法を採用するばかりでなく、ア
ディティブ法を採用してもよい。そして、このような回
路基板２を２枚作製するとともに、導体パターン６のパ
ッド部６ｂに対しＩＣチップ４をボンディングし、必要
に応じてチップ搭載エリアの樹脂封止を行う。その結
果、２個のパッケージモジュール５が得られる（図３参
照）。
銅箔を貼着した銅張積層板を出発材料として作製するこ
とが可能である。銅張積層板には、従来公知の手法によ
りエッチングを行うことによって導体パターン６が形成
される。なお、回路形成方法として、エッチングを主体
としたサブトラクティブ法を採用するばかりでなく、ア
ディティブ法を採用してもよい。そして、このような回
路基板２を２枚作製するとともに、導体パターン６のパ
ッド部６ｂに対しＩＣチップ４をボンディングし、必要
に応じてチップ搭載エリアの樹脂封止を行う。その結
果、２個のパッケージモジュール５が得られる（図３参
照）。
【００３３】図２（ａ）に示されるように、接着材３
は、樹脂フィルム等からなる絶縁シート材をコア基材２
１として用いて作製される。コア基材２１を構成する樹
脂としては例えばエポキシ樹脂等が選択される。コア基
材２１の表層には、例えばエポキシ樹脂等の熱硬化性樹
脂が塗布される（図２（b）参照）。塗布された未硬化
状態の樹脂は、さらに加熱等の硬化処理を経ることによ
り、半硬化の状態（例えばＢステージ状態）とされる。
その結果、コア基材２１の両側面表層に所定厚さの接着
層２２が形成される。なお、ここでは厚さ１２０μmの
コア基材２１に厚さ２０μmの接着層２２を形成してい
る。
は、樹脂フィルム等からなる絶縁シート材をコア基材２
１として用いて作製される。コア基材２１を構成する樹
脂としては例えばエポキシ樹脂等が選択される。コア基
材２１の表層には、例えばエポキシ樹脂等の熱硬化性樹
脂が塗布される（図２（b）参照）。塗布された未硬化
状態の樹脂は、さらに加熱等の硬化処理を経ることによ
り、半硬化の状態（例えばＢステージ状態）とされる。
その結果、コア基材２１の両側面表層に所定厚さの接着
層２２が形成される。なお、ここでは厚さ１２０μmの
コア基材２１に厚さ２０μmの接着層２２を形成してい
る。
【００３４】コア基材２１を構成する樹脂は、この時点
で、接着層２２を構成する樹脂よりも硬化程度が進んだ
状態となっている必要があり、好ましくは完全硬化状態
（いわゆるＣステージ状態）となっていることがよい。
この後、コア基材２１の中央部にはデバイスホール１２
が加工形成される。なお、デバイスホール１２の形成は
接着層２２の形成前に行われてもよい。
で、接着層２２を構成する樹脂よりも硬化程度が進んだ
状態となっている必要があり、好ましくは完全硬化状態
（いわゆるＣステージ状態）となっていることがよい。
この後、コア基材２１の中央部にはデバイスホール１２
が加工形成される。なお、デバイスホール１２の形成は
接着層２２の形成前に行われてもよい。
【００３５】そして、パッケージモジュール５と接着材
３とを交互に２枚ずつ積層するとともに、後に回路基板
２となる銅張積層板２Ａを最上層に配置する。この銅張
積層板２Ａの片側面には銅箔２３が貼着されている。
３とを交互に２枚ずつ積層するとともに、後に回路基板
２となる銅張積層板２Ａを最上層に配置する。この銅張
積層板２Ａの片側面には銅箔２３が貼着されている。
【００３６】このような状態の積層体をプレス装置にセ
ットし、加熱下において積層方向（即ち図３の上下方
向）に所定の押圧力を与える。すると、樹脂がいったん
溶融して流動することにより、回路基板２と接着材３と
の間の隙間や、銅張積層板２Ａと接着材３との間の隙間
を埋める。そして、時間の経過に伴って次第に前記樹脂
が硬化する。その結果、半硬化状態であった接着層２２
がやがて完全硬化状態となり、その完全硬化した接着層
２２を介して、回路基板２と接着材３とが一体化し、銅
張積層板２Ａと接着材３とが一体化する。ただし、この
ときの樹脂流動は、プリプレグを用いたときのような無
秩序なものではなく、コア基材２１の層方向に沿っての
み起こるものとなる。即ち、厚さ方向への樹脂流動が起
こらないことから、樹脂がある程度秩序を持って流動す
る。その理由は、完全硬化状態にあって内部に樹脂流動
の起こらないコア基材２１の介在により、接着材３の表
裏が隔てられているからである。なお、このような形で
樹脂の流動が起こったとしても、樹脂が偏在するような
ことはなく、樹脂量に過不足が生じにくい。
ットし、加熱下において積層方向（即ち図３の上下方
向）に所定の押圧力を与える。すると、樹脂がいったん
溶融して流動することにより、回路基板２と接着材３と
の間の隙間や、銅張積層板２Ａと接着材３との間の隙間
を埋める。そして、時間の経過に伴って次第に前記樹脂
が硬化する。その結果、半硬化状態であった接着層２２
がやがて完全硬化状態となり、その完全硬化した接着層
２２を介して、回路基板２と接着材３とが一体化し、銅
張積層板２Ａと接着材３とが一体化する。ただし、この
ときの樹脂流動は、プリプレグを用いたときのような無
秩序なものではなく、コア基材２１の層方向に沿っての
み起こるものとなる。即ち、厚さ方向への樹脂流動が起
こらないことから、樹脂がある程度秩序を持って流動す
る。その理由は、完全硬化状態にあって内部に樹脂流動
の起こらないコア基材２１の介在により、接着材３の表
裏が隔てられているからである。なお、このような形で
樹脂の流動が起こったとしても、樹脂が偏在するような
ことはなく、樹脂量に過不足が生じにくい。
【００３７】次いで、一体化した積層体をプレス装置か
ら取り外した後、ランド部６ａに対応する箇所を穿孔す
ることにより、スルーホール形成用孔２４の穴あけを行
う（図４参照）。さらに、デスミア処理を行ってスルー
ホール形成用孔２４内のスミアを除去した後、従来公知
の手法に従ってパネルめっきを行う。その結果、スルー
ホール形成用孔２４内に無電解銅めっきを析出させ、め
っきスルーホール８を形成する。この後、積層体の表裏
両面にレジストを設けて銅箔２３のエッチングを行うこ
とにより、最外層に導体層をパターン形成する。次い
で、前記導体層を保護するためのソルダーレジスト９を
形成した後、ソルダーレジスト９の非形成部分から露出
する接続用パッド７に対して金めっき等を施す。そし
て、所定位置にて積層体を打ち抜くことにより外形加工
を行い、必要でない部分を除去する。そして、最後に検
査を行い、本実施形態の三次元実装パッケージ１を完成
させる。
ら取り外した後、ランド部６ａに対応する箇所を穿孔す
ることにより、スルーホール形成用孔２４の穴あけを行
う（図４参照）。さらに、デスミア処理を行ってスルー
ホール形成用孔２４内のスミアを除去した後、従来公知
の手法に従ってパネルめっきを行う。その結果、スルー
ホール形成用孔２４内に無電解銅めっきを析出させ、め
っきスルーホール８を形成する。この後、積層体の表裏
両面にレジストを設けて銅箔２３のエッチングを行うこ
とにより、最外層に導体層をパターン形成する。次い
で、前記導体層を保護するためのソルダーレジスト９を
形成した後、ソルダーレジスト９の非形成部分から露出
する接続用パッド７に対して金めっき等を施す。そし
て、所定位置にて積層体を打ち抜くことにより外形加工
を行い、必要でない部分を除去する。そして、最後に検
査を行い、本実施形態の三次元実装パッケージ１を完成
させる。
【００３８】従って、本実施形態によれば以下のような
効果を得ることができる。 （１）本実施形態の三次元実装パッケージ１は、コア基
材２１と接着層２２とからなる接着材３をパッケージモ
ジュール５間に介在させ、この状態で加熱プレスを行う
ことにより製造されたものである。従って、加熱プレス
時において、未硬化の樹脂が無秩序に流動するようなこ
とはなく、樹脂が層方向に沿ってある程度秩序をもって
流動する。ゆえに、樹脂流動に起因した積層体各層の位
置ズレが起こりにくくなる。よって、この接着材３を用
いて製造された三次元実装パッケージ１は、製品の寸法
精度に優れたものとなる。このため、良品率が高くな
り、歩留まりの向上を図ることができる。また、上記の
ような形で樹脂の流動が起こったとしても、樹脂が偏在
するようなことはなく、樹脂量に過不足が生じにくい。
このため、接着部位に高い信頼性を確保することでき、
もって信頼性に優れた三次元実装パッケージ１を得るこ
とができる。
効果を得ることができる。 （１）本実施形態の三次元実装パッケージ１は、コア基
材２１と接着層２２とからなる接着材３をパッケージモ
ジュール５間に介在させ、この状態で加熱プレスを行う
ことにより製造されたものである。従って、加熱プレス
時において、未硬化の樹脂が無秩序に流動するようなこ
とはなく、樹脂が層方向に沿ってある程度秩序をもって
流動する。ゆえに、樹脂流動に起因した積層体各層の位
置ズレが起こりにくくなる。よって、この接着材３を用
いて製造された三次元実装パッケージ１は、製品の寸法
精度に優れたものとなる。このため、良品率が高くな
り、歩留まりの向上を図ることができる。また、上記の
ような形で樹脂の流動が起こったとしても、樹脂が偏在
するようなことはなく、樹脂量に過不足が生じにくい。
このため、接着部位に高い信頼性を確保することでき、
もって信頼性に優れた三次元実装パッケージ１を得るこ
とができる。
【００３９】（２）加熱プレス時に各層の位置ズレが起
こりにくい本実施形態によれば、加熱プレス時に位置決
め用治具を用いる必要がなくなることに加え、積層体に
あらかじめ位置決め穴を透設しておくことも不要にな
る。従って、高コスト化を回避しつつパッケージ１を比
較的簡単に製造することが可能である。
こりにくい本実施形態によれば、加熱プレス時に位置決
め用治具を用いる必要がなくなることに加え、積層体に
あらかじめ位置決め穴を透設しておくことも不要にな
る。従って、高コスト化を回避しつつパッケージ１を比
較的簡単に製造することが可能である。
【００４０】（３）本実施形態の三次元実装パッケージ
１は、完全硬化状態のコア基材２１を構成要素とする接
着材３を用いて製造されたものである。そのため、コア
基材２１に含まれる樹脂については、加熱プレス時に流
動が全く起こらない。これにより、各層の位置ズレがよ
りいっそう起こりにくくなる。また、前記コア基材２１
は寸法安定性に優れている。このため、これを構成要素
とする接着材３を用いることにより、製品の寸法精度や
信頼性を確実に向上させることができる。
１は、完全硬化状態のコア基材２１を構成要素とする接
着材３を用いて製造されたものである。そのため、コア
基材２１に含まれる樹脂については、加熱プレス時に流
動が全く起こらない。これにより、各層の位置ズレがよ
りいっそう起こりにくくなる。また、前記コア基材２１
は寸法安定性に優れている。このため、これを構成要素
とする接着材３を用いることにより、製品の寸法精度や
信頼性を確実に向上させることができる。
【００４１】（４）この三次元実装パッケージ１の場
合、接着層２２がコア基材２１よりも肉薄になってい
る。このため、接着材３における半硬化状態の樹脂の含
有量がそもそも少なく、接着材３全体としての樹脂の流
動量を低く抑えることができる。このことは各層の位置
ズレの低減につながる。また、コア基材２１のほうが相
対的に肉厚であることから、全体をある程度肉薄にした
としても接着材３自体に好適な機械的強度を付与するこ
とができる。よって、接着材３に破損・変形が起こりに
くくなり、接着材３のハンドリング性が向上する。
合、接着層２２がコア基材２１よりも肉薄になってい
る。このため、接着材３における半硬化状態の樹脂の含
有量がそもそも少なく、接着材３全体としての樹脂の流
動量を低く抑えることができる。このことは各層の位置
ズレの低減につながる。また、コア基材２１のほうが相
対的に肉厚であることから、全体をある程度肉薄にした
としても接着材３自体に好適な機械的強度を付与するこ
とができる。よって、接着材３に破損・変形が起こりに
くくなり、接着材３のハンドリング性が向上する。
【００４２】また、接着層２２の厚さは５μｍ〜５０μ
ｍという好適範囲内に設定されている。従って、十分な
接着強度が得られることにより信頼性が確実に向上する
とともに、接着材３全体の肉薄化が図られることにより
肉薄な三次元実装パッケージ１を得るのに好都合とな
る。
ｍという好適範囲内に設定されている。従って、十分な
接着強度が得られることにより信頼性が確実に向上する
とともに、接着材３全体の肉薄化が図られることにより
肉薄な三次元実装パッケージ１を得るのに好都合とな
る。
【００４３】（５）この三次元実装パッケージ１では、
接着層２２を構成する樹脂及びコア基材２１を構成する
樹脂がともにエポキシ樹脂である。即ち、接着層２２と
コア基材２１とで同種の樹脂が用いられている。ゆえ
に、熱膨張係数等の観点から両者のマッチングが良く、
接着強度の向上を図ることができる。このことは製品の
信頼性向上に寄与している。 ［第２の実施形態］次に、本発明を具体化した実施形態
２の三次元実装パッケージ３０及びその製造方法を図５
〜図７に基づいて説明する。ここでは実施形態１と相違
する点を主に述べ、共通する点については同一部材番号
を付すのみとしてその説明を省略する。
接着層２２を構成する樹脂及びコア基材２１を構成する
樹脂がともにエポキシ樹脂である。即ち、接着層２２と
コア基材２１とで同種の樹脂が用いられている。ゆえ
に、熱膨張係数等の観点から両者のマッチングが良く、
接着強度の向上を図ることができる。このことは製品の
信頼性向上に寄与している。 ［第２の実施形態］次に、本発明を具体化した実施形態
２の三次元実装パッケージ３０及びその製造方法を図５
〜図７に基づいて説明する。ここでは実施形態１と相違
する点を主に述べ、共通する点については同一部材番号
を付すのみとしてその説明を省略する。
【００４４】図７に示される第２実施形態の三次元実装
パッケージ３０においても、３枚の回路基板２と２枚の
接着材３とを用いた構造が採用されている。３枚の回路
基板２のうち２枚については下面側中央部にＩＣチップ
４が搭載され、これによりいわゆるパッケージモジュー
ル５が構成されている。ただし、このパッケージ３０の
場合、めっきスルーホール８の代わりに各層のバイアホ
ール３３を介して層間の接続が図られている。パッケー
ジモジュール５及び接着材３のバイアホール３３は、同
一直線上において積み重なるように配置された状態で互
いに電気的に接続されている。また、本実施形態のパッ
ケージ３０に用いられる接着材３５は、コア基材２１と
接着層２２とからなることに加え、層間接続のためのバ
イアホール３３を備えている。
パッケージ３０においても、３枚の回路基板２と２枚の
接着材３とを用いた構造が採用されている。３枚の回路
基板２のうち２枚については下面側中央部にＩＣチップ
４が搭載され、これによりいわゆるパッケージモジュー
ル５が構成されている。ただし、このパッケージ３０の
場合、めっきスルーホール８の代わりに各層のバイアホ
ール３３を介して層間の接続が図られている。パッケー
ジモジュール５及び接着材３のバイアホール３３は、同
一直線上において積み重なるように配置された状態で互
いに電気的に接続されている。また、本実施形態のパッ
ケージ３０に用いられる接着材３５は、コア基材２１と
接着層２２とからなることに加え、層間接続のためのバ
イアホール３３を備えている。
【００４５】次に、上記三次元実装パッケージ３０の製
造手順を図５，図６に基づいて説明する。まず、ＩＣチ
ップ４が搭載された２枚の回路基板２（即ち２個のパッ
ケージモジュール５）と、２枚の接着材３５とをあらか
じめ用意する。
造手順を図５，図６に基づいて説明する。まず、ＩＣチ
ップ４が搭載された２枚の回路基板２（即ち２個のパッ
ケージモジュール５）と、２枚の接着材３５とをあらか
じめ用意する。
【００４６】接着材３５は、図５（ａ）に示されるよう
な絶縁シート材をコア基材２１として用いて作製され
る。コア基材２１は完全硬化状態の樹脂を構成要素とし
て含む。まず、このコア基材２１の表層全体にレジスト
３１を形成する（図５（b）参照）。次いで、コア基材
２１にバイアホール形成用孔３２を透設した後（図５
（c）参照）、導電性金属ペーストの印刷を行ってバイ
アホール３３を形成する（図５(d)参照）。レジスト３
１を除去すると、レジスト３１の厚さに相当する分だ
け、バイアホール３３の端面がコア基材２１から突出し
た状態となる。次に、バイアホール３３の端面を覆う別
のレジスト３４を形成し、この状態でコア基材２１の両
側面に例えばエポキシ樹脂等の熱硬化性樹脂を塗布す
る。塗布された未硬化状態の樹脂は、加熱等の硬化処理
を経ることにより半硬化の状態（例えばＢステージ状
態）とされる。その結果、コア基材２１の両側面表層に
所定厚さの接着層２２が形成される（図５(e)参照）。
この後、レジスト３４の除去及びデバイスホール１２の
形成を行う。バイアホール３３の両端面は接着材３の表
層から露出した状態となっている。
な絶縁シート材をコア基材２１として用いて作製され
る。コア基材２１は完全硬化状態の樹脂を構成要素とし
て含む。まず、このコア基材２１の表層全体にレジスト
３１を形成する（図５（b）参照）。次いで、コア基材
２１にバイアホール形成用孔３２を透設した後（図５
（c）参照）、導電性金属ペーストの印刷を行ってバイ
アホール３３を形成する（図５(d)参照）。レジスト３
１を除去すると、レジスト３１の厚さに相当する分だ
け、バイアホール３３の端面がコア基材２１から突出し
た状態となる。次に、バイアホール３３の端面を覆う別
のレジスト３４を形成し、この状態でコア基材２１の両
側面に例えばエポキシ樹脂等の熱硬化性樹脂を塗布す
る。塗布された未硬化状態の樹脂は、加熱等の硬化処理
を経ることにより半硬化の状態（例えばＢステージ状
態）とされる。その結果、コア基材２１の両側面表層に
所定厚さの接着層２２が形成される（図５(e)参照）。
この後、レジスト３４の除去及びデバイスホール１２の
形成を行う。バイアホール３３の両端面は接着材３の表
層から露出した状態となっている。
【００４７】次いで、パッケージモジュール５と接着材
３とを交互に２枚ずつ積層するとともに、バイアホール
３３を備える回路基板２を最下層に配置する。このよう
な状態の積層体を加熱プレスして各層を一体化させた
後、外形加工や検査等を行い、本実施形態の三次元実装
パッケージ３０を完成させる。
３とを交互に２枚ずつ積層するとともに、バイアホール
３３を備える回路基板２を最下層に配置する。このよう
な状態の積層体を加熱プレスして各層を一体化させた
後、外形加工や検査等を行い、本実施形態の三次元実装
パッケージ３０を完成させる。
【００４８】そして、この実施形態の三次元実装パッケ
ージ３０は、コア基材２１と接着層２２とからなる接着
材３５をパッケージモジュール５間に介在させ、この状
態で加熱プレスを行うことにより製造されたものであ
る。従って、実施形態１のときと同じく歩留まり及び信
頼性に優れたパッケージ３０とすることができる。ま
た、本実施形態によれば、加熱プレス後にめっきスルー
ホール８を形成する工程を行うことなくパッケージ３０
を完成させることができる。
ージ３０は、コア基材２１と接着層２２とからなる接着
材３５をパッケージモジュール５間に介在させ、この状
態で加熱プレスを行うことにより製造されたものであ
る。従って、実施形態１のときと同じく歩留まり及び信
頼性に優れたパッケージ３０とすることができる。ま
た、本実施形態によれば、加熱プレス後にめっきスルー
ホール８を形成する工程を行うことなくパッケージ３０
を完成させることができる。
【００４９】なお、本発明の実施形態は以下のように変
更してもよい。 ・ 図９に示される別例のような構造の三次元実装パッ
ケージ４０としてもよい。このパッケージ４０では図８
に示す接着材４１が用いられている。この接着材４１の
コア基材２１としては、プリント配線板用の樹脂製絶縁
基材（例えばＦＲ−４のような銅張積層板）が用いられ
ている。そして、このコア基材２１には、凸部としての
ダミーパターン４２が設けられている。ダミーパターン
４２は回路基板２の導体パターン６に略対応した位置に
ある。従って、加熱プレスを行うと、導体パターン６と
ダミーパターン４２とが近接または当接した状態とな
る。ゆえに、パッケージモジュール５と接着材４１との
摩擦抵抗が増大し、各層の位置ズレがよりいっそう起こ
りにくくなる。この構成によると、加熱プレス時に発生
する熱応力も小さいため、寸法精度や信頼性に優れたパ
ッケージ４０を確実に得ることができる。また、プリン
ト配線板用の樹脂製絶縁基材であれば、銅箔をエッチン
グすることにより、ダミーパターン４２を比較的簡単に
形成することが可能である。
更してもよい。 ・ 図９に示される別例のような構造の三次元実装パッ
ケージ４０としてもよい。このパッケージ４０では図８
に示す接着材４１が用いられている。この接着材４１の
コア基材２１としては、プリント配線板用の樹脂製絶縁
基材（例えばＦＲ−４のような銅張積層板）が用いられ
ている。そして、このコア基材２１には、凸部としての
ダミーパターン４２が設けられている。ダミーパターン
４２は回路基板２の導体パターン６に略対応した位置に
ある。従って、加熱プレスを行うと、導体パターン６と
ダミーパターン４２とが近接または当接した状態とな
る。ゆえに、パッケージモジュール５と接着材４１との
摩擦抵抗が増大し、各層の位置ズレがよりいっそう起こ
りにくくなる。この構成によると、加熱プレス時に発生
する熱応力も小さいため、寸法精度や信頼性に優れたパ
ッケージ４０を確実に得ることができる。また、プリン
ト配線板用の樹脂製絶縁基材であれば、銅箔をエッチン
グすることにより、ダミーパターン４２を比較的簡単に
形成することが可能である。
【００５０】・ 前記別例において形成される凸部は、
銅箔に由来するダミーパターン４２に限定されることは
なく、例えば樹脂を塗布、硬化させることにより形成さ
れた隆起部のようなものであっても構わない。
銅箔に由来するダミーパターン４２に限定されることは
なく、例えば樹脂を塗布、硬化させることにより形成さ
れた隆起部のようなものであっても構わない。
【００５１】・ デバイスホール１２は、前記実施形態
のような貫通孔であってもよいほか、非貫通孔であって
もよい。また、デバイスホール１２を省略した構成を採
用することも可能である。ただし、デバイスホール１２
を備える構造のほうが装置全体の肉薄化に都合がよい。
のような貫通孔であってもよいほか、非貫通孔であって
もよい。また、デバイスホール１２を省略した構成を採
用することも可能である。ただし、デバイスホール１２
を備える構造のほうが装置全体の肉薄化に都合がよい。
【００５２】・ パッケージ１，３０，４０におけるパ
ッケージモジュール５及び接着材３，３５，４１の使用
枚数は、前記実施形態に限定されることはなく、それぞ
れ任意に変更することが可能である。例えば、パッケー
ジモジュール５及び接着材３，３５，４１を３枚ずつ使
用したり、４枚ずつ使用したりすること等が可能であ
る。勿論、それ以上の枚数を使用し、さらなる多層かつ
高密度のパッケージ１，３０，４０を構成することも可
能である。
ッケージモジュール５及び接着材３，３５，４１の使用
枚数は、前記実施形態に限定されることはなく、それぞ
れ任意に変更することが可能である。例えば、パッケー
ジモジュール５及び接着材３，３５，４１を３枚ずつ使
用したり、４枚ずつ使用したりすること等が可能であ
る。勿論、それ以上の枚数を使用し、さらなる多層かつ
高密度のパッケージ１，３０，４０を構成することも可
能である。
【００５３】・ コア基材２１を構成する樹脂は必ずし
も完全硬化状態（Ｃステージ状態）でなくてもよく、接
着層２２を構成する樹脂よりも硬化程度が進んでいるも
のであればよい。例えば、接着層２２を構成する樹脂が
Ｂステージ状態であれば、コア基材２１を構成する樹脂
をＢステージとＣステージとの中間に相当する状態に設
定することも許容される。
も完全硬化状態（Ｃステージ状態）でなくてもよく、接
着層２２を構成する樹脂よりも硬化程度が進んでいるも
のであればよい。例えば、接着層２２を構成する樹脂が
Ｂステージ状態であれば、コア基材２１を構成する樹脂
をＢステージとＣステージとの中間に相当する状態に設
定することも許容される。
【００５４】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想を以下に列挙する。 （１） 回路基板上に半導体チップを搭載した複数枚の
パッケージモジュール同士が接着材を介して接着された
三次元実装パッケージの製造方法において、半硬化状態
の熱硬化性樹脂からなる接着層を表層に有し、かつ前記
接着層を構成する樹脂よりも硬化程度の進んだ樹脂を構
成要素とするコア基材を内層に有する接着材を、前記パ
ッケージモジュール間に介在させ、この状態で加熱プレ
スを行って前記半硬化状態の熱硬化性樹脂からなる接着
層をさらに硬化させることを特徴とする三次元実装パッ
ケージの製造方法。
思想のほかに、前述した実施形態によって把握される技
術的思想を以下に列挙する。 （１） 回路基板上に半導体チップを搭載した複数枚の
パッケージモジュール同士が接着材を介して接着された
三次元実装パッケージの製造方法において、半硬化状態
の熱硬化性樹脂からなる接着層を表層に有し、かつ前記
接着層を構成する樹脂よりも硬化程度の進んだ樹脂を構
成要素とするコア基材を内層に有する接着材を、前記パ
ッケージモジュール間に介在させ、この状態で加熱プレ
スを行って前記半硬化状態の熱硬化性樹脂からなる接着
層をさらに硬化させることを特徴とする三次元実装パッ
ケージの製造方法。
【００５５】（２） 請求項４乃至８のいずれか１項に
おいて、バイアホールを備えることを特徴とする三次元
実装パッケージ製造用接着材。従って、この技術的思想
２に記載の発明によると、異なるパッケージモジュール
における導体層同士をバイアホールを介して層間接続す
ることができる。よって、加熱プレス後に層間接続のた
めのめっきスルーホールを形成する工程を行う必要がな
くなる。
おいて、バイアホールを備えることを特徴とする三次元
実装パッケージ製造用接着材。従って、この技術的思想
２に記載の発明によると、異なるパッケージモジュール
における導体層同士をバイアホールを介して層間接続す
ることができる。よって、加熱プレス後に層間接続のた
めのめっきスルーホールを形成する工程を行う必要がな
くなる。
【００５６】
【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、歩留まり及び信頼性に優れた三次元
実装パッケージを得るうえで好適な製造方法を提供する
ことができる。
載の発明によれば、歩留まり及び信頼性に優れた三次元
実装パッケージを得るうえで好適な製造方法を提供する
ことができる。
【００５７】請求項４〜８に記載の発明によれば、歩留
まり及び信頼性に優れた三次元実装パッケージを得るう
えで好適な接着材を提供することができる。請求項９に
記載の発明によれば、歩留まり及び信頼性に優れた三次
元実装パッケージを提供することにある。
まり及び信頼性に優れた三次元実装パッケージを得るう
えで好適な接着材を提供することができる。請求項９に
記載の発明によれば、歩留まり及び信頼性に優れた三次
元実装パッケージを提供することにある。
【図１】本発明を具体化した第１実施形態の三次元実装
パッケージの概略断面図。
パッケージの概略断面図。
【図２】（ａ）〜（ｃ）は、第１実施形態のパッケージ
の製造手順を説明するための概略断面図。
の製造手順を説明するための概略断面図。
【図３】第１実施形態のパッケージの製造手順を説明す
るための概略断面図。
るための概略断面図。
【図４】第１実施形態のパッケージの製造手順を説明す
るための概略断面図。
るための概略断面図。
【図５】（ａ）〜（ｆ）は、第２実施形態の三次元実装
パッケージの製造手順を説明するための概略断面図。
パッケージの製造手順を説明するための概略断面図。
【図６】第２実施形態のパッケージの製造手順を説明す
るための概略断面図。
るための概略断面図。
【図７】第２実施形態のパッケージの製造手順を説明す
るための概略断面図。
るための概略断面図。
【図８】別例の三次元実装パッケージの製造手順を説明
するための概略断面図。
するための概略断面図。
【図９】別例の三次元実装パッケージの製造手順を説明
するための概略断面図。
するための概略断面図。
１，３０，４０…三次元実装パッケージ、２…回路基
板、３，４１…接着材、４…半導体チップとしてのＩＣ
チップ、５…パッケージモジュール、２１…コア基材、
２２…接着層、４２…凸部としてのダミーパターン。
板、３，４１…接着材、４…半導体チップとしてのＩＣ
チップ、５…パッケージモジュール、２１…コア基材、
２２…接着層、４２…凸部としてのダミーパターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18
Claims (9)
- 【請求項１】回路基板上に半導体チップを搭載した複数
枚のパッケージモジュール同士が接着材を介して接着さ
れた三次元実装パッケージの製造方法において、 半硬化状態の樹脂からなる接着層を表層に有し、かつ前
記接着層を構成する樹脂よりも硬化程度の進んだ樹脂を
構成要素とするコア基材を内層に有する接着材を、前記
パッケージモジュール間に介在させ、この状態で加熱プ
レスを行うことを特徴とする三次元実装パッケージの製
造方法。 - 【請求項２】前記コア基材において前記回路基板の導体
パターンに略対応する位置に、凸部を設けておくことを
特徴とする請求項１に記載の三次元実装パッケージの製
造方法。 - 【請求項３】前記コア基材はプリント配線板用の樹脂製
絶縁基材であり、前記凸部は前記樹脂製絶縁基材に設け
られたダミーパターンであることを特徴とする請求項２
に記載の三次元実装パッケージの製造方法。 - 【請求項４】半硬化状態の樹脂からなる接着層を表層に
有し、前記接着層を構成する樹脂よりも硬化程度の進ん
だ樹脂を構成要素とするコア基材を内層に有する三次元
実装パッケージ用接着材。 - 【請求項５】半硬化状態の樹脂からなる接着層を表層に
有し、完全硬化状態の樹脂を構成要素とするコア基材を
内層に有する三次元実装パッケージ用接着材。 - 【請求項６】前記接着層は前記コア基材よりも肉薄であ
ることを特徴とする請求項４または５に記載の三次元実
装パッケージ製造用接着材。 - 【請求項７】前記接着層の厚さは５μｍ〜５０μｍであ
ることを特徴とする請求項６に記載の三次元実装パッケ
ージ製造用接着材。 - 【請求項８】前記接着層を構成する樹脂と前記コア基材
を構成する樹脂とは同種のものであることを特徴とする
請求項４乃至７のいずれか１項に記載の三次元実装パッ
ケージ製造用接着材。 - 【請求項９】回路基板上に半導体チップを搭載した複数
枚のパッケージモジュール同士が、請求項４乃至８のい
ずれか１項に記載の接着材を介して加熱プレスにより接
着された三次元実装パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037126A JP2002246745A (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037126A JP2002246745A (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246745A true JP2002246745A (ja) | 2002-08-30 |
Family
ID=18900302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001037126A Pending JP2002246745A (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246745A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165318A (ja) * | 2002-11-12 | 2004-06-10 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006156432A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| JP2007329147A (ja) * | 2006-06-06 | 2007-12-20 | Shindo Denshi Kogyo Kk | 多層プリント配線板、および多層プリント配線板の製造方法 |
| KR20100100684A (ko) * | 2009-03-06 | 2010-09-15 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| JP2011258838A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法 |
| US8658473B2 (en) | 2012-03-27 | 2014-02-25 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| JP2014232760A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社日立製作所 | 層間接続基板およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232503A (ja) * | 1996-02-21 | 1997-09-05 | Hitachi Ltd | 三次元積層モジュール |
| JPH11111914A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | ３次元メモリモジュール |
| JP2000077800A (ja) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
-
2001
- 2001-02-14 JP JP2001037126A patent/JP2002246745A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232503A (ja) * | 1996-02-21 | 1997-09-05 | Hitachi Ltd | 三次元積層モジュール |
| JPH11111914A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | ３次元メモリモジュール |
| JP2000077800A (ja) * | 1998-06-16 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165318A (ja) * | 2002-11-12 | 2004-06-10 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006156432A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| JP2007329147A (ja) * | 2006-06-06 | 2007-12-20 | Shindo Denshi Kogyo Kk | 多層プリント配線板、および多層プリント配線板の製造方法 |
| CN101877348B (zh) * | 2009-03-06 | 2013-12-11 | 通用电气公司 | 用于堆叠的管芯嵌入式芯片堆积的系统和方法 |
| EP2228824A1 (en) * | 2009-03-06 | 2010-09-15 | General Electric Company | Embedded chip package with chips stacked in an interconnecting laminate |
| CN101877348A (zh) * | 2009-03-06 | 2010-11-03 | 通用电气公司 | 用于堆叠的管芯嵌入式芯片堆积的系统和方法 |
| US8008125B2 (en) * | 2009-03-06 | 2011-08-30 | General Electric Company | System and method for stacked die embedded chip build-up |
| KR20100100684A (ko) * | 2009-03-06 | 2010-09-15 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| TWI511263B (zh) * | 2009-03-06 | 2015-12-01 | 奇異電器公司 | 堆疊式晶粒嵌入晶片增層之系統及方法 |
| KR101690549B1 (ko) * | 2009-03-06 | 2016-12-28 | 제너럴 일렉트릭 캄파니 | 내장 칩 패키지 |
| JP2011258838A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法 |
| US8658473B2 (en) | 2012-03-27 | 2014-02-25 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| US9236348B2 (en) | 2012-03-27 | 2016-01-12 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
| JP2014232760A (ja) * | 2013-05-28 | 2014-12-11 | 株式会社日立製作所 | 層間接続基板およびその製造方法 |
| CN104219901A (zh) * | 2013-05-28 | 2014-12-17 | 株式会社日立制作所 | 层间连接基板及其制造方法 |
| US9320154B2 (en) | 2013-05-28 | 2016-04-19 | Hitachi, Ltd. | Method of manufacturing an interlayer connection substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812689B (zh) | 多层电路基板及其制造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP2748768B2 (ja) | 薄膜多層配線基板およびその製造方法 | |
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| CN102150482B (zh) | 电子零件内置线路板及其制造方法 | |
| US20090007425A1 (en) | Method for Manufacturing Multilayer Wiring Board | |
| JPH1154927A (ja) | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
| CN101170867B (zh) | 配线电路基板和电子部件装置 | |
| JP2008288298A (ja) | 電子部品を内蔵したプリント配線板の製造方法 | |
| JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| WO2007052584A1 (ja) | 積層回路基板の製造方法、回路板およびその製造方法 | |
| US20050285253A1 (en) | Forming buried via hole substrates | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2001332828A (ja) | 両面回路基板およびそれを用いた多層配線基板 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2006237517A (ja) | 回路装置およびその製造方法 | |
| KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
| JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |