JP2001077536A - 電子回路内蔵プリント配線板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】構造が簡素化され、素子の高密度実装が可能で
ある電子回路内蔵プリント配線板およびその製造方法を
提供する。 【解決手段】表面に第１の配線が形成された基材１と、
基材１上に形成され、第１の配線に接続する第１の電子
回路３と、第１の電子回路３および基材１上に形成され
た第１の絶縁性樹脂層２と、第１の絶縁性樹脂層２上に
形成された第２の配線とを有する電子回路内蔵プリント
配線板およびその製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば抵抗やコン
デンサ等の電子部品が表面に実装されるプリント配線板
であって、電子回路を内蔵するプリント配線板およびそ
の製造方法に関する。

【０００２】

【従来の技術】電子機器の小型化・軽量化に伴い、プリ
ント配線板の高密度化や実装部品の小型化に対する要求
が厳しくなっている。プリント配線板においては、配線
ルールの縮小により配線板表面と平行な方向について高
密度化が図られている。さらに、ビルドアップ工法を採
用して配線を積層させ、任意の層間にバイアホールを形
成することにより、配線板表面に垂直な方向での高密度
化も可能となった。

【０００３】高密度実装のためチップ部品あるいは個別
受動部品は１００５サイズから０６０３サイズへ縮小さ
れている。一方、半導体パッケージとしては従来、パッ
ケージの外周に多ピン化されたリードを有するＳＯＰ
（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱ
ＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面
実装デバイス（ＳＭＤ；Ｓｕｒｆａｃｅ Ｍｏｕｎｔ
Ｄｅｖｉｃｅ）が用いられることが多かった。近年、半
導体パッケージをさらに小型化するため、ＩＣチップの
能動素子面を基板に向けたフリップ・チップ接続によ
り、チップサイズパッケージ（ＣＳＰ）化が図られてい
る。フリップ・チップ接続によればベアＩＣはリードを
用いずに、通常、はんだバンプを介して基板にダイレク
トに実装される。

【０００４】上記のフリップ・チップ実装によれば、Ｉ
Ｃチップの実装が可能な領域は基板表面であり、実装密
度は基板サイズの制限を受けるため、実装密度をさらに
飛躍的に向上させることは困難である。そこで、ＩＣチ
ップを基板の内部に実装して実装密度を上げ、電子機器
を小型化する手段が特開平５−２１１２５６号公報およ
び特開平６−４５７６３号公報に開示されている。以下
にこれらの発明について図面を参照して簡略に説明す
る。

【０００５】特開平５−２１１２５６号公報記載の半導
体装置は、図４に示すように、下層基板１０１、キャビ
ティ基板１０２および上層基板１０３の３層から電気配
線基板が構成され、キャビティ基板１０２にキャビティ
１０４が形成されている。キャビティ１０４内にバンプ
１０５を介してＩＣチップ１０６がフリップ・チップ実
装されている。ＩＣチップ１０６と上層基板１０３との
間には熱良伝導性材１０７が形成され、ＩＣチップ１０
６からの放熱が促進されている。下層基板１０１とキャ
ビティ基板１０２の層間、およびキャビティ基板１０２
と上層基板１０３の層間にはそれぞれ配線１０８が形成
されている。また、各層の配線１０８を接続するバイア
ホール１０９が基板１０１、１０２、１０３の層間に形
成されている。上記の半導体装置によれば、電気配線基
板の内部にＩＣチップ１０６が実装され、上層基板１０
３および下層基板１０１の表面にそれぞれ電子部品１１
０が形成されている。したがって、単位面積当たりの素
子実装数を増加させ、実装密度を向上させることが可能
となる。

【０００６】一方、特開平６−４５７６３号公報記載の
印刷配線板も、図５（ａ）および（ｂ）に示すように、
内層基板２０１とその両面に形成された外層基板２０２
との３層を有し、図５（ａ）の印刷配線板は内層基板２
０１に、図５（ｂ）の印刷配線板は外層基板２０２にそ
れぞれＩＣチップ２０３が形成されている。図５（ａ）
において、ＩＣチップ２０３は内層基板２０１に形成さ
れたキャビティ２０４内にバンプ２０５を介して接続さ
れている。図５（ｂ）においては、キャビティ２０４が
外層基板２０２に設けられ、ＩＣチップ２０３が封止材
２０５により封止されている。上記の印刷配線板も、印
刷配線板の内部にＩＣチップ２０３が実装され、外層基
板２０２の表面に電子部品２０６が形成されている。し
たがって、特開平５−２１１２５６号公報記載の半導体
装置と同様に、単位面積当たりの素子実装数を増加さ
せ、実装密度を向上させることが可能となる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来の特開平５−２１１２５６号公報記載の半導体装
置、あるいは特開平６−４５７６３号公報記載の印刷配
線板によれば、少なくとも３層の基板からプリント配線
板が構成され、それらの基板に形成されたキャビティ内
にＩＣチップが実装される。したがって、基板にキャビ
ティを形成する工程や、基板を積層する工程が必要とな
る。

【０００８】さらに、図４に示す特開平５−２１１２５
６号公報記載の半導体装置の場合には、ＩＣチップ１０
６を実装した後、キャビティ１０４部分に例えばエポキ
シ樹脂からなる熱良伝導性材１０７を形成する工程が必
要である。同様に、図５（ｂ）に示す特開平６−４５７
６３号公報記載の印刷配線板の場合には、ＩＣチップ２
０３を実装した後、キャビティ２０４部分に封止材２０
５を封入する工程が必要である。

【０００９】プリント配線板にＩＣチップを内蔵する従
来の方法によれば、以上のように工程数が増加し、ま
た、基板を積層するためプリント配線板の薄型化が難し
い。本発明は上記の問題点を鑑みてなされたものであ
り、したがって本発明は、構造が簡素化され、素子の高
密度実装が可能である電子回路内蔵プリント配線板およ
びその製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の電子回路内蔵プリント配線板は、表面に第
１の配線が形成された基材と、前記基材上に形成され、
前記第１の配線に接続する第１の電子回路と、前記第１
の電子回路および前記基材上に形成された第１の絶縁性
樹脂層と、前記第１の絶縁性樹脂層上に形成された第２
の配線とを有することを特徴とする。本発明の電子回路
内蔵プリント配線板は、好適には、前記第１の絶縁性樹
脂層に、前記第１の配線と前記第２の配線とを電気的に
接続するバイアホールが形成されていることを特徴とす
る。本発明の電子回路内蔵プリント配線板は、好適に
は、前記第２の配線上に、前記第２の配線に電気的に接
続する電子部品が形成されていることを特徴とする。

【００１１】本発明の電子回路内蔵プリント配線板は、
好適には、前記第１の電子回路は半導体素子であり、前
記半導体素子は能動領域を前記基材に向けて実装されて
いることを特徴とする。本発明の電子回路内蔵プリント
配線板は、好適には、前記基材の裏面に形成された第３
の配線と、前記基材の裏面に形成され、前記第３の配線
に接続する第２の電子回路と、前記第２の電子回路およ
び前記基材の裏面を被覆する第２の絶縁性樹脂層と、前
記第２の絶縁性樹脂層の表面に形成された第４の配線と
を有することを特徴とする。

【００１２】これにより、電子部品が実装されたプリン
ト配線板を有する電子機器を小型化・薄型化することが
可能となる。本発明の電子回路内蔵プリント配線板は、
従来の電子回路を内蔵したプリント配線板に比較して構
造が簡単であり、製造工程が簡略化される。また、本発
明の電子回路内蔵プリント配線板において、電子回路を
被覆する絶縁性樹脂として内部応力が小さいエポキシ系
樹脂を用いることにより、実装された電子回路が内部応
力により損傷を受けるのを防止することができ、実装さ
れた電子回路の信頼性を高めることができる。電子回路
をフリップ・チップ実装した場合には表面実装の場合に
比較して、通常、放熱性が低下するが、本発明の電子回
路内蔵プリント配線板によれば、電子回路を被覆する絶
縁性樹脂層を介して電子回路からの放熱が行われるた
め、内蔵された電子回路の温度上昇を抑制することがで
きる。

【００１３】さらに、上記の目的を達成するため、本発
明の電子回路内蔵プリント配線板の製造方法は、基材表
面に第１の配線を形成する工程と、前記基材上に前記第
１の配線に接続するように第１の電子回路を実装する工
程と、前記第１の電子回路および前記基材上に第１の絶
縁性樹脂層を形成する工程と、前記第１の絶縁性樹脂層
上に第２の配線を形成する工程とを有することを特徴と
する。本発明の電子回路内蔵プリント配線板の製造方法
は、好適には、前記第１の電子回路を実装する工程は、
半導体素子を能動領域が前記基材に向くように実装する
工程を含むことを特徴とする。本発明の電子回路内蔵プ
リント配線板の製造方法は、好適には、前記第１の電子
回路を実装する工程は、はんだバンプを介して前記半導
体素子を前記第１の配線に接続する工程を含むことを特
徴とする。本発明の電子回路内蔵プリント配線板の製造
方法は、さらに好適には、前記第１の電子回路を実装
後、前記半導体素子と前記基材との空間に絶縁層を形成
する工程を有することを特徴とする。

【００１４】本発明の電子回路内蔵プリント配線板の製
造方法は、好適には、前記第１の絶縁性樹脂層に、前記
第１の配線と前記第２の配線とを電気的に接続するバイ
アホールを形成する工程を有することを特徴とする。本
発明の電子回路内蔵プリント配線板の製造方法は、さら
に好適には、前記バイアホールを形成する工程は、レー
ザ光照射により前記第１の絶縁性樹脂層を穿孔する工程
を含むことを特徴とする。本発明の電子回路内蔵プリン
ト配線板の製造方法は、さらに好適には、前記バイアホ
ールを形成する工程は、前記穿孔箇所に導電性材料を埋
め込む工程と、前記導電性材料の表面を平滑化する工程
とを含むことを特徴とする。本発明の電子回路内蔵プリ
ント配線板の製造方法は、さらに好適には、前記導電性
材料を埋め込む工程は、めっきを行う工程であることを
特徴とする。あるいは、本発明の電子回路内蔵プリント
配線板の製造方法は、好適には、前記導電性材料を埋め
込む工程は、導電ペーストを注入する工程であることを
特徴とする。

【００１５】本発明の電子回路内蔵プリント配線板の製
造方法は、好適には、前記第２の配線を形成する工程
は、前記第１の絶縁性樹脂層上に半硬化状態の樹脂層を
介して導電性膜を圧着させる工程と、前記導電性膜にエ
ッチングを行う工程とを含むことを特徴とする。本発明
の電子回路内蔵プリント配線板の製造方法は、好適に
は、前記第２の配線上に、前記第２の配線に電気的に接
続する電子部品を形成する工程を有することを特徴とす
る。本発明の電子回路内蔵プリント配線板の製造方法
は、好適には、前記基材の裏面に第３の配線を形成する
工程と、前記基材の裏面に、前記第３の配線に接続する
ように第２の電子回路を実装する工程と、前記第２の電
子回路および前記基材の裏面を被覆する第２の絶縁性樹
脂層を形成する工程と、前記第２の絶縁性樹脂層の表面
に第４の配線を形成する工程とを有することを特徴とす
る。

【００１６】これにより、簡略化された工程で電子回路
内蔵プリント配線板を形成することが可能となる。本発
明の電子回路内蔵プリント配線板の製造方法によれば、
基材上の電子回路を絶縁性樹脂を用いて被覆するため、
複数の基板を積層する工程や、基板にキャビティを設け
る工程が不要である。また、例えばレーザ光照射により
絶縁性樹脂層に任意にバイアホールを形成することがで
きるため、プリント配線板表面に電子部品を形成し、実
装密度を高めることができる。

【００１７】

【発明の実施の形態】以下に、本発明の電子回路内蔵プ
リント配線板およびその製造方法の実施の形態につい
て、図面を参照して説明する。図１（ａ）は本実施形態
の電子回路内蔵プリント配線板の断面図である。図１
（ａ）に示すように、本実施形態のプリント配線板は基
材１と絶縁性樹脂層２を有し、基材１には絶縁性樹脂層
２内に埋め込まれたＩＣチップ（ベアＩＣ）３が実装さ
れている。基材１は表面に配線が印刷された、例えばカ
プトン（デュポン社の商品名）やユーピレックス（宇部
興産の商品名）等のポリイミド樹脂、ガラスエポキシ樹
脂、ポリエステル樹脂やセラミック等からなる基材であ
り、両面に配線が印刷された両面プリント配線板、ある
いは複数のプリント配線板が積層された多層プリント配
線板であってもよい。

【００１８】基材１とＩＣチップ３との接続は、ＩＣチ
ップ３のアルミ電極表面に形成されたはんだバンプ（も
しくは金バンプ）４と、はんだペースト（もしくは導電
性接着剤層）５と、基材１表面の金めっきが施された銅
電極６によりなされている。基材１とＩＣチップ３との
間の空間は絶縁性樹脂からなるアンダーフィル７により
埋め込まれている。また、基材１表面には銅からなるバ
イアホール接続ランド８も形成されている。

【００１９】絶縁性樹脂層２の上層には接着層９を介し
て、所定のパターンを有する導電層１０、１１が形成さ
れている。導電層１０、１１のかわりに単層の導電層で
あってもよいが、導電層１０が薄い場合には、例えばめ
っきにより導電層１１が形成される。導電層１０、１１
以外の部分には接着層９上にソルダーレジスト１２が形
成されている。導電層１１の上部には例えばコンデンサ
や抵抗などの電子部品１３が形成されている。電子部品
１３の周囲には導電層１１との接続のため、必要に応じ
てはんだ１４が形成される。また、バイアホール接続ラ
ンド８上部の絶縁性樹脂層２、接着層９および導電層１
０にはバイアホール１５が形成され、バイアホール１５
内は導電層１６となっている。導電層１６上部の導電層
１１は信号線となる。

【００２０】上記の本実施形態の電子部品内蔵プリント
配線板によれば、素子の実装密度を上げ、電子機器を小
型化・薄型化することが可能となる。また、絶縁性樹脂
層２にはエポキシ系樹脂などの内部応力が小さい材料を
用いるため、実装された電子回路が内部応力により損傷
を受けるのを防止することができる。これにより、実装
された電子回路の信頼性を高めることができる。本実施
形態の電子回路内蔵プリント配線板によれば、ＩＣチッ
プ３を被覆する絶縁性樹脂層２を介して電子回路からの
放熱が行われるため、内蔵されたＩＣチップ３の温度上
昇を抑制することができる。

【００２１】次に、上記の本実施形態の電子部品内蔵プ
リント配線板の製造方法について説明する。まず、図１
（ｂ）に示すように、基材１に印刷された銅配線（不図
示）に金めっきを施し、基材１とＩＣチップ３との接続
のための銅電極６およびバイアホール接続ランド８を形
成する。バイアホール接続ランド８の直径は例えば０．
２〜０．５ｍｍとする。また、ＩＣチップ３のアルミ電
極の表面にはんだ（もしくは金）バンプ４を形成する。
はんだ（もしくは金）バンプ４と銅電極６とを、はんだ
ペーストもしくは導電性接着剤層５を介して接続させ
る。導電性接着剤層５としては例えば、樹脂内に金属粒
を分散させてシート状にした異方性導電接着剤（ＡＣ
Ｆ；ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ
ｆｉｌｍ）を用いることができる。異方性導電接着剤を
用いる場合、上下から加熱・加圧すると樹脂が軟化し、
金属粒により電気的接続が得られる。基材１とＩＣチッ
プ３との間の空間をアンダーフィル７により埋め込む場
合には、低粘度高純度エポキシ系インキ等の絶縁性樹脂
を、例えばディスペンサーを用いて注入し、１００〜１
２０℃、３０分〜１時間加熱して樹脂を仮硬化させる。

【００２２】次に、図１（ｃ）に示すように、低内部応
力で高純度の熱硬化型エポキシ系インキを例えばステン
レススクリーンを用いて全面に印刷する。続いて、印刷
されたインキ内部の気泡を真空脱気により除去する。そ
の後、１００〜１２０℃で１〜２時間加熱して樹脂を仮
硬化させ、さらに、１５０℃で３０〜１時間の加熱によ
り樹脂を硬化させた。これにより、ＩＣチップ３上の厚
さが例えば３０〜１００μｍである絶縁性樹脂層２が形
成される。

【００２３】次に、図２（ａ）に示すように、絶縁性樹
脂層２の上層に導電層として例えば銅箔１０ａを、接着
層９を介して圧着させる。銅箔１０ａの厚さは例えば１
２μｍとするが、１８μｍあるいは３５μｍなど適宜変
更することができる。接着層９としては半硬化（Ｂステ
ージ）のエポキシ系樹脂を用い、接着層９の厚さは例え
ば２０〜５０μｍ程度とする。接着層９となる樹脂があ
らかじめ表面に形成された銅箔１０ａとして、例えば銅
箔ＲＣＣ（松下電工製、住友ベークライト製、日立化成
製）を用いることができる。銅箔１０ａの接着層９を介
した絶縁性樹脂層２への圧着は、真空プレス成型により
行う。真空プレス成型の条件は例えば１７０〜１８０
℃、１時間、圧力２０〜４０ｋｇ／ｃｍ² 、真空度７４
０〜７５０ｍｍＨｇとする。

【００２４】次に、図２（ｂ）に示すように、バイアホ
ール接続ランド８の上部の銅箔１０ａにエッチングを行
い、直径０．１〜０．４ｍｍの窓１０ｂを形成する。窓
１０ｂの直径はバイアホール接続ランド８の直径よりも
やや小さくなるように設定する。エッチングは例えば塩
化第２鉄もしくは塩化第２銅水溶液を用いたウェットエ
ッチングとする。窓１０ｂはＣＯ₂ レーザもしくはＵＶ
レーザを用いて、バイアホール接続ランド８上部の絶縁
性樹脂層２および接着層９にバイアホール１５を形成す
るために設けられる。

【００２５】次に、図２（ｃ）に示すように、ＣＯ₂ レ
ーザもしくはＵＶレーザから窓１０ｂにレーザ光を照射
して、絶縁性樹脂層２にバイアホール１５を形成する。
バイアホール１５の直径をバイアホール接続ランド８の
直径よりも例えば１０〜３０μｍ小さくすることによ
り、接続信頼性が高い良好な形状のバイアホール１５を
形成することができる。レーザ光照射による穿孔の工程
で、除去された樹脂がバイアホール接続ランド８の銅表
面にパーティクルとして付着したり、あるいは、厚さ２
μｍ以下の樹脂薄膜となることがある。この場合、接続
不良の要因となるため、付着した樹脂を例えば過マンガ
ン酸水溶液（８０〜９０℃）を用いて完全に除去する。

【００２６】次に、図３（ａ）に示すように、バイアホ
ール１５に銀、銅などの導電性材料を含有する導電ペー
ストを充填してから、１５０〜１７０℃、２０〜４０分
程度加熱して導電ペーストを硬化させる。導電ペースト
の充填は例えばスクリーン印刷、ディスペンサーもしく
は針による転写によって行い、充填後、ブラシもしくは
バフ研磨により表面を平滑化する。これにより、バイア
ホール１５内に導電層１６が形成される。また、導電層
１６の形成は、はんだペーストの充填と、はんだペース
トの一般的なリフロー条件に従った溶融により行うこと
もできる。

【００２７】次に、図３（ｂ）に示すように、銅箔１０
ａおよび導電層１６の上層に、例えば銅めっきあるいは
導電ペーストの塗布により導電層１１ａを形成する。導
電層１１ａは銅箔１０ａが厚さ１２μｍあるいは１８μ
ｍの薄膜である場合に形成し、導電層１１ａの厚さは例
えば１０μｍとする。バイアホール１５の直径が０．１
ｍｍ程度と小さい場合には、バイアホール１５の周囲が
良好にめっきされにくいため、導電ペーストにより導電
層１１ａを形成した方が一般に高い接続信頼性を得られ
る。

【００２８】次に、図３（ｃ）に示すように、導電層１
１ａおよび銅箔１０ａにエッチングを行い、コンデンサ
や抵抗などの電子部品の接続ランド、あるいは信号線と
なる導電層１０、１１を形成する。このエッチングは、
例えば塩化第２鉄もしくは塩化第２銅水溶液を用いたウ
ェットエッチングとする。導電層１０、１１以外の部分
にエポキシ系の熱硬化型もしくは紫外線硬化型のソルダ
ーレジスト１２を形成する。導電層１１（あるいは、導
電層１１を形成しない場合には導電層１０）の表面に、
例えば銅からなる導電層の酸化や変色を防止する目的
で、フラックス処理、はんだコート処理もしくは金めっ
き処理を施す。その後、図１（ａ）に示すように、コン
デンサや抵抗などの電子部品１３をＩＣチップ３に接続
するランド（導電層１０、１１）に、はんだ１４により
接続する。以上の工程により、図１（ａ）に示す電子回
路内蔵プリント配線板が形成される。

【００２９】上記の本実施形態の電子回路内蔵プリント
配線板の製造方法によれば、簡略化された工程で、電子
回路を内蔵するプリント配線板を形成することが可能と
なる。また、レーザ光照射により絶縁性樹脂層２に任意
にバイアホール１５を形成することができるため、プリ
ント配線板表面に電子部品１３を形成し、実装密度を高
めることができる。本発明の電子回路内蔵プリント配線
板およびその製造方法の実施形態は、上記の説明に限定
されない。例えば、上記の実施形態においてＩＣチップ
３はプリント配線板の片面に内蔵されるが、ＩＣチップ
を基材１の両面に形成すれば、ＩＣチップをプリント配
線板の両面に内蔵することも可能となる。その他、本発
明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。

【００３０】

【発明の効果】本発明の電子回路内蔵プリント配線板に
よれば、素子の実装密度を上げ、プリント配線板が用い
られる電子機器を小型化・薄型化することが可能とな
る。本発明の電子回路内蔵プリント配線板の製造方法に
よれば、簡略な工程で電子回路が内蔵されたプリント配
線板を形成することが可能となる。

【図面の簡単な説明】

【図１】（ａ）は本発明の電子回路内蔵プリント配線板
の断面図であり、（ｂ）および（ｃ）は本発明の電子回
路内蔵プリント配線板の製造方法の製造工程を示す断面
図である。

【図２】（ａ）〜（ｃ）は本発明の電子回路内蔵プリン
ト配線板の製造方法の製造工程を示す断面図である。

【図３】（ａ）〜（ｃ）は本発明の電子回路内蔵プリン
ト配線板の製造方法の製造工程を示す断面図である。

【図４】従来の電子回路内蔵プリント配線板の断面図で
ある。

【図５】（ａ）および（ｂ）は従来の電子回路内蔵プリ
ント配線板の断面図である。

【符号の説明】

１…基材、２…絶縁性樹脂層、３、１０６、２０３…Ｉ
Ｃチップ、４…はんだ（もしくは金）バンプ、５…はん
だペースト（もしくは導電性接着剤層）、６…銅電極、
７…アンダーフィル、８…バイアホール接続ランド、９
…接着層、１０、１１、１６…導電層、１２…ソルダー
レジスト、１３、１１０、２０６…電子部品、１４…は
んだ、１５、１０９…バイアホール、１０１…下層基
板、１０２…キャビティ基板、１０３…上層基板、１０
４、２０４…キャビティ、１０５…バンプ、１０７…熱
良伝導性材、１０８、２０７…配線、２０１…内層基
板、２０２…外層基板、２０５…封止材。

Claims (17)

【特許請求の範囲】
1. 【請求項１】表面に第１の配線が形成された基材と、 前記基材上に形成され、前記第１の配線に接続する第１
   の電子回路と、 前記第１の電子回路および前記基材上に形成された第１
   の絶縁性樹脂層と、 前記第１の絶縁性樹脂層上に形成された第２の配線とを
   有する電子回路内蔵プリント配線板。
2. 【請求項２】前記第１の絶縁性樹脂層に、前記第１の配
   線と前記第２の配線とを電気的に接続するバイアホール
   が形成されている請求項１記載の電子回路内蔵プリント
   配線板。
3. 【請求項３】前記第２の配線上に、前記第２の配線に電
   気的に接続する電子部品が形成されている請求項１記載
   の電子回路内蔵プリント配線板。
4. 【請求項４】前記第１の電子回路は半導体素子であり、
   前記半導体素子は能動領域を前記基材に向けて実装され
   ている請求項１記載の電子回路内蔵プリント配線板。
5. 【請求項５】前記基材の裏面に形成された第３の配線
   と、 前記基材の裏面に形成され、前記第３の配線に接続する
   第２の電子回路と、 前記第２の電子回路および前記基材の裏面を被覆する第
   ２の絶縁性樹脂層と、 前記第２の絶縁性樹脂層の表面に形成された第４の配線
   とを有する請求項１記載の電子回路内蔵プリント配線
   板。
6. 【請求項６】基材表面に第１の配線を形成する工程と、 前記基材上に前記第１の配線に接続するように第１の電
   子回路を実装する工程と、 前記第１の電子回路および前記基材上に第１の絶縁性樹
   脂層を形成する工程と、 前記第１の絶縁性樹脂層上に第２の配線を形成する工程
   とを有する電子回路内蔵プリント配線板の製造方法。
7. 【請求項７】前記第１の電子回路を実装する工程は、半
   導体素子を能動領域が前記基材に向くように実装する工
   程を含む請求項６記載の電子回路内蔵プリント配線板の
   製造方法。
8. 【請求項８】前記第１の電子回路を実装する工程は、は
   んだバンプを介して前記半導体素子を前記第１の配線に
   接続する工程を含む請求項７記載の電子回路内蔵プリン
   ト配線板の製造方法。
9. 【請求項９】前記第１の電子回路を実装後、前記半導体
   素子と前記基材との空間に絶縁層を形成する工程を有す
   る請求項８記載の電子回路内蔵プリント配線板の製造方
   法。
10. 【請求項１０】前記第１の絶縁性樹脂層に、前記第１の
    配線と前記第２の配線とを電気的に接続するバイアホー
    ルを形成する工程を有する請求項６記載の電子回路内蔵
    プリント配線板の製造方法。
11. 【請求項１１】前記バイアホールを形成する工程は、レ
    ーザ光照射により前記第１の絶縁性樹脂層を穿孔する工
    程を含む請求項１０記載の電子回路内蔵プリント配線板
    の製造方法。
12. 【請求項１２】前記バイアホールを形成する工程は、前
    記穿孔箇所に導電性材料を埋め込む工程と、 前記導電性材料の表面を平滑化する工程とを含む請求項
    １１記載の電子回路内蔵プリント配線板の製造方法。
13. 【請求項１３】前記導電性材料を埋め込む工程は、めっ
    きを行う工程である請求項１２記載の電子回路内蔵プリ
    ント配線板の製造方法。
14. 【請求項１４】前記導電性材料を埋め込む工程は、導電
    ペーストを注入する工程である請求項１２記載の電子回
    路内蔵プリント配線板の製造方法。
15. 【請求項１５】前記第２の配線を形成する工程は、前記
    第１の絶縁性樹脂層上に半硬化状態の樹脂層を介して導
    電性膜を圧着させる工程と、 前記導電性膜にエッチングを行う工程とを含む請求項６
    記載の電子回路内蔵プリント配線板の製造方法。
16. 【請求項１６】前記第２の配線上に、前記第２の配線に
    電気的に接続する電子部品を形成する工程を有する請求
    項６記載の電子回路内蔵プリント配線板の製造方法。
17. 【請求項１７】前記基材の裏面に第３の配線を形成する
    工程と、 前記基材の裏面に、前記第３の配線に接続するように第
    ２の電子回路を実装する工程と、 前記第２の電子回路および前記基材の裏面を被覆する第
    ２の絶縁性樹脂層を形成する工程と、 前記第２の絶縁性樹脂層の表面に第４の配線を形成する
    工程とを有する請求項６記載の電子回路内蔵プリント配
    線板の製造方法。