KR100232414B1 - 다층회로기판 및 그 제조방법 - Google Patents

다층회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100232414B1
KR100232414B1 KR1019960032696A KR19960032696A KR100232414B1 KR 100232414 B1 KR100232414 B1 KR 100232414B1 KR 1019960032696 A KR1019960032696 A KR 1019960032696A KR 19960032696 A KR19960032696 A KR 19960032696A KR 100232414 B1 KR100232414 B1 KR 100232414B1
Authority
KR
South Korea
Prior art keywords
thermoplastic resin
metal layer
layer
circuit board
unit
Prior art date
Application number
KR1019960032696A
Other languages
English (en)
Other versions
KR970014494A (ko
Inventor
토시까즈 타께노우찌
미끼꼬 와까바야시
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR970014494A publication Critical patent/KR970014494A/ko
Application granted granted Critical
Publication of KR100232414B1 publication Critical patent/KR100232414B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Abstract

본 발명은 비아의 도전성이 충분히 확보되어, 단위 기판과 비아 사이에서 열팽창, 열수축이 매칭을 이루어, 크랙의 발생이 없는 신뢰성이 우수한 다층회로기판을 제공한다.
열경화성수지층(14)의 한 면에 금속층(13)이 형성되고, 다른 면에는 열가소성수지 층(16)이 형성된 기판재료(11)에 구비된 비아홀(18)내에 도전재료가 함유된 도전성열가소성수지가 충전되어 비아(20)가 형성되는 동시에, 금속층(13)이 비아(20)와 접속하는 배선패턴(22)이 형성된 단위기판(12)이 복수매 적층되어, 열가소성수지층(16)에 의해 각 단위기판이 접착되어 있는 것을 특징으로 한다.

Description

다층회로 기판 및 그 제조방법
본 발명은 다층회로기판 및 그 제조방법에 관한 것으로 더 상세하게는 배선패턴이 형성된 열경화성 수지필름의 복수매가 적층된 다층회로 기판 및 그 제조방법에 관한 것이다.
배선패턴이 형성된 열경화성수지필름의 복수매가 적층된 다층회로기판에 있어서, 상하의 배선패턴 간의 전기적 도통을 이루기 위해서 일반적으로 두가지 방법이 채용되고 있다.
그 하나의 방법은 레이저나 드릴 등으로 열경화성수지필름에 형성한 비아홀 내주벽에 무전해도금을 행한 후, 전해도금을 행하여 도금피막을 형성하고, 이 도금피막에 의해 전기적 도통을 이루는 비아홀도금 방법이다.
또 다른 방법은 열경화성수지필름에 형성한 비아홀 내에, 동페이스트, 은페이스트 또는 금·은·동 등의 금속 입자를 에폭시 수지, 페놀수지 등의 수지에 혼입한 열경화성의 도전성수지페이스트를 충전, 경화하여 비아를 형성함으로써 전기적 도통을 이루는 도전성수지페이스트를 충전하는 충전방법이다.
그런데, 전자의 비아홀도금방법에서는 도금공정이 무전해 도금과 전해도금의 2단 도금이 필요하여 비용이 고가로 되는 문제가 있다. 이와 같이, 무전해 도금을 행한 후에 더 전해도금을 행하는 것은 도금피막의 신뢰성을 향상시키기 위해서 불가결한 조치이다.
또, 후자의 도전성 수지페이스트를 충전하는 충전방법에서는 충전한 열경화성의 도전성수지페이스트를 열경화할 때 가스가 발생하며 부피가 감소하거나, 공극이 생기기 쉬워, 충분한 도전성을 얻지 못할 우려가 있다. 또, 에폭시수지, 페놀수지로 대표되는 가교성의 열경화성수지페이스트는 경화하면, 탄성이 극도로 상실되고, 온도사이클이 가해진 경우에는 기판재료와 비아 사이에서 열팽창이나 열수축의 매칭을 이룰 수 없어, 비아에 크랙이 발생할 우려가 있다.
따라서, 본 발명의 과제는 비아의 도전성을 충분히 확보하고, 또 기판재료와 비아 사이에서 열팽창이나 열수축이 매칭을 이루어, 크랙 발생의 우려가 없고 신뢰성이 우수한 다층회로기판 및 그 제조방법을 제공하는 데에 있다.
본 발명자들은 상기 과제를 해결하기 위해서 검토한 결과, 비아홀에 충전하는 도전성수지페이스트로서 도전성 열가소성 수지페이스트를 사용함으로서, 부피가 감소하거나 공극이 생기는 일이 없어 신뢰성이 높은 다층회로기판을 형성할 수 있다는 점을 발견하여, 본 발명에 도달하였다.
즉, 본 발명은 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성 수지층이 형성된 기판재료에 설비된 비아홀 내에 도전재료가 함유된 도전성 열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위 기판이 복수매 적층되고, 상기 열가소성수지층에 의해 각 단위 기판이 접착되어 있는 것을 특징으로 하는 다층회로기판이다.
또 본 발명은 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성수지층이 형성된 기판재료에 설비된 비아홀 내에 도전재료가 함유된 도전성 열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위 기판의 1매 또는 복수매와, 열경화성수지필름의 양면에 금속층이 형성된 기판재료에 설비된 비아홀 내에 도전재료가 함유된 도전성 열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 금속층의 각각이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판과 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판이다.
또, 본 발명은 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성수지층이 형성된 기판재료에 설비된 비아홀 내에 도전재료가 함유된 도전성열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위 기판의 1매 또는 복수매와, 열경화성수지필름의 한 면에 금속층이 형성된 기판재료에 상기 열경화성수지필름을 관통하는 단자홀이 형성되어 있는 동시에, 상기 단자홀의 저면으로 일부가 노출하도록 상기 금속층이 소요의 배선패턴으로 형성된 단위기판이 상기 단자홀을 바깥쪽으로 향하며 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판이다.
이러한 본 발명에 있어서, 단자홀에 외부접속용의 범프를 형성할 수 있다.
이러한 본 발명에 의한 다층회로기판에 있어서, 비아의 전기저항치를 가급적 저하시킬 수 있는 다층회로기판으로서 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성수지층이 형성된 기판재료에 설비되어 있는 상기 금속층이 저면으로 노출되는 비아홀 내에 소정치 두께로 형성된 도금금속층과, 도전재료가 함유된 도전성 열가소성수지층이 순차 적층되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판이 복수매 적층되고, 상기 열가소성수지층에 의해 각 단위 기판이 접착되어 있는 것을 특징으로 하는 다층회로 기판을 제공할 수 있다.
또, 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성수지층이 형성된 기판재료에 설비된 상기 금속층이 저면으로 노출되는 비아홀 내에 소정의 두께로 형성된 도금금속층과, 도전재료가 함유된 도전성 열가소성 수지층이 순차 적층되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위 기판의 1매 또는 복수매와, 열경화성수지필름의 한 면에 금속층이 형성된 기판재료에 상기 열경화성수지필름을 관통하는 단차홀이 형성되어 있는 동시에, 상기 단자홀의 저면으로 일부가 노출하도록, 상기 금속층이 소요의 배선패턴으로 형성된 단위 기판이 상기 단자홀을 바깥쪽으로 향하여 적층되고, 상기 열가소성수지층에 의해 각 단위 기판이 접착되어 있는 것을 특징으로 하는 다층회로기판도 비아의 전기저항치를 가급적 저하시킬 수 있다.
이러한 다층회로기판에 있어서는 단자홀에 외부접속용 범프를 형성할 수 있다.
이들 비아의 전기저항치를 가급적 저하시킬 수 있는 다층회로기판에 있어서, 도금금속층을 도전재료가 함유된 도전성열가소성수지층보다도 두껍게 형성함으로써, 비아의 전기저항치를 더 저하시킬 수 있다.
이와 같은 본 발명에 의한 다층회로기판을 제조할 수 있는 다층회로기판의 제조방법은 열경화성수지필름의 한 면이 금속층이고 또 다른 한 면이 열가소성수지층인 기판재료에 형성한 비아홀 내에 도전재료가 함유된 도전성열가소성수지페이스트를 충전한 후, 상기 도전성열가소성수지페이스트의 용매를 비산시키는 가열처리를 행하여 비아를 형싱하고, 이어서 상기 열경화성수지필름의 금속층을 상기 비아에 접속하는 배선패턴으로 형성하여 단위기판으로 한 후, 복수매의 상기 단위기판을 적층하여 가열가압을 행하며, 상기 열가소성수지층에 의해서 각 단위기판을 접착하는 것을 특징으로 하는 것이다.
또 열경화성수지필름의 한 면이 금속층이고 또 다른 한 면이 열가소성수지층인 기판재료에 형성한 상기 금속층의 이면이 저면으로 노출되는 비아홀 내에 도금에 의해서 상기 금속층의 이면측에 도금금속층을 형성한 후, 상기 도금금속층 상에 충전한 도전재료가 함유된 도전성열가소성수지페이스트의 용매를 비산하는 가열처리를 행하여 비아를 형성하고, 이어서, 상기 열경화성수지필름의 금속층을 상기 비아에 접속하는 배선패턴을 형성하여 단위기판으로 한 후, 복수매의 상기 단위기판을 적층하며 가열 가압을 행하며, 상기 열가소성수지층에 의해서 각 단위기판을 접착하는 것을 특징으로 하는 다층회로기판의 제조방법에 의하면, 비아의 전기저항기를 가급적 저하시킬 수 있는 다층회로기판을 제조할 수 있다.
또, 이러한 본 발명에 있어서, 열경화성수지필름으로서 열경화성폴리이미드필름을 사용하는 동시에, 열가소성수지층을 열가소성폴리이미드층으로 하고, 또 비아홀에 충전하는 도전성열가소성수지 페이스트로서 금속입자를 함유하는 열가소성폴리이미드수지 페이스트를 사용하는 것이 바람직하다.
본 발명의 다층회로기판에 의하면, 비아가 도전성열가소성수지로 이루어지기 때문에, 제조시의 가열처리 등에 있어서, 비아를 열경화성수지로 형성한 경우와 같이, 원료성분의 휘발 등에 기인하는 가스가 발생하지 않고, 가스발생에 따르는 부피의 감소라든지 공극이 생기거나 하는 일이 없고, 또 전기저항치도 증대하지 않기 때문에 신뢰성 높은 다층회로기판을 제공할 수 있다.
특히, 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에 열가소성수지층이 형성된 기판재료에 금속층이 저면으로 노출되는 비아홀을 형성하고, 이 비아홀 내의 저면으로 노출되는 금속층상에 전해도금 등에 의해서 도금금속층을 형성한 후, 도전재료가 함유된 도전성열가소성수지를 충전하여 비아를 형성함으로서, 비아의 전기저항치를 가급적 작게 할 수 있다.
또, 열경화성수지필름으로서, 열경화성폴리이미드필름을 사용하는 동시에, 열가소성수지층을 열가소성폴리이미드층으로 하고, 또 비아홀에 충전하는 도전성열가소성수지페이스트로서 금속입자를 함유하는 열가소성폴리이미드수지페이스트를 사용함으로서, 다층회로기판을 형성하는 부재의 열팽창계수가 대략 일치하기 때문에, 제조시 또는 사용시에 여러 가지의 열사이클이 가해지더라도 부재의 열팽창, 열수축이 매칭을 이루어, 열변형에 대해 부재가 용이하게 보조를 맞출 수 있어, 비아에 균열이 생길 우려를 해소할 수 있다.
또, 본 발명의 다층회로기판의 제조방법에 의하면, 전술한 본 발명의 다층회로기판을 용이하게 제공할 수 있다.
또, 비아 및 배선패턴이 형성된 복수매의 기판재료를 적층하여 가열 가압을 행할 때에, 적어도 일부가 도전성열가소성수지에 의해서 형성된 비아는 가열가압에 따라 도전성 열가소성수지가 접착성을 나타내기 때문에, 비아자체도 접착성을 나타내는 동시에, 비아를 형성하는 도전성열가소성수지가 가압되어 압축되기 때문에, 비아자신의 밀도를 더욱 고밀도로 할 수 있고, 또 배선패턴과의 전기적인 접속을 양호하게 할 수 있다.
제1도는 본 발명에 의한 다층회로기판의 일례를 나타낸 단면도.
제2도는 본 발명에 의한 다층회로기판의 다른 예를 나타낸 단면도.
제3도는 본 발명에 의한 다층회로기판의 다른 예를 나타낸 단면도.
제4도는 제1도에 나타낸 단위기판(12)의 제조방법을 설명하기 위한 단면설명도.
제5도는 적층공정을 설명하기 위한 단면설명도.
제6도는 본 발명에 의한 다층회로기판의 다른 예를 나타낸 단면도.
제7도는 제6도에 나타낸 단위기판(12)의 제조방법을 설명하기 위한 단면설명도.
제8도는 본 발명에 의한 다층회로기판의 다른 예를 나타낸 단면도.
제9도는 적층공정을 설명하기 위한 단면설명도.
제10도는 본 발명에 의한 다층회로기판의 다른 예를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 다층회로기판 11 : 기판재료
12,12a,12b : 단위기판 13 : 금속층
14 : 열경화성수지필름 16 : 열가소성수지층
17 : 감광성레지스트막 18 : 비아홀
20,30 : 비아 22 : 배선패턴
32 : 도금금속층 34 : 도전성열가소성수지층
본 발명을 도면에 의해서 더 상세히 설명한다. 제1도는 다층회로기판(10)의 일례를 나타낸 단면도이고, 복수매의 단위기판(12, 12‥)이 적층되어 있다.
이러한 단위기판(12)은 그 두께가 10~20㎛의 열경화성수지필름(14)의 한 면에 5~20㎛ 두께의 동박 등으로 된 금속층이 형성되어 있는 동시에, 다른 한 면에는 10~20㎛ 두께의 열가소성수지층(16)이 형성된 기판재료로 형성된 것이다.
즉, 단위기판(12)은 기판재료에 형성된 비아홀(18)에 금, 은, 동, 니켈, 납 등의 금속 입자로 되는 도전재료가 함유된 도전성열가소성수지가 충전되어 형성된 비아(20)와, 기판재료의 금속층으로 형성된 소요형상의 배선패턴(22)으로 이루어지고, 비아(20)와 베선패턴(22)이 접속되어 있다.
제1도에 나타낸 다층회로기판(10)에 있어서, 최하층의 단위기판(12a)은 열경화성수지필름(14)의 양면에 금속층이 형성된 기판재료에 형성된 비아홀(18)내에 전술한 도전재료가 함유된 도전성열가소성수지가 충전된 비아(20)와, 열경화성수지필름(14)의 양면에 형성된 금속층을 에칭 가공하여 형성한 소요의 배선패턴(22)으로 형성된다. 단위기판(12a)에서도 배선패턴(22)과 비아(20)는 접속되어 있다.
이와 같이, 3층의 단위기판(12,12,12a)은 후술한 바와 같이, 적층되어 가열 가압됨으로서, 열가소성수지층(16)에 의해 접착되어 일체화되어 다층회로기판(10)으로 형성되어 있다.
이러한 다층회로기판(10)의 단위기판(12a)의 하면측에 형성된 배선패턴(22)에는 땜납볼 등의 범프나 리드핀(도시하지 않음)을 형성하여 외부접속단자로 할 수 있다.
또, 최상층 및 최하층의 각 표면에 형성된 배선패턴에는 솔더레지스트 등으로 된 적당한 보호막(도시하지 않음)을 피복하여 배선패턴의 산화 등을 방지하는 것이 바람직하다.
특히, 제1도에 나타낸 다층회로기판(10)을 반도체 소자를 탑재하는 BGA형, PGA형의 회로기판으로서 사용하는 경우에는 최상층에 형성한 반도체 소자와 접속하는 배선패턴의 영역이나, 최하층에 형성한 외부접속단자(땜납볼, 리드핀)를 접합하는 배선패턴 영역을 제외하고, 최상층, 최하층의 표면에 솔더레지스트 등으로 보호막을 형성하는 것이 바람직하다.
제1도에 나타낸 다층회로기판(10)에서는 비아(20)가 도전성열가소성수지로 이루어지기 때문에, 다층회로기판의 제조시 가열처리 등에 있어서, 열경화성수지와 같이, 원료성분의 휘발에 의해서 가스가 발생하지 않고, 가스발생에 따르는 부피 감소라든지 공극의 발생을 방지할 수 있고, 또한 전기저항치가 증대하는 일도 없다. 이 때문에, 제1도의 다층회로기판(10)은 높은 신뢰성을 보유할 수 있다.
여기서, 열경화성수지필름(14), 열가소성수지층(16), 및 비아홀(18)내의 도전성열가소성수지의 각각에 폴리이미드수지를 사용한 경우, 삼자의 열팽창계수가 대략 일치하기 때문에, 다층회로기판(10)의 제조시 또는 사용시에 있어서, 여러 가지의 열사이클이 가해지더라도 삼자의 열팽창, 열수축이 매칭을 이루어, 열변형에 대해서 보조를 맞출 수 있다. 이 때문에, 다층회로기판(10)의 열팽창, 열수축에 기인하여 비아에 균열이 생길 우려를 해소할 수 있다.
이와 같이 제1도에 나타낸 다층회로기판(10)은 하나 또는 복수의 반도체 칩이나 그 밖의 전자부품을 탑재하는 회로기판으로서 바람직하게 사용할 수 있다.
제1도에 있어서는 단위기판(12,12)과 단위기판(12a)을 적층했지만, 한 면에 열가소성수지층(16)이 형성된 단위기판(12)만을 복수매 적층해도 좋다. 이 경우에, 최하층의 단위기판의 외면으로 노출되는 비아와 전기적으로 접속하는 배선패턴을 형성하기 위해서는 적층 후에 첨부한 동박 등의 금속층을 패터닝하더라도 좋다.
또, 제1도에 나타낸 다층회로기판(10)에 있어서는 단위기판(12)의 적층수는 특별히 한정되지는 않는다.
제2도는 다층회로기판(10)의 다른 예를 나타낸다. 제2도에 있어서, 제1도에 나타낸 부재와 동일한 부재는 동일부호를 붙이고 설명을 생략한다.
제2도에 나타낸 다층회로기판(10)에 있어서, 제1도에 나타낸 다층회로기판(10)과 다른 점은 단위기판(12,12)에 구비된 비아홀(18)이 열경화성수지핌름(14) 및 열가소성수지층(16)만을 관통하고, 저면으로 열경화성수지필름(14)의 한 면에만 형성한 금속층이 노출되는 비아홀(18)로 하는 점과, 열경화성수지필름(14)의 양면에 금속층이 형성된 기판재료로 형성되는 단위기판(12a)에 구비된 비아홀(18)도, 하면측의 금속층과 열경화성수지필름(14)만을 관통시키고, 상면측의 금속층이 저면으로 노출되는 비아홀(18)로 하는 점이 다르다.
이러한 비아홀(18)의 각각에, 도전재료가 함유된 도전성열가소성수지를 충전하여 된 비아(20)에 의하면, 배선패턴(22)과의 전기적접속을 보다 양호하게 할 수 있고, 또 최상층의 배선패턴 상에 반도체소자를 탑재하는 경우에는 비아홀(18)의 개구부가 배선패턴(22)에 의해서 막힐 수 있기 때문에, 비아정상의 배선패턴 상에 플립칩본딩 법등으로 직접 반도체 소자를 탑재할 수 있다(도시하지 않음).
또, 제2도의 다층회로기판(10)에 있어서도, 최하층의 배선패턴(22)에 납땜볼 등의 외부접속단자(도시하지 않음)를 구비할 수 있다.
제3도는 다층회로기판(10)의 다른 예를 더 나타낸다. 제3도에 있어서, 제1도 및 제2도에 나타낸 부재와 동일한 부재에는 동일부호를 붙이고 설명을 생략한다.
제3도에 나타낸 다층회로기판(10)과 제1도 및 제2도에 나타낸 다층회로기판(10)과의 상위점은 최하층의 단위기판(12a)에서, 하면측의 금속층을 구비하지 않은 점 및 비아홀에는 도전성열가소성수지가 충전되어 있지 않고 단자홀(18)로 되어있는 점이다.
이러한 제3도에 나타낸 상태로 다층회로기판(10)으로서 유통에 제공할 수 있지만, 단자홀(18a)에 납땜볼 등의 범프(24)를 형성하며 다층회로기판(10)으로서 유통에 제공할 수도 있다.
또, 단자홀(18a)의 내벽면에 무전해도금을 행하여 동이나 납 등의 금속층을 형성함으로서 납땜볼을 형성할 때에, 땜납과의 습윤성을 향상시킬 수 있어 바람직하다.
제1도~제3도에 나타낸 다층회로기판(10)은 제4도 및 제5도에 나타낸 제조방법으로 제조할 수 있다. 제4도에 나타낸 제조방법에 있어서, 사용하는 기판재료(11)는 제4도의 (a)에 나타낸 바와 같이, 열경화성수지필름(14)의 한 면이 동박 등으로 되는 금속층(13)이고 또 다른 한 면은 열가소성수지층(16)으로 형성되어 있다.
먼저, 이 기판재료(11)의 소요개소에, 드릴 등으로 비아홀(18)을 소요수 형성한 후[제4도의 (b)], 비아홀(18)내에 스크린인쇄 등으로 도전재료가 함유된 열가소성수지페이스트를 충진하고, 적당히 가열처리하여 비아(20)를 형성한다[제4도의 (c)]. 상기 가열처리를 행하는 것은 용매를 비산시켜 열가소성수지페이스트를 친화시키기 위해서이다. 이 가열처리조건으로서는 열가소성수지페이스트에 배합된 용재의 비점보다도 낮은 온도에서 서서히 건조하고, 그후, 용제를 완전히 비산시키기 위해서 비점보다 약간 높은 온도에서 건조시키는 것이 바람직하다. 구체적으로는 용제로 N-N-디메틸아세트아미드(비점 166℃)를 사용한 도전재료가 함유된 열가소성수지페이스트를 사용한 경우에서는 150℃에서 1시간 가열하고, 또 180℃에서 0.5시간 가열하여 건조시킨다.
여기서, 비아홀(18)에 충전하는 열가소성수지페이스트는 미리 용매의 비산량을 감안하여 충전해 놓음으로서, 비아홀(18)내에 간극이 없는 비아(20)를 형성할 수 있다.
이와 같이, 비아홀(18)에 충전한 도전재료가 함유된 열가소성수지페이스트를 가열처리하여 고화함으로서, 도전재료가 함유된 열경화성폴리이미드수지 페이스트를 열경화시키는 경우와 같이, 가스가 발생하지 않고, 가스발생에 따르는 부피감소를 해소할 수 있다.
또, 열가소성수지페이스트를 비아홀(18)에 과잉 충전한 경우, 고화 후 필요에 따라 연마하며 제거할 수 있다.
다음에, 제4도의 (d)에 나타낸 바와 같이 금속층(13)상에 감광성레지스트막(17)을 형성한 후, 제4도의 (e)에 나타낸 바와 같이, 레지스트패턴(17a)을 형성한다. 또, 이 레지스트패턴(17a)을 마스크로 금속층(13)을 에칭가공하며 비아(20)에 전기적으로 접속하는 소요의 배선패턴(22)을 형성하여, 제4도의 (f)에 나타낸 단위기판(12)을 형성한다.
그후, 제5도에 나타낸 바와 같이, 적당수의 단위기판(12)을 위치맞춤시켜 적층하고, 가열 가압한다. 이러한 가열가압조건으로서는 감압(진공)하에서, 220~300℃에서 10~30kg/cm2로 하는 것이 바람직하다.
이 가열가압에 의해서, 열가소성수지층(16)이 연화되어 접착성을 가져, 복수매의 단위기판(12)이 고착되어, 제1도에 나타낸 다층회로기판(10)을 제조할 수 있다.
이때, 비아(20)자체도 열가소성수지로 이루어지기 때문에 연화되어 접착성을 갖고, 또 제1도와 제5도의 비교로부터 명백한 바와 같이, 비아(20)는 압축되어 배선패턴(22)과 양호하게 밀착되고, 또 일체화된다.
그런데, 최하층의 단위기판(12a)은 접착용 열가소성수지층(16)이 필요 없기 때문에, 열경화성수지층(14)의 양면에 금속층이 형성된 기판재료를 사용하여 제4도와 같이 도전재료가 함유된 열가소성수지를 충전하여 비아(20)를 형성하고, 또 비아(20)에 접속하는 배선패턴(22,22)을 형성한다.
이어서, 배선패턴(22,22)이 형성된 단위기판(12a)과 단위기관(12)을 제5도에 나타낸 바와 같이, 적층하여 가열가압하면 된다.
또, 제4도 및 제5도에서, 비아(20)를 형성한 후, 금속층(13)에 에칭가공을 행하여 배선패턴(22)을 형성하고 있지만, 금속층(13)에 에칭가공을 행하여 배선패턴(22)을 형성한 후, 비아홀(18)을 형성하여 비아(20)를 형성하여도 좋다.
제2도 및 제3도에 나타낸 다층회로기판(10)도 제1도에 나타낸 다층회로기판(10)의 제조와 동일하게 제조할 수 있다.
즉, 열경화성수지필름(14)의 한 면에 형성한 금속층이 저면으로 노출되는 비아홀(18)은 열경화성수지필름(14)의 한 면이 금속층이고 또 다른 한 면은 열가소성수지층(16)인 기판재료로, 열가소성수지층(16)의 측면에서 레이저가공 등을 행하여, 금속층을 관통시키지 않도록 하여 형성할 수 있다. 그 후의 도전재료가 함유된 열가소성 수지를 충전하는 공정 등은 제4도에 나타낸 공정과 같다. 이 경우에도, 비아를 형성한 후, 금속층에 에칭가공을 행하여 배선패턴을 형성하여도 좋고, 금속층에 에칭가공을 행하여 배선패턴을 형성한 후, 비아홀을 형성하여 비아를 형성하여도 좋다.
또한, 양면이 금속층인 기판재료에 비아홀을 형성하는 경우에는 에칭으로 비아홀 형성부분의 금속층을 용해하여 제거한 후, 열경화성수지필름(14)을 엑시머레이저로 관통시켜 형성할 수 있다.
또, 드릴로 비아홀을 형성하는 경우에는 비아홀 형성부분의 금속층을 용해하는 공정은 불필요하다.
제1도~제3도에 나타낸 다층회로기판(10)에 반도체 소자를 탑재하기 위해서는 최상층의 단위기판(12)상에 소자탑재영역을 설비하고, 이 영역에 반도체소자를 탑재하며 최상층의 단위기판(12)의 배선패턴과 배선에 의해서 전기적 도통을 이루는 동시에, 반도체 소자를 포팅수지 등에 의해 봉지한다.
또, 제2도 및 제3도에 나타낸 다층회로기판(10)의 경우에는 비아(20)의 바로 위에 배선패턴(22)이 형성되어 있고, 비아홀(18) 내에 충전한 도전성열가소성수지 페이스트가 노출되지 않아 비아(20)의 바로 위의 배선패턴(22)에도 반도체소자를 탑재할 수 있다. 이 때문에, 플립칩방식에 의해서 반도체 소자를 직접 배선패턴(22)상에 탑재할 수 있다(도시하지 않음).
또 제1도에 나타낸 다층회로기판(10)의 경우, 외부접속단자는 최하층의 단위기판(12a)의 배선패턴(22)에 리드 핀이나 납땜볼 등의 범프로 된 외부접속단자를 형성할 수 있다(도시하지 않음).
한편, 제2도에 나타낸 다층회로기판(10)의 경우, 납땜볼 등의 범프를 단자홀(18a)에 형성하여 외부접속단자로 할 수 있다.
제1도~제5도에 나타낸 다층회로기판에 있어서, 비아는 도전재료가 함유된 열가소성수지로 형성되어 있지만, 은필러가 함유된 열가소성수지의 전기저항치는 약 10-3Ωcm정도인데 반해서, 예를 들어 니켈의 전기저항치는 약 10-6Ωcm정도이다. 이 때문에, 도전재료가 함유된 열가소성 수지로 된 비아의 전기저항치를 더 저하시켜야 할 경우가 있다.
이 경우에 제6도에 나타낸 다층회로기판(10)이 바람직하다. 제6도에 있어서, 제1도~제5도에 나타낸 부재와 동일부재에는 동일부호를 붙이고 설명을 생략한다.
제6도에 나타낸 다층회로기판(10)의 단위기판(12)을 형성하는 열경화성폴리이미드로 된 열경화성수지필름(14)에는 그 한 면에 동으로 된 배선패턴(22)이 형성되어 있는 동시에, 다른 한 면에는 열가소성폴리이미드로 된 열가소성수지층(16)이 형성되어 있다.
또, 단위기판(12)에는 비아(30)가 형성되어 있다. 이 비아(30)는 열경화성수지필름(14)으로 형성된 열가소성수지층(16)측으로 개구되고 또 배선패턴(22)의 이면이 저면으로 노출되는 비아홀(18)내에 도금에 의해서 배선패턴(22)의 이면측으로 소정 두께로 형성된 니켈로 된 도금금속층(31)상에 금, 은, 동, 니켈, 납 등의 금속입자가 들어있는 열가소성폴리이미드수지로 된 도전성열가소성수지층(34)이 충전되어 형성된 것이다. 이러한 비아(30)는 배선패턴(22)과 전기적으로 접속되어 있다.
또, 도금금속층(32)은 동, 납, 은, 금 등으로 형성되어 있어도 좋다.
여기서, 비아(30)를 형성하는 도금금속층(32)을 도전성열가소성수지층(34)보다도 두껍게 형성할수록, 즉 도전성열가소성수지층(34)을 얇게 할수록, 비아(30)의 전기저항치를 가급적 저하할 수 있다. 비아(30)중에 차지하는 도금금속층(32)의 비율이 증대하기 때문이다.
단, 도전성열가소성수지층(34)의 두께를 5㎛이상으로 하는 것이 바람직하다. 두께 5㎛이상의 도전성열가소성수지층(34)은 열가소성수지층(16)과 같이 접착기능을 갖기 때문이다.
이와 같은 비아(30) 및 배선패턴(22)이 형성된 3층의 단위기판(12,12,12)은 후술한 바와 같이, 적층되어 가열 가압함으로서, 열가소성수지층(16)에 의해 접착되어 일체화되어, 제6도에 나타낸 다층회로기판(10)으로 형성된다.
제6도에 나타낸 다층회로기판(10)을 구성하는 단위기판(12)은 제7도에 나타낸 제조방법으로 제조할 수 있다. 제7도에 나타낸 제조방법에 있어서, 사용하는 기판재료(11)는 제7(a)도에 나타낸 바와 같이 열경화성수지필름(14)의 한 면에 동박 등으로 된 금속층(13)이 형성되고, 다른 한 면에 열가소성수지층(16)이 형성되어 있다.
먼저, 이 기판재료(11)의 소요개소에 금속층(13)의 이면이 저면으로 노출되는 비아홀(18)을 레이저가공에 의해서 소요수 형성한 후[제7(b)도], 비아홀(18)내의 금속층(13)의 이면측에 도금금속층(32)을 형성한다[제7(c)도]. 이 도금금속층(32)은 금속층(13)을 전극으로 하는 전해도금에 의해서 형성할 수 있고, 비아홀(18)의 공간부(36)가 대략 열가소성수지층(16)의 두께정도가 될 때 전해도금을 종료한다.
또, 비아홀(18)의 공간부(36)에 스크린인쇄 등에 의해서, 도전재료가 함유된 열가소성수지페이스트를 충전하여, 적당히 가열처리하여 비아(30)를 형성한다[제7(d)도].
또, 이 가열처리 등은 제4도에 나타낸 단위기판(12)의 제조방법과 동일하게 행할 수 있다.
이와 같이, 비아(30)를 형성한 후, 제7도의 (d)에 나타낸 바와 같이, 금속층(13)상에 형성한 감광성레지스트막으로 레지스트패턴(17a)을 형성한다. 또, 이 레지스트패턴(17a)을 마스크로 하며 금속층(13)에 에칭가공을 행하고, 비아(30)에 전기적으로 접속하는 소요의 배선패턴(22)을 형성하여, 제7도의 (e)에 나타낸 단위기판(12)을 형성한다.
그후, 적당 수의 단위기판(12)을 위치 맞춤하여 적층하고, 가열 가압한다. 이러한 가열 가압조건으로서는 감압(진공)하에서, 220~300℃에서 10~30Kg/cm2로 하는 것이 바람직하다.
이 가열가압에 의해서, 열가소성수지층(16)이 연화되어 접착성을 갖게 되어, 복수의 단위기판(12)이 고착되어 제6도에 나타낸 다층회로기판(10)을 제조할 수 있다.
이때, 비아(30)를 형성하는 도전성열가소성수지층(34)도 연화되어 접착성을 갖기 때문에, 비아(30)와 배선패턴(22)은 양호하게 밀착되어 일체화된다.
또, 이러한 가열가압시에, 비아(30)를 형성하는 도금금속층(32)은 도전성열가소성수지로 된 비아(20)와 비교하여 변형되지 않기 때문에, 다층회로기판(10)의 두께를 일정한 두께로 유지할 수 있다.
그런데, 제6도에 나타낸 다층회로기판(10)에 있어서, 외부접속단자(납땜볼, 리드핀)을 접합하는 경우에는 제8도에 나타낸 바와 같이 최하층의 단위기판(12a)의 하면에 배선패턴(22)을 형성할 필요가 있다. 이 때문에, 제8도에 나타낸 다층회로기판(10)에 있어서, 중간층에 단위기판(12b)을 배치 설비하고 있다.
이 단위기판(12b) 및 단위기판(12a)은 열경화성수지필름(16)의 상면측에 열가소성수지층(16)이 형성되어 있는 동시에, 하면측에 배선패턴(22)이 형성되고, 또 배선패턴(22)이 저면으로 노출되는 비아홀 내에 형성된 도금금속층(32)과 도전성열가소성수지층(34)이 적층되어 비아(30)가 형성되어 있다.
이 때문에, 제8도에 나타낸 바와 같이, 단위기판(12)과 단위기판(12b)을 적층함으로서, 단위기판(12)의 비아(30)와 중간층의 단위기판(12b)의 비아(30)를 접속시킬 수 있어, 단위기판(12)의 상면측에 형성된 배선패턴(22)과 단위기판(12b)의 하면측에 형성된 배선패턴(22)을 비아(30,30)를 거쳐서 전기적도통을 이룰 수 있다.
이러한 단위기판(12b)은 제7도와 동일하게 얻을 수 있고, 적층할 때에, 단위기판(12)의 비아(30)와 단위기판(12b)의 비아(30)를 접속시키도록, 단위기판(12b)을 배치 설비한다.
또, 단위기판(12b)의 하면에 단위기판(12a)을 적층하며, 단위기판(12b)에 형성한 배선패턴(22)과 단위기판(12a)에 형성한 비아(30)를 접속함으로서, 제8도에 나타낸 바와 같이, 최상층의 상면측 및 최하층의 하면측의 각각에 배선패턴(22)이 형성된 다층회로기판(10)을 얻을 수 있다.
이와 같이, 제8도에 나타낸 다층회로기판에 있어서는 단위기판(12b)의 비아(30)와 배선패턴(22)의 각각은 단위기판(12b)을 사이에 끼우는 다른 단위기판(12,12a)의 비아(30,30)와 접속되어 있다.
이러한 다층회로기판(10)에 있어서, 최하층의 단위기판(12a)의 하면측에 형성된 배선패턴(22)에는 납땜볼 등의 범프나 리드 핀(도시하지 않음)을 형성하여 외부접속단자로 할 수 있다.
또 최상층, 최하층의 각 표면에 형성된 배선패턴에는 적당한 보호막(도시하지 않음)을 피복하며, 베선패턴의 산화 등을 방지하는 것이 바람직하다.
특히, 제1도에 나타낸 다층회로기판(10)을 반도체 소자를 탑재하는 BGA형, PGA형의 회로기판으로서 사용하는 경우에는 최상층에 형성한 반도체 소자와 접속하는 배선패턴의 영역이나, 최하층에 형성한 외부접속단자(납땜볼, 리드핀)를 접합하는 배선패턴 영역을 제외하고, 최상층, 최하층의 표면에 솔더레지스트 등에 의해서 보호막을 형성하는 것이 바람직하다.
제8도에 나타낸 다층회로기판(10)은 제9도에 나타낸 바와 같이, 단위기판(12,12,12b,12a)을 위치 맞춤하여 적층하고 가열 가압한다. 이러한 가열가압조건으로서는 감압(진공)하에서, 220~300℃에서 10~ 30Kg/cm2로 하는 것이 바람직하다.
이 가열 가압에 의해서, 열가소성수지층(16)이 연화되어 접착성을 가져, 각 단위기판을 고착할 수 있다.
이러한 가열 가압시에, 단위기판(12)의 비아(30)의 도전성열가소성수지층(34)과, 단위기판(12b)의 비아(30)의 도전성열가소성수지층(34)이 맞닿는 상태에 있기 때문에, 양자가 연화, 접착되어 비아를 형성할 수 있다. 또, 도금금속층(32,32)이 도전성열가소성수지층(34)을 거쳐서 접속되고, 또 가압력에 대항할 수 있기 때문에, 다층회로기판(10)을 소정두께로 할 수 있다.
여기서, 제8도에 나타낸 바와 같이, 단위기판(12b)의 하면측에 배선패턴(22)을 형성할 수 있기 때문에, 단위기판(12,12b)만을 적층함으로서도 일면측에 외부접속단자를 장착할 수 있는 다층회로기판(10)을 형성할 수 있다.
또, 제1도~제3도에 나타낸 다층회로기판(10)에 있어서도, 단위기판(12,12)의 한편을 다른쪽의 단위기판(12)과 반대 방향으로 하여, 비아(30)끼리 직접 접속하도록, 단위기판(12,12)을 적층함으로서도, 일면측에 외부접속단자를 장착할 수 있는 다층회로기판(10)을 형성할 수 있다.
그런데, 제8도에 나타낸 중간층으로서의 단위기판(12b)을 배치설비하지 않고 일면측에 외부접속단자를 장착할 수 있는 다층회로기판(10)을 제10도에 나타낸다. 제10도에 나타낸 다층회로기판(10)은 열경화성수지필름(14)의 한면에 형성된 배선패턴(22)이 저면으로 노출되는 단자홀(18a)이 구비된 단위기판(12a)을, 단자홀(18a)을 바깥쪽으로 향하여 단위기판(12)에 적층한 것이다.
이 단자홀(18a)에는 납땜볼(24)등의 외부접속단자를 배치 설비할 수 있다.
또, 제10도에 나타낸 단위기판(12a)의 하면측(단자홀(18a)이 개구되어 있는 개구면측)은 다른 단위기판과 접착되지 않기 때문에 열가소성수지층(16)은 불필요하다.
본 발명에 의한 다층회로기판에 의하면, 제조시의 가열처리 등에 있어서, 열경화성수지와 같은 원료성분의 휘발에 의해 가스가 발생하지 않고, 이에 의해 부피가 감소하거나, 공극이 생기지 않고, 저항치가 증대하지도 않기 때문에 신뢰성이 높은 다층회로기판을 제공할 수 있다.
또 비아의 일부를 도금금속층에 의해서 형성함으로서, 비아의 전기저항치를 가급적 저하시킬 수 있고, 신호등의 감쇠를 가급적 억제할 수 있다.
한편, 본 발명에 의한 다층회로기판의 제조방법에 의하면 전술한 다층회로기판을 용이하게 제공할 수 있고, 또한 적층시의 가열가압에 의해 도전성열가소성수지로 된 비아자체도 접착성을 갖기 때문에 배선패턴과 양호하게 전기적으로 접속할 수 있는 결과, 신뢰성이 높은 다층회로기판을 얻을 수 있다.

Claims (12)

  1. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성 수지층이 형성된 기판재료에 설비된 비아홀 내에, 도전재료가 함유된 도전성 열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판이 복수매 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판.
  2. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성수지층이 형성된 기판재료에 설비된 비아홀 내에, 도전재료가 함유된 도전성열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판의 1매 또는 복수매와, 열경화성수지필름의 양면에 금속층이 형성된 기판재료에 구비된 비아홀 내에, 도전재료가 함유된 도전성열가소성수지가 충전되어 이루어진 비아가 형성되는 동시에, 상기 금속층의 각각이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판이 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판.
  3. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에 열가소성수지층이 형성된 기판재료에 구비된 비아홀 내에, 도전재료가 함유된 도전성 열가소성수지가 충전되어 이루어진 비아가 형성되어 있는 동시에, 상기 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판의 1매 또는 복수매와, 열경화성수지필름의 한 면에 금속층이 형성된 기판재료에 상기 열경화성수지필름을 관통하는 단자홀이 형성되어 있는 동시에, 상기 단자홀의 저면으로 일부가 노출하도록, 상기 금속층이 소요의 배선패턴으로 형성된 단위기판이 상기 단자홀을 바깥쪽으로 향하여 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판.
  4. 제3항에 있어서, 단자홀에 외부접속용의 범프가 형성되어 있는 것을 특징으로 하는 다층회로기판.
  5. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에 열가소성수지층이 형성된 기판재료에 구비된 상기 금속층이 저면으로 노출되는 비아홀 내에 소정 두께로 형성된 도금금속층과, 도전재료가 함유된 도전성열가소성수지층이 순차 적층되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판이 복수매 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판.
  6. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에 열가소성수지층이 형성된 기판재료에 구비된 상기 금속층이 저면으로 노출되는 비아홀 내에 소정 두께로 형성된 도금금속층과, 도전재료가 함유된 도전성열가소성수지층이 순차 적층되어 이루어진 비아가 형성되어 있는 동시에, 상기 열경화성수지필름의 금속층이 상기 비아와 접속하는 소요의 배선패턴으로 형성된 단위기판의 1매 또는 복수매와, 열경화성수지필름의 한 면에 금속층이 형성된 기판재료에 상기 열경화성수지필름을 관통하는 단자홀이 형성되어 있는 동시에, 상기 단자홀의 저면에 일부가 노출하도록, 상기 금속층이 소요의 배선패턴으로 형성된 단위기판이 상기 단자홀을 바깥쪽으로 향하여 적층되고, 상기 열가소성수지층에 의해 각 단위기판이 접착되어 있는 것을 특징으로 하는 다층회로기판.
  7. 제6항에 있어서, 단자홀에 외부접속용 범프가 형성되어 있는 것을 특징으로 하는 다층회로기판.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 도금금속층이 도전재료가 함유된 도전성열가소성수지층보다도 두꺼운 것을 특징으로 하는 다층회로기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 열경화성수지필름으로서 열경화성폴리이미드필름이 사용되는 동시에, 열가소성수지층이 열가소성폴리이미드층이고, 또 비아홀에 충전하는 도전성열가소성수지페이스트로서 금속입자를 함유하는 열가소성폴리이미드수지페이스트가 사용되는 것을 특징으로 하는 다층회로기판.
  10. 열경화성 수지필름의 한 면에 금속층이 형성되고, 다른 한 면에 열가소성수지층이 형성된 기판재료에 구비된 비아홀 내에 도전재료가 함유된 도전성 열가소성수지페이스트를 충전한 후, 상기 도전성열가소성수지페이스트의 용매를 비산시키는 가열처리를 행하여 비아를 형성하는 동시에, 상기 열경화성수지필름의 금속층을 상기 비아에 접속하는 배선패턴으로 형성하며 단위기판을 형성하고, 이어서, 복수매의 상기 단위기판을 적층하고 가열가압을 행하여, 상기 열가소성수지층에 의해서 각 단위기판을 접착하는 것을 특징으로 하는 다층회로기판의 제조방법.
  11. 열경화성수지필름의 한 면에 금속층이 형성되고, 다른 한 면에는 열가소성 수지층이 형성된 기판재료에 구비된 상기 금속층이 저면으로 노출되는 비아홀 내에 소정 두께의 도금금속층을 형성한 후, 상기 도금 금속층 상에 도전재료가 함유된 도전성열가소성수지페이스트를 충전하고, 이어서, 상기 도전재료가 함유된 도전성열가소성수지페이스트의 용매를 비산하는 가열처리를 행하여 비아를 형성한 후, 상기 열경화성수지필름의 금속층을 상기 비아에 접속하는 배선패턴으로 형성하여 단위기판을 형성하고, 그후, 복수매의 상기 단위기판을 적층하여 가열가압을 행하여, 상기 열가소성수지층에 의해서 각 단위기판을 접착하는 것을 특징으로 하는 다층회로기판의 제조방법.
  12. 제10항 또는 제11항에 있어서, 열경화성수지필름으로서 열경화성폴리이미드필름을 사용하는 동시에, 열가소성수지층을 열가소성폴리이미드층으로 하고, 또 비아홀에 충전하는 도전성열가소성수지페이스트로서 금속입자를 함유하는 열가소성폴리이미드수지페이스트를 사용하는 것을 특징으로 하는 다층회로기판의 제조방법.
KR1019960032696A 1995-08-11 1996-08-06 다층회로기판 및 그 제조방법 KR100232414B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-205623 1995-08-11
JP20562395 1995-08-11
JP96-162688 1996-06-24
JP16268896A JPH09116273A (ja) 1995-08-11 1996-06-24 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR970014494A KR970014494A (ko) 1997-03-29
KR100232414B1 true KR100232414B1 (ko) 1999-12-01

Family

ID=26488390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032696A KR100232414B1 (ko) 1995-08-11 1996-08-06 다층회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US5744758A (ko)
JP (1) JPH09116273A (ko)
KR (1) KR100232414B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534548B1 (ko) * 2002-05-30 2005-12-07 가부시키가이샤 덴소 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
KR100763692B1 (ko) * 1999-11-26 2007-10-04 이비덴 가부시키가이샤 다층 회로기판 및 반도체 장치

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JPH1056099A (ja) 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JP3241605B2 (ja) 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US6703565B1 (en) 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
DE69839964D1 (de) * 1997-06-06 2008-10-16 Ibiden Co Ltd Einseitige leiterplatte und verfahren zu deren herstellung
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
USRE40947E1 (en) 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6118080A (en) * 1998-01-13 2000-09-12 Micron Technology, Inc. Z-axis electrical contact for microelectronic devices
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
JPH11289167A (ja) * 1998-03-31 1999-10-19 Nec Corp 多層配線板
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP3877454B2 (ja) 1998-11-27 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6455784B1 (en) 1999-10-27 2002-09-24 Asahi Kasei Kabushiki Kaisha Curable sheet for circuit transfer
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP4592891B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
JP4592890B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
US6570102B2 (en) * 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001284809A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 多層回路基板および、その製造方法
US6395996B1 (en) * 2000-05-16 2002-05-28 Silicon Integrated Systems Corporation Multi-layered substrate with a built-in capacitor design
US6739041B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2002261444A (ja) * 2001-03-06 2002-09-13 Sony Corp 積層配線基板およびその製造方法
JP3418615B2 (ja) * 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
JP2003008214A (ja) * 2001-06-26 2003-01-10 Ibiden Co Ltd 積層配線板の製造方法
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
US6921869B2 (en) * 2001-09-26 2005-07-26 Fujikura Ltd. Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP3820415B2 (ja) 2002-03-07 2006-09-13 株式会社デンソー プリント基板の製造方法及びプリント基板の構造
WO2003105160A1 (ja) * 2002-05-31 2003-12-18 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
US6680530B1 (en) 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
US7083901B2 (en) * 2002-10-01 2006-08-01 International Business Machines Corporation Joining member for Z-interconnect in electronic devices without conductive paste
TW573332B (en) * 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
WO2004060660A1 (ja) * 2002-12-27 2004-07-22 Nec Corporation シート材及び配線板
US7421779B2 (en) 2003-02-13 2008-09-09 Fujikura Ltd. Multilayer board manufacturing method
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
US7290332B1 (en) * 2004-08-31 2007-11-06 Exatron, Inc. Method of constructing an interposer
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
JP4945919B2 (ja) * 2005-04-25 2012-06-06 凸版印刷株式会社 Ｂｇａ型多層回路配線板
US20070037432A1 (en) * 2005-08-11 2007-02-15 Mershon Jayne L Built up printed circuit boards
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
US7557036B2 (en) * 2006-03-30 2009-07-07 Intel Corporation Method, system, and apparatus for filling vias
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
US7546676B2 (en) * 2007-05-31 2009-06-16 Symbol Technologies, Inc. Method for manufacturing micro-strip antenna element
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP5603744B2 (ja) * 2010-11-10 2014-10-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
TWI617225B (zh) * 2010-12-24 2018-03-01 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
TWI542264B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
JP5686009B2 (ja) * 2011-03-18 2015-03-18 富士通株式会社 基板ユニット、及び、基板ユニットの製造方法
US10020244B2 (en) * 2012-03-27 2018-07-10 Cree, Inc. Polymer via plugs with high thermal integrity
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
CN104885576B (zh) * 2012-12-31 2017-12-05 阿莫绿色技术有限公司 柔性印刷电路基板及其制造方法
JP2014154593A (ja) * 2013-02-05 2014-08-25 Ngk Spark Plug Co Ltd 高周波パッケージ
CN104185372B (zh) * 2013-05-22 2018-01-26 北大方正集团有限公司 一种双面电路板及其制作方法、多层电路板及其制作方法
US9711442B1 (en) * 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
US10667396B2 (en) * 2017-08-25 2020-05-26 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
KR20210051346A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 발진기 구조체 및 발진기 구조체를 포함하는 전자 장치
TWI795723B (zh) * 2020-09-18 2023-03-11 欣興電子股份有限公司 電路板及其製作方法
WO2022186037A1 (ja) * 2021-03-04 2022-09-09 Tdk株式会社 多層配線基板及びその製造方法
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3700538A (en) * 1970-09-10 1972-10-24 Nasa Polyimide resin-fiberglass cloth laminates for printed circuit boards
US3742597A (en) * 1971-03-17 1973-07-03 Hadco Printed Circuits Inc Method for making a coated printed circuit board
US4595606A (en) * 1984-07-18 1986-06-17 Rohm And Haas Company Solderable conductive compositions having high adhesive strength
US4883718A (en) * 1985-02-12 1989-11-28 Mitsui Toatsu Chemicals, Inc. Flexible copper-clad circuit substrate
US4839232A (en) * 1985-10-31 1989-06-13 Mitsui Toatsu Chemicals, Incorporated Flexible laminate printed-circuit board and methods of making same
US5180523A (en) * 1989-11-14 1993-01-19 Poly-Flex Circuits, Inc. Electrically conductive cement containing agglomerate, flake and powder metal fillers
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
JP2857237B2 (ja) * 1990-08-10 1999-02-17 古河電気工業株式会社 多層回路基板の製造方法
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
DE69423726T2 (de) * 1993-08-03 2000-09-07 Kanegafuchi Chemical Ind Polyimid-laminat umfassend ein thermoplastisches polyimidpolymer oder einen thermoplastischen polyimidfilm und verfahren zur herstellung des laminats
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763692B1 (ko) * 1999-11-26 2007-10-04 이비덴 가부시키가이샤 다층 회로기판 및 반도체 장치
KR100534548B1 (ko) * 2002-05-30 2005-12-07 가부시키가이샤 덴소 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법

Also Published As

Publication number Publication date
US5744758A (en) 1998-04-28
KR970014494A (ko) 1997-03-29
JPH09116273A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
KR100544969B1 (ko) 프린트배선판 및 그 제조방법
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US7547577B2 (en) Method of making circuitized substrate with solder paste connections
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
KR100285116B1 (ko) 반도체패키지의제조방법
KR100304396B1 (ko) 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법
JP4606685B2 (ja) 回路部品内蔵モジュール
JP5176676B2 (ja) 部品内蔵基板の製造方法
US20020189091A1 (en) Method of making printed circuit board
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2003298213A (ja) プリント配線板とその製造方法
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP3868557B2 (ja) Ｉｃ搭載用多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040823

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee