JP2006310421A - 部品内蔵型プリント配線板とその製造方法 - Google Patents
部品内蔵型プリント配線板とその製造方法 Download PDFInfo
- Publication number
- JP2006310421A JP2006310421A JP2005128899A JP2005128899A JP2006310421A JP 2006310421 A JP2006310421 A JP 2006310421A JP 2005128899 A JP2005128899 A JP 2005128899A JP 2005128899 A JP2005128899 A JP 2005128899A JP 2006310421 A JP2006310421 A JP 2006310421A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- component
- chip component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】サイズの異なる少なくとも2種類のチップ部品を搭載した部品内蔵型のプリント配線板における、実装不具合の問題を解消した部品内蔵型プリント配線板及びその製造方法の提供。
【解決手段】 そのサイズの異なるチップ部品の少なくとも一方のチップ部品がプリント配線板の内層部に配置されていると共に、当該一方のチップ部品を搭載した配線層の上方に絶縁層と導体層を順に積み重ねて形成された別の配線層に、他方のチップ部品が搭載されている部品内蔵型プリント配線板;プリント配線板の内層ベース材の片面に回路を形成する工程と、当該内層ベース材の所望の実装位置に第一のチップ部品を搭載する工程と、当該第一のチップ部品の上方に絶縁材と導体とを積層する工程と、当該導体に回路を形成する工程と、当該導体回路の所望の実装位置に第一のチップ部品より小サイズの第二のチップ部品を搭載する工程とを具備する部品内蔵型プリント配線板の製造方法。
【選択図】図2
【解決手段】 そのサイズの異なるチップ部品の少なくとも一方のチップ部品がプリント配線板の内層部に配置されていると共に、当該一方のチップ部品を搭載した配線層の上方に絶縁層と導体層を順に積み重ねて形成された別の配線層に、他方のチップ部品が搭載されている部品内蔵型プリント配線板;プリント配線板の内層ベース材の片面に回路を形成する工程と、当該内層ベース材の所望の実装位置に第一のチップ部品を搭載する工程と、当該第一のチップ部品の上方に絶縁材と導体とを積層する工程と、当該導体に回路を形成する工程と、当該導体回路の所望の実装位置に第一のチップ部品より小サイズの第二のチップ部品を搭載する工程とを具備する部品内蔵型プリント配線板の製造方法。
【選択図】図2
Description
本発明は、サイズの異なる少なくとも2種類のチップ部品を搭載し、かつ少なくともその一方がプリント配線板の内部に導入されている部品内蔵型のプリント配線板及びその製造方法に関する。
近年、プリント配線板の小型化、高密度化が求められる中で、従来はプリント配線板の表面に実装されていた各種の電子部品をプリント配線板の内部に導入することによって得られる部品内蔵型のプリント配線板に関する技術がある。この部品内蔵型のプリント配線板は、電子部品をプリント配線板の内部に導入することが構造的に可能であるため、表面実装部の小スペース化や高密度化に対応でき、前記プリント配線板のさらなる発展に大きく寄与することが可能になる。
加えて、部品内蔵型のプリント配線板は電気的な配線構造は、従来の平面的な表面実装部からプリント配線板の内層部分を使用することで、例えば、LSI直下に受動部品を配置する構造などの立体的な配置が可能になるため、高速で動作するLSIからの高速伝送配線を最適化し、リードインダクタンスを減少させ、損失や伝送遅れの少ない精度の高い信号伝送であるなどの利点が存在する。
これまで、部品内蔵型のプリント配線板としては、例えば図4に示されるような構造体が既に報告されている(特許文献1参照)。この図4に示される部品内蔵型のプリント配線板は、チップ部品41とICチップ42との両方の電子部品をプリント配線板の内部に導入することが可能な技術であり、電気的な接続箇所に融点の異なるはんだ材料を使用し、プリント配線板の層構成や構造を最適化することで、サイズ(大きさ)の異なる前記2種類の電子部品41と42を同一の導体層に配置するものである。また、当該技術は、サイズの異なる電子部品を使用した場合であっても、当該電子部品をプリント配線板の内部に導入することが可能なため、プリント配線板を小型化や高密度化することができるものである。
しかしながら、図4に示されるような、サイズの異なる数種の電子部品をプリント配線板の内部に導入した部品内蔵型のプリント配線板は、電子部品として従来技術において主に使用された、チップサイズが約3200μm×1600μmから約1000μm×500μmのものを用いた場合に可能となるものであった。これは当該サイズのチップ部品はその実装が比較的容易であるが故に、そのサイズの範囲内において異なる数種の電子部品をプリント配線板の内部に導入し得たためであった。
すなわち、前記電子部品サイズが、例えば約1000μm×500μmである電子部品ないし当該サイズ以上の大きさの電子部品の場合は、プリント配線板に電子部品を配置する際の実装技術が比較的容易に行なうことができるために、位置合わせ精度よく、品質の良い実装構造体が得られ、電気不具合を生じることの少ない高品質の部品埋め込み型のプリント配線板が得られるものであった。
一方、最近では電子部品の技術的な進歩に伴い、電子部品の小型化が急速に進んでいる。例えば、高集積化の進む電子機器用の受動部品としては、部品サイズが約600μm×300μmであるチップ部品(以下、「0603チップ部品」と省略する。)が多く使用されるようになり、加えて、さらに小型なサイズとなる約400μm×200μmであるチップ部品(以下、「0402チップ部品」と省略する。)が開発されており、要求も多く、注目されている。
これらのチップ部品は、さらに小型なチップ部品をプリント配線板内に導入することで、プリント配線板内での占有する面積が個々に小さくなることから、全体としてプリント配線板を小型化及び高密度化することが可能となる。すなわち、現在使用されている0603チップ部品を0402チップ部品へ代替することは、前記プリント配線板のさらなる発展に大きく寄与することが可能になるために有効である。
しかしながら、前記小型なチップ部品をプリント配線板内に導入する際には、多くの問題が存在する。例えば、現在使用されている0603チップ部品を0402チップ部品へ代替することを例にした場合には、次のような問題点が挙げられる。
第1の問題点としては、0402チップ部品は0603チップ部品を比較して、サイズが小さいため構造的に一般に選択できる電気的定数範囲が狭いことや、高精細な構造となり耐電力が小さいために、0603チップ部品の全てを0402チップ部品に代替することができないことが挙げられる。すなわち、チップ部品の電気的特性に起因する問題である。
第2の問題点としては、プリント配線板に当該チップ部品を実装する際に、0402チップ部品は0603チップ部品と比較して、技術的実装難易度が非常に高いことが挙げられる。これは、はんだペーストを導電性接続媒体とした実装方法により、チップ部品をプリント配線板に実装を行なう場合に、小型化した部品の端子電極に対応した微量のはんだペーストを精密な位置管理の上で塗布することが必要になる。また、はんだペーストの場合には塗布時の塗布量を向上させるために、金属粒径を小さくした特殊なはんだペーストを用いるなどを行なうこととなる。加えて、微粒はんだは表面積が大きく、表面酸化によるはんだ付け性劣化を生じるために管理が必要であることや、転写解像性と塗布量の均一化をはかる必要性が生じる。すなわち、チップ部品の小型化に伴う、実装の困難さに起因する問題である。
第3の問題点としては、従来の比較的大きなチップ部品の場合、リフロー実装時にはんだペーストの有効な特性であるセルフアライメント機能が効果的に稼動し、微小な位置ずれを修正することが可能であったが、0402チップ部品の場合は、それ自身の重量が軽いため、はんだ溶融時のセルフアライメント機能が働くと、溶融はんだの表面張力による端子と電極間の引力のバランスが崩れて、マンハッタン現象などの実装不良を誘発することがある。すなわち、チップ部品の軽量化に伴う、セルフアライメント効果の不具合に起因する問題である。
第4の問題点としては、現在のプリント配線板に要求される薄型化の要求に伴い、プリント配線板自身の剛性が喪失している問題が挙げられる。これにより、リフロー実装時にプリント配線板自身が微小に湾曲するために、0402のような小型なチップ部品の所望の位置への実装を困難とさせ、実装時の位置ずれ及びそれに伴う電気的な接続不良を生じされることとなる。すなわち、プリント配線板の薄型化に伴う、小型チップ部品の実装の困難さに起因する問題である。
このような背景に基づき本発明が解決しようとする課題は、小型なチップ部品を含むサイズの異なる少なくとも2種類のチップ部品を搭載し、かつ少なくともその一方がプリント配線板の内部に導入されている部品内蔵型のプリント配線板において、実装不具合などの問題を解消することが可能な部品内蔵型プリント配線板及びその製造方法を提供することにある。
本発明者は上記課題を解決するために種々検討を重ねた。その結果、チップ部品のサイズに起因する実装難易度を考慮し、先に実装が比較的容易なサイズの大きいチップ部品をプリント配線板に搭載し、次いで絶縁層を積み重ねて多層構造のプリント配線板とし、然る後この絶縁層の積層により厚み及び剛性が増し、実装位置などの加工安定性が増した状態の当該多層構造のプリント配線板に、実装の難易度が高いサイズの小さいチップ部品を搭載することが有効であることを見出して発明を完成するに至った。
すなわち、本発明は、第一のチップ部品とそれより小サイズの第二のチップ部品とを搭載したプリント配線板であって、そのサイズの異なるチップ部品の少なくとも一方のチップ部品がプリント配線板の内層部に配置されていると共に、当該一方のチップ部品を搭載した配線層の上方に絶縁層と導体層を順に積み重ねて形成した別の配線層に、他方のチップ部品が搭載されていることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、前記第一のチップ部品がプリント配線板の内層部に配置されていると共に、前記第二のチップ部品がプリント配線板の表層部に配置されていることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、前記第一のチップ部品と前記第二のチップ部品の両方がプリント配線板の内層部に配置されていると共に、前記第一のチップ部品が前記第二のチップ部品の下層に配置されていることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、前記第二のチップ部品の実装性が、前記第一のチップ部品の実装性よりも実装技術難易度が高いことを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、前記第一のチップ部品が0603サイズのチップ部品であり、かつ前記第二のチップ部品が0402サイズのチップ部品であることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、前記チップ部品が、受動部品、能動部品又はモジュールであることを特徴とする部品内蔵型プリント配線板により上記課題を解決したものである。
また、本発明は、プリント配線板の内層ベース材の片面に回路を形成する工程と、当該内層ベース材の所望の実装位置に第一のチップ部品を搭載する工程と、当該第一のチップ部品の上方に絶縁材と銅部材とを積層する工程と、当該銅部材に回路を形成する工程と、当該銅部材回路の所望の実装位置に第一のチップ部品より小サイズの第二のチップ部品を搭載する工程とを具備することを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
本発明によれば、サイズの異なるチップ部品を品質良くプリント配線板に導入することができるために、部品特性を考慮した最適な使い分け配分による部品内蔵型のプリント配線板の小型化及び高密度化設計が可能となる。加えて、小型化した部品内蔵型のプリント配線板は伝送距離を短縮できるために、高速伝送や高周波対応としての機能が向上する効果を有する。また、部品内蔵化の効果としては、回路配線を短縮することにより、リードインダクタンスの低減による高速動作や高周波対応を可能とし、差動伝送のペアラインなどの動作タイミングに差をもたせたくない回路における適切な等長配分化及び伝送特性の改善が期待できる。
(第一の実施の形態)
発明を実施するための最良の形態に関し、第一の実施の形態を図1及び図2を使用して説明する。
発明を実施するための最良の形態に関し、第一の実施の形態を図1及び図2を使用して説明する。
特に、図1では実装が比較的容易な、サイズの大きい第一のチップ部品をプリント配線板に搭載する工程を説明し、図2では、絶縁層を積み重ねた後に、第一のチップ部品よりサイズが小さく、実装の難易度が高い第二のチップ部品を搭載する工程を説明する。
まず、図1(a)に示されるように、プリント配線板のベース材料として、絶縁材の両面に銅箔2a及び銅箔2bを有する両面銅張積層板1を用意する。次いで、図1(b)に示されるように、当該両面銅張積層板1の片面の銅箔2aのみを回路形成し、チップ部品を実装するための実装パッド3及び回路配線4を形成する。
回路形成は、従来のプリント配線板の回路形成方法であるドライフィルムエッチングレジストや電着レジストを使用したサブトラクティブ工法より行なう。例えば、両面銅張積層板1の銅箔粗化を処理した後、銅箔表面にドライフィルムエッチングレジストをラミネート貼付し、次いで、露光機にて紫外線露光及び炭酸ナトリウム水溶液による現像を行ない、塩化第二鉄液を用いてエッチングを行なった後、ドライフィルムエッチングレジストを剥離し、前記実装パッド3や回路配線4を形成し、図1(b)に示される構造体を得る。
次いで、図1(c)に示されるように、前記回路形成後の実装パッド3及び回路配線4の導体面に保護膜5を所望の位置に形成する。ここでの保護膜5の形成は、電気接続材料としてはんだペーストを使用した場合、実装パッド3にチップ部品を実装する際に、他の導体部へのはんだペーストの流れ込みや飛び散りなどの不具合発生を抑制し、加えて位置精度良くチップ部品を実装パッド3に実装するためのものである。
前記保護膜5の材料としては絶縁性の有機樹脂が使用でき、例えば、ソルダーレジストが好適に使用できる。また、保護膜5を所望の位置に形成する方法としては、フィルム型のソルダーレジストを使用し、バキュームアプリケータを用いて熱圧着した後にホットプレスを行ない、ソルダーレジストをフローさせて表面を平滑な状態で貼り付ける。その後、露光機にて紫外線露光及び炭酸ナトリウム水溶液にて現像を行ない、その現像後に乾燥炉でポストベークをすることにより、図1(c)に示される構造体を得る。
次いで、図1(c)に示されるプリント配線板の部品実装パッド部3などの導体表面部に、必要な部分に無電解のニッケル/金めっき表面処理やプリフラックス処理などの実装前表面処理を行なう。
次いで、目的とするチップ部品10を前記得られたプリント配線板の所定の箇所に実装する。すなわち、始めに図1(c)に示されるプリント配線板のチップ部品実装箇所に、電気接続材料として例えば鉛フリーのはんだペースト7を使用し、メタルマスクを使用したスクリーン印刷工法により、チップ部品実装パッド部へ塗布し、図1(d)に示される構造体を得る。
ここで、電気的接続材料としては、はんだペースト7が好適に使用されるが、その他にも例えば、導電性フィルム接着剤や異方性導電接着剤を使用したプレイスメント方式の実装形態を使用してチップ部品を実装しても良い。
また、ここで使用されるチップ部品10としては、前記0603チップ部品の実装の難易度と同等若しくはより容易に行なえる部品類であり、当該実装の難易度を考慮した上で、前記0603チップサイズと同等のサイズ若しくはより大きいサイズの部品を使用するのが好ましい。さらに、ここでの当該部品類としては、チップ形状の抵抗体やコンデンサなどの受動部品もしくはICやLSIなどの能動部品及びモジュールなどが好適に使用される。
次いで、部品実装パッド部3へチップ部品10をマウンターで搭載する。ここでのチップ部品10は、0603サイズのチップ部品が好適に使用される。その後、第1昇温温度約160℃、第2昇温温度約260℃ピークの温度プロファイルを用いてリフロー加熱を行ない、チップ部品10を実装した図1(e)に示されるプリント配線板Pを得る。
以上の工程により、チップ部品10を実装した図1(e)に示されるプリント配線板Pを得るが、この際に使用するチップ部品10の選定は本発明において重要な意味を有する。
これは、プリント配線板Pのベース材料が両面銅張積層板1を主体として構成されており、当該両面銅張積層板1自身は薄く、剛性が無いことによるものである。すなわち、プリント配線板Pは部品実装の際のリフロー加熱などにより、プリント配線板自身が微小に湾曲することとなり、そして当該湾曲状態は、チップ部品の位置ズレ不具合を生じさせ、部品実装パッドとの重要な電気接続箇所にて接続不良を生じるためである。
また、前記不具合及び不良は、小型なチップ部品10を使用する場合は、技術的な実装難易度が高いことが理由となり原因を増加させる。すなわち、はんだペーストを導電性接続媒体とした実装方法により、チップ部品10をプリント配線板Pに実装を行なう場合に、小型化した部品の端子電極に対応した微量のはんだペーストを精密な位置管理の上で塗布することが必要になるためである。また、はんだペーストの場合には塗布時の転写解像性を向上させるために、当該はんだペーストに使用されるはんだ金属の粒径を小さくした特殊なはんだペーストを用いるなどを行ない、転写解像性と塗布量の均一化をはかる必要が生じるためである。
このような不具合現象を鑑み、ベース材料が両面銅張積層板1を主体として構成されているプリント配線板Pには小型なチップ部品を搭載することが困難であるため、本発明ではプリント配線板Pとチップ部品10を例えば次のような態様で使用するのが好ましい。
始めに、プリント配線板Pに係る両面銅張積層板1においては、背景技術に記載した通り、現在のプリント配線板には薄型化が要求されているため、具体的な態様としては、当該両面銅張積層板1に0.84mmの厚み(図1(a)における絶縁層の厚みが0.06mmであり、銅箔2a及び2bがそれぞれ12μmの厚みの材料を使用した場合の総厚み)の材料を使用する。
また、チップ部品10としては、前記小型なチップ部品を使用する場合の技術的な実装難易度を考慮し、0603サイズのチップ部品を使用する。
次いで、図2(a)に示されるように、プリント配線板P上のチップ部品10の実装上面方向より、プリプレグ21及び銅箔22を順に積み重ね、加熱加圧積層を行ない、積層終了後には図2(b)に示される導体がL1、L2、L3の3層からなる構造のプリント配線板を得る。
ここで、チップ部品10の厚み方向に高さを考慮し、プリプレグ21にはあらかじめチップ部品10の搭載位置に貫通穴23を図2(a)におけるプリプレグ内の点線部に形成しても良い。これは、プリプレグ21を積層した際にチップ部品10の高さが表層位置まで追従し、プリント配線板の表層部凹凸不具合の発生を考慮したためであり、貫通穴23を設けることで当該貫通穴23がチップ部品22の収納部となり、積層終了後には表層の銅箔22部に凹凸不具合を発生させることなく、平坦性が良好なプリント配線板が得られるためである。
また、当該貫通穴23の形成方法としては、部品の形状や寸法を考慮して貫通穴を設けるために、ルーター加工、レーザ加工、ドリル加工及びパンチング加工などを適宜使用して行なうことができる。
このように、積層終了後には表層の銅箔22部に凹凸不具合を発生させることなく、平坦性が良好なプリント配線板が得られるため、チップ部品10の上方部においても凹凸不具合が発生することはない。そのため、図2(b)におけるL1面の表層部には、他のチップ部品を位置に制限されること無く配置することができ、例えば、L1面の表層部でチップ部品10の直上方部においても、他のチップ部品を位置に制限されること無く配置することができる。
次いで、図2(b)に示される3層構造のプリント配線板に、スルーホール25及び層間接続ビア26を従来のプリント配線板の製造方法に従い形成する。次いで、上面表層の銅箔22と下面表層の銅箔2bの回路形成を行ない、回路形成後の導体部に保護膜5を形成し、図2(c)に示される構造のプリント配線板を得る。
次いで、前記得られた図2(c)に示されるプリント配線板にはんだペースト7を塗布した後に、リフロー加熱を行ない所望の箇所にチップ部品20を実装し、図2(d)に示される本発明の部品内蔵型プリント配線板を得る。
ここで、チップ部品20は、チップ部品10と比較して、さらに小型なものを使用することができる。これは、プリプレグ21と銅箔22の積層により、図2(c)に示されるプリント配線板は、図1(d)に示されるプリント配線板Pよりも厚み及び剛性が増している。それにより、リフロー加熱による前記不具合抑制されることとなり、加えて、実装位置などの加工安定性が増した状態の多層プリント配線板となるためである。
また、小型なチップ部品を実装するに際し、実装パッド部の小径化を始めとして微細な回路配線を形成することが必要とされるが、前記厚み及び剛性が増した図2(c)に示されるプリント配線板は、例えば、回路形成工程においても厚みが薄いプリント配線板Pに対して有利である。
上記プリント配線板の構造に基づく有利な状況を背景として、図2に示される具体的なチップ部品20としては、小型で実装難易度が高い、0402サイズのチップ部品を使用することが可能となる。
また、ここで使用されるチップ部品20としては、チップ形状の抵抗体やコンデンサなどの受動部品もしくはICやLSIなどの能動部品及びモジュールなどが好適に使用される。
このように、本発明では、プリント配線板の小型化及高密度化が要求される背景において、小型なチップ部品を実装する際の種々の不具合を課題として、先に実装が比較的容易なサイズの大きいチップ部品をプリント配線板に搭載し、次いで絶縁層を積み重ねて多層構造のプリント配線板を形成し、然る後この絶縁層の積層により厚み及び剛性が増し、実装位置などの加工安定性が増した状態の当該多層構造のプリント配線板に、実装の難易度が高いサイズの小さいチップ部品を搭載することにより、サイズの異なるチップ部品を内蔵した部品内蔵型プリント配線板を形成するものである。
(第二の実施の形態)
発明を実施するための最良の形態に関し、第二の実施の形態を図3を使用して説明する。
発明を実施するための最良の形態に関し、第二の実施の形態を図3を使用して説明する。
図3はビルドアップ構造を形成し、サイズの異なる少なくとも2種類のチップ部品の両方を内蔵した部品内蔵型プリント配線板の製造工程を示す。
始めに、先に得られた図2(b)に示される構造のプリント配線板を使用し、当該プリント配線板の表層の銅箔22部を前述の形成方法と同様に回路形成し、次いで保護膜5を形成することで、図3(a)に示される構造のプリント配線板を得る。
次いで、前記得られた図3(a)に示されるプリント配線板にはんだペースト7を塗布した後に、リフロー加熱を行ない所望の箇所にチップ部品20を実装し、図3(b)に示される構造のプリント配線板を得る。
ここで使用するサイズの異なるチップ部品としては、例えばチップ部品10に0603サイズのチップ部品が好適に使用され、チップ部品20に0402サイズのチップ部品が好適に使用される。
次いで、図3(b)に示される構造のプリント配線板のチップ部品20の実装上面方向より、プリプレグ21及び銅箔22を順に積み重ね、加熱加圧積層を行ない、積層終了後には図3(c)に示される導体がL1、L2、L3、L4の4層からなる構造のプリント配線板を得る。
次いで、図3(c)に示される4層構造のプリント配線板に、スルーホール25及び層間接続ビア26を従来のプリント配線板の製造方法に従い形成する。次いで、上面表層の銅箔22と下面表層の銅箔2bの回路形成を行ない、回路形成後の導体部に保護膜5を形成し、図3(d)に示される構造のプリント配線板を得る。
このように本発明では、サイズの異なるチップ部品を品質良くプリント配線板に導入することができるために、部品特性を考慮した最適な使い分け配分による部品内蔵型のプリント配線板の小型化及び高密度化設計が可能となる。
加えて、小型化した部品内蔵型のプリント配線板は伝送距離を短縮できるためリードインダクタンスが低減し、高速伝送や高周波対応としての機能が向上するので有利である。
また、差動伝送のペアラインなどの動作タイミングに差をもたせたくない回路における適切な等長配分化及び伝送特性の改善が期待できる。
また、差動伝送のペアラインなどの動作タイミングに差をもたせたくない回路における適切な等長配分化及び伝送特性の改善が期待できる。
1:両面銅張積層板
2a、2b:銅箔
3:部品実装パッド
4:回路配線
5:保護膜
7:はんだペースト
10:チップ部品(相対的に大きいサイズ)
20:チップ部品(相対的に小さいサイズ)
21:プリプレグ
22:銅箔
23:貫通穴
25:スルーホ−ル
26:層間接続ビア
41:チップ部品
42:ICチップ
P:プリント配線板
2a、2b:銅箔
3:部品実装パッド
4:回路配線
5:保護膜
7:はんだペースト
10:チップ部品(相対的に大きいサイズ)
20:チップ部品(相対的に小さいサイズ)
21:プリプレグ
22:銅箔
23:貫通穴
25:スルーホ−ル
26:層間接続ビア
41:チップ部品
42:ICチップ
P:プリント配線板
Claims (7)
- 第一のチップ部品とそれより小サイズの第二のチップ部品とを搭載したプリント配線板であって、そのサイズの異なるチップ部品の少なくとも一方のチップ部品がプリント配線板の内層部に配置されていると共に、当該一方のチップ部品を搭載した配線層の上方に絶縁層と導体層を順に積み重ねて形成した別の配線層に、他方のチップ部品が搭載されていることを特徴とする部品内蔵型プリント配線板。
- 前記第一のチップ部品がプリント配線板の内層部に配置されていると共に、前記第二のチップ部品がプリント配線板の表層部に配置されていることを特徴とする請求項1に記載の部品内蔵型プリント配線板。
- 前記第一のチップ部品と前記第二のチップ部品の両方がプリント配線板の内層部に配置されていると共に、前記第一のチップ部品が前記第二のチップ部品の下層に配置されていることを特徴とする請求項1に記載の部品内蔵型プリント配線板。
- 前記第二のチップ部品の実装性が、前記第一のチップ部品の実装性よりも実装技術難易度が高いことを特徴とする請求項1から3の何れか1項に記載の部品内蔵型プリント配線板。
- 前記第一のチップ部品が0603サイズのチップ部品であり、かつ前記第二のチップ部品が0402サイズのチップ部品であることを特徴とする請求項1から4の何れか1項に記載の部品内蔵型プリント配線板。
- 前記チップ部品が、受動部品、能動部品又はモジュールであることを特徴とする請求項1から5の何れか1項に記載の部品内蔵型プリント配線板。
- プリント配線板の内層ベース材の片面に回路を形成する工程と、当該内層ベース材の所望の実装位置に第一のチップ部品を搭載する工程と、当該第一のチップ部品の上方に絶縁材と導体とを積層する工程と、当該導体に回路を形成する工程と、当該導体回路の所望の実装位置に第一のチップ部品より小サイズの第二のチップ部品を搭載する工程とを具備することを特徴とする部品内蔵型プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128899A JP2006310421A (ja) | 2005-04-27 | 2005-04-27 | 部品内蔵型プリント配線板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005128899A JP2006310421A (ja) | 2005-04-27 | 2005-04-27 | 部品内蔵型プリント配線板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310421A true JP2006310421A (ja) | 2006-11-09 |
Family
ID=37476996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005128899A Pending JP2006310421A (ja) | 2005-04-27 | 2005-04-27 | 部品内蔵型プリント配線板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310421A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117501A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Icチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 |
JP2009267149A (ja) * | 2008-04-25 | 2009-11-12 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2010098021A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Corp | 部品内蔵配線基板および部品内蔵配線基板の製造方法 |
WO2010052942A1 (ja) * | 2008-11-06 | 2010-05-14 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
WO2011030542A2 (ja) * | 2009-09-11 | 2011-03-17 | 株式会社村田製作所 | 電子部品モジュールおよびその製造方法 |
JP2012109447A (ja) * | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | 電子モジュール |
JP2013225711A (ja) * | 2013-08-07 | 2013-10-31 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
CN107658275A (zh) * | 2013-05-31 | 2018-02-02 | 日月光半导体制造股份有限公司 | 堆叠式多封装模块及其制造方法 |
WO2019154822A1 (en) | 2018-02-06 | 2019-08-15 | Bjoersell Sten | Manufacture of electronic circuits |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
JPH11274734A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 電子回路装置およびその製造方法 |
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
JP2001077536A (ja) * | 1999-09-01 | 2001-03-23 | Sony Corp | 電子回路内蔵プリント配線板およびその製造方法 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003298239A (ja) * | 2002-03-28 | 2003-10-17 | Taiyo Yuden Co Ltd | 三次元積層モジュール及びそれに用いられる電子部品 |
JP2005005494A (ja) * | 2003-06-12 | 2005-01-06 | Sony Corp | チップ部品の実装方法及び実装基板 |
-
2005
- 2005-04-27 JP JP2005128899A patent/JP2006310421A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
JPH11274734A (ja) * | 1998-03-20 | 1999-10-08 | Sony Corp | 電子回路装置およびその製造方法 |
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
JP2001077536A (ja) * | 1999-09-01 | 2001-03-23 | Sony Corp | 電子回路内蔵プリント配線板およびその製造方法 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003298239A (ja) * | 2002-03-28 | 2003-10-17 | Taiyo Yuden Co Ltd | 三次元積層モジュール及びそれに用いられる電子部品 |
JP2005005494A (ja) * | 2003-06-12 | 2005-01-06 | Sony Corp | チップ部品の実装方法及び実装基板 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117501A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Icチップ内蔵タイプの多層基板パッケージとその製造方法、並びにインバータ装置 |
JP2009267149A (ja) * | 2008-04-25 | 2009-11-12 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
CN101730378B (zh) * | 2008-10-15 | 2013-07-24 | 松下电器产业株式会社 | 部件内置配线基板以及部件内置配线基板的制造方法 |
JP2010098021A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Corp | 部品内蔵配線基板および部品内蔵配線基板の製造方法 |
US8499998B2 (en) | 2008-10-15 | 2013-08-06 | Panasonic Corporation | Component built-in circuit substrate and method of producing the same |
WO2010052942A1 (ja) * | 2008-11-06 | 2010-05-14 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
JPWO2011030542A1 (ja) * | 2009-09-11 | 2013-02-04 | 株式会社村田製作所 | 電子部品モジュールおよびその製造方法 |
WO2011030542A3 (ja) * | 2009-09-11 | 2011-05-26 | 株式会社村田製作所 | 電子部品モジュールおよびその製造方法 |
WO2011030542A2 (ja) * | 2009-09-11 | 2011-03-17 | 株式会社村田製作所 | 電子部品モジュールおよびその製造方法 |
JP2012109447A (ja) * | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | 電子モジュール |
CN107658275A (zh) * | 2013-05-31 | 2018-02-02 | 日月光半导体制造股份有限公司 | 堆叠式多封装模块及其制造方法 |
JP2013225711A (ja) * | 2013-08-07 | 2013-10-31 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
WO2019154822A1 (en) | 2018-02-06 | 2019-08-15 | Bjoersell Sten | Manufacture of electronic circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4061318B2 (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
JP2012109621A (ja) | 電子部品内装型プリント基板 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US20120222299A1 (en) | Method of manufacturing a printed circuit board | |
JP4848752B2 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
KR100674305B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4926676B2 (ja) | 多層プリント配線板の製造方法 | |
JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009088334A (ja) | プリント配線板の製造方法 | |
JP2006270079A (ja) | 配線基板及び配線基板の製造方法 | |
JP2007305825A (ja) | 回路基板の製造方法 | |
KR101089953B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP2001320169A (ja) | 多層回路基板およびその製造方法 | |
JP2013165158A (ja) | 多層プリント配線板の位置認識用マークおよび多層プリント配線板の製造方法 | |
KR20090087192A (ko) | 인쇄회로기판 제조방법 | |
JP2006237132A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |