JP2001320169A - 多層回路基板およびその製造方法 - Google Patents
多層回路基板およびその製造方法Info
- Publication number
- JP2001320169A JP2001320169A JP2000137081A JP2000137081A JP2001320169A JP 2001320169 A JP2001320169 A JP 2001320169A JP 2000137081 A JP2000137081 A JP 2000137081A JP 2000137081 A JP2000137081 A JP 2000137081A JP 2001320169 A JP2001320169 A JP 2001320169A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- outermost
- insulating substrate
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】高密度化の可能な多層回路基板およびその製造
方法を提供することにある。 【解決手段】多層回路基板１の一方の最外面には最外絶
縁性基板４Ａが配され、最外絶縁性基板４Ａには導電性
バンプ８が最外絶縁性基板４Ａの表面から突設するよう
に設けられている。これにより、導電性バンプ８を直接
に部品等の接続用に利用でき、ランドを形成する必要が
ない。このため、ランドを設ける場合に比べると、導電
性バンプ８間のピッチを狭くすることができ、配線や電
子部品搭載の高密度化を図ることができる。
方法を提供することにある。 【解決手段】多層回路基板１の一方の最外面には最外絶
縁性基板４Ａが配され、最外絶縁性基板４Ａには導電性
バンプ８が最外絶縁性基板４Ａの表面から突設するよう
に設けられている。これにより、導電性バンプ８を直接
に部品等の接続用に利用でき、ランドを形成する必要が
ない。このため、ランドを設ける場合に比べると、導電
性バンプ８間のピッチを狭くすることができ、配線や電
子部品搭載の高密度化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層回路基板およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】多層回路基板の最外面には、さまざまな
電子部品が搭載される。ここで多層回路基板に電子部品
を搭載する方法としては、まず多層回路基板の最外面に
所定の導体回路を形成させておく。そして、この導体回
路上の所定の位置に、電子部品の端子部を挿入するため
の部品穴、および部品穴の周囲に部品穴の径よりもやや
大きな径を持つ接続ランドを形成させておき、ここに電
子部品のリード部がはんだ付けにより接続されるピン実
装方式、あるいは、導体回路の所定の位置に形成させた
ランド上にクリームはんだを塗布しておき、電子部品の
端子部がクリームはんだに接触するように載置してリフ
ローすることにより、電子部品が接続される表面実装方
式などが挙げられる。
電子部品が搭載される。ここで多層回路基板に電子部品
を搭載する方法としては、まず多層回路基板の最外面に
所定の導体回路を形成させておく。そして、この導体回
路上の所定の位置に、電子部品の端子部を挿入するため
の部品穴、および部品穴の周囲に部品穴の径よりもやや
大きな径を持つ接続ランドを形成させておき、ここに電
子部品のリード部がはんだ付けにより接続されるピン実
装方式、あるいは、導体回路の所定の位置に形成させた
ランド上にクリームはんだを塗布しておき、電子部品の
端子部がクリームはんだに接触するように載置してリフ
ローすることにより、電子部品が接続される表面実装方
式などが挙げられる。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
方法では、適度な大きさの径を持つランドを設けること
が必要である。このため、近年の電子機器の小型化、高
機能化の要請に伴って、電子部品の搭載数が多くなる
と、ランドの総面積は無視できないほど大きくなり、高
密度化の阻害要因となっていた。
方法では、適度な大きさの径を持つランドを設けること
が必要である。このため、近年の電子機器の小型化、高
機能化の要請に伴って、電子部品の搭載数が多くなる
と、ランドの総面積は無視できないほど大きくなり、高
密度化の阻害要因となっていた。
【０００４】また、電子部品を接続するためのはんだ付
け作業の際には、不必要な箇所へはんだが流れ、短絡、
断線等が起こるのを防止するためのソルダレジストを、
あらかじめ塗布しておくことが必要である。このため、
ソルダレジスト印刷の際の位置ずれ誤差を考慮して、配
線間に余裕を見て設計する必要があり、高密度化の阻害
要因となっていた。
け作業の際には、不必要な箇所へはんだが流れ、短絡、
断線等が起こるのを防止するためのソルダレジストを、
あらかじめ塗布しておくことが必要である。このため、
ソルダレジスト印刷の際の位置ずれ誤差を考慮して、配
線間に余裕を見て設計する必要があり、高密度化の阻害
要因となっていた。
【０００５】本発明は、上記した事情に鑑みてなされた
ものであり、その目的は、高密度化の可能な多層回路基
板およびその製造方法を提供することにある。
ものであり、その目的は、高密度化の可能な多層回路基
板およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めに請求項１の発明に係る多層回路基板は、絶縁層の表
裏両面のうち一方または両方の面に導体層が形成された
複数のプリント基板が積層された多層回路基板であっ
て、前記多層回路基板の表裏一対の最外面のうち、少な
くとも一方側の面には最外絶縁層が配され、前記最外絶
縁層には、厚さ方向に貫通する孔部が設けられており、
前記孔部には、導電性バンプが前記最外絶縁層の表面か
ら突設するように設けられていることを特徴とする。
めに請求項１の発明に係る多層回路基板は、絶縁層の表
裏両面のうち一方または両方の面に導体層が形成された
複数のプリント基板が積層された多層回路基板であっ
て、前記多層回路基板の表裏一対の最外面のうち、少な
くとも一方側の面には最外絶縁層が配され、前記最外絶
縁層には、厚さ方向に貫通する孔部が設けられており、
前記孔部には、導電性バンプが前記最外絶縁層の表面か
ら突設するように設けられていることを特徴とする。
【０００７】請求項２の発明に係る多層回路基板の製造
方法は、絶縁層の表裏両面のうち一方または両方の面に
導体層が形成された複数のプリント基板が積層された多
層回路基板を製造する方法であって、(a)最外絶縁層に
孔部を形成する工程、(b)前記孔部に導電性バンプを形
成する工程、(c)前記最外絶縁層および複数のプリント
基板を積層する工程を経ることを特徴とする。
方法は、絶縁層の表裏両面のうち一方または両方の面に
導体層が形成された複数のプリント基板が積層された多
層回路基板を製造する方法であって、(a)最外絶縁層に
孔部を形成する工程、(b)前記孔部に導電性バンプを形
成する工程、(c)前記最外絶縁層および複数のプリント
基板を積層する工程を経ることを特徴とする。
【０００８】
【発明の作用、および発明の効果】請求項１および２の
発明によれば、多層回路基板の表裏一対の最外面のう
ち、少なくとも一方側の面には最外絶縁層が配されると
ともに、前記最外絶縁層には、厚さ方向に貫通する孔部
が設けられており、前記孔部には、導電性バンプが前記
最外絶縁層の表面から突設するように設けられている。
発明によれば、多層回路基板の表裏一対の最外面のう
ち、少なくとも一方側の面には最外絶縁層が配されると
ともに、前記最外絶縁層には、厚さ方向に貫通する孔部
が設けられており、前記孔部には、導電性バンプが前記
最外絶縁層の表面から突設するように設けられている。
【０００９】この導電性バンプは、直接に部品等の接続
用に利用することができるため、導体回路上にランドを
形成する必要がない。このため、ランドを設ける場合に
比べると、導電性バンプ間のピッチを狭くすることがで
き、電子部品搭載の高密度化を図ることができる。
用に利用することができるため、導体回路上にランドを
形成する必要がない。このため、ランドを設ける場合に
比べると、導電性バンプ間のピッチを狭くすることがで
き、電子部品搭載の高密度化を図ることができる。
【００１０】
【発明の実施の形態】＜第一実施形態＞以下、本発明の
第一実施形態について、図１〜図２を参照しつつ詳細に
説明する。本実施形態の多層回路基板１（図２Ｈ参照）
は、複数の片面プリント基板２を積層したものであり、
一方の最外面（図２において最上面）には最外絶縁性基
板４Ａ（本発明の最外絶縁層に該当する）が配され、こ
の最外絶縁性基板４Ａの厚さ方向に貫通するビアホール
６（本発明の孔部に該当する）が設けられ、このビアホ
ール６内に導電性バンプ８が設けられている。
第一実施形態について、図１〜図２を参照しつつ詳細に
説明する。本実施形態の多層回路基板１（図２Ｈ参照）
は、複数の片面プリント基板２を積層したものであり、
一方の最外面（図２において最上面）には最外絶縁性基
板４Ａ（本発明の最外絶縁層に該当する）が配され、こ
の最外絶縁性基板４Ａの厚さ方向に貫通するビアホール
６（本発明の孔部に該当する）が設けられ、このビアホ
ール６内に導電性バンプ８が設けられている。
【００１１】多層回路基板１を形成する片面プリント基
板２の出発材料は、片面銅張積層板３である。片面銅張
積層板３は、例えば板状のガラス布エポキシ樹脂により
形成される絶縁性基板４の一方の面（図１において下面
側）に、全面に銅箔５（本発明の導電層）が貼り付けら
れた周知の構造である（図１Ａ）。
板２の出発材料は、片面銅張積層板３である。片面銅張
積層板３は、例えば板状のガラス布エポキシ樹脂により
形成される絶縁性基板４の一方の面（図１において下面
側）に、全面に銅箔５（本発明の導電層）が貼り付けら
れた周知の構造である（図１Ａ）。
【００１２】この片面銅張積層板３の所定の位置に、絶
縁性基板４側からレーザ照射を行い、絶縁性基板４の厚
さ方向に貫通して銅箔５に到達するビアホール６を形成
させる（図１Ｂ）。レーザ加工は、例えばパルス発振型
炭酸ガスレーザ加工装置により行うことができ、その場
合には、パルスエネルギーが２．０〜１０．０ｍＪ、パ
ルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以
上、ショット数が３〜５０という条件で形成することが
望ましい。
縁性基板４側からレーザ照射を行い、絶縁性基板４の厚
さ方向に貫通して銅箔５に到達するビアホール６を形成
させる（図１Ｂ）。レーザ加工は、例えばパルス発振型
炭酸ガスレーザ加工装置により行うことができ、その場
合には、パルスエネルギーが２．０〜１０．０ｍＪ、パ
ルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以
上、ショット数が３〜５０という条件で形成することが
望ましい。
【００１３】この後、生成されたビアホール６の内部に
残留する樹脂を取り除くためのデスミア処理を行う。デ
スミア処理は、例えば過マンガン酸カリウム処理、酸素
プラズマ放電、コロナ放電処理等により行うことができ
る。
残留する樹脂を取り除くためのデスミア処理を行う。デ
スミア処理は、例えば過マンガン酸カリウム処理、酸素
プラズマ放電、コロナ放電処理等により行うことができ
る。
【００１４】次に、銅箔５を例えばポリエチレンテレフ
タラート製の保護フィルムで覆った状態で（図示せ
ず）、このビアホール６内に、銅箔５を一方の電極とし
た電気めっき法により、めっき導体７を形成させる（図
１Ｃ）。めっき導体７の充填量は、その上面が絶縁性基
板４の表面から僅かに低くなる程度とするのが好まし
い。めっき金属としては、銅がもっとも好ましいが、ス
ズ、銀、はんだ、銅／スズ、銅／銀等、めっき可能な金
属であればよい。
タラート製の保護フィルムで覆った状態で（図示せ
ず）、このビアホール６内に、銅箔５を一方の電極とし
た電気めっき法により、めっき導体７を形成させる（図
１Ｃ）。めっき導体７の充填量は、その上面が絶縁性基
板４の表面から僅かに低くなる程度とするのが好まし
い。めっき金属としては、銅がもっとも好ましいが、ス
ズ、銀、はんだ、銅／スズ、銅／銀等、めっき可能な金
属であればよい。
【００１５】ビアホール６内のめっき導体７に重ねるよ
うにして、バンプめっきにより例えばスズ等の低融点材
料からなる導電性バンプ８を形成させる。導電性バンプ
８は、絶縁性基板４の上面から僅かに突出されるように
充填される（図１Ｄ）。この後、前記の保護フィルムを
銅箔５から剥ぎ取った後、銅箔５を周知のエッチング手
法によりエッチングして導体回路９を形成させる（図１
Ｅ）。
うにして、バンプめっきにより例えばスズ等の低融点材
料からなる導電性バンプ８を形成させる。導電性バンプ
８は、絶縁性基板４の上面から僅かに突出されるように
充填される（図１Ｄ）。この後、前記の保護フィルムを
銅箔５から剥ぎ取った後、銅箔５を周知のエッチング手
法によりエッチングして導体回路９を形成させる（図１
Ｅ）。
【００１６】次いで片面プリント基板２において、導電
性バンプ８を形成させた面上に、熱硬化性の接着剤１０
（例えば、エポキシ樹脂製のものが使用できる）をロー
ルコート法により塗布する（図１Ｆ）。
性バンプ８を形成させた面上に、熱硬化性の接着剤１０
（例えば、エポキシ樹脂製のものが使用できる）をロー
ルコート法により塗布する（図１Ｆ）。
【００１７】このようにして形成された複数枚の片面プ
リント基板２を位置合わせして重ね合わせる（図２
Ｇ）。このとき、最上層の最外プリント基板２Ａは、導
電性バンプ８を突設させてある最外絶縁性基板４Ａ側が
外側（図２Ｇにおいて上側）に、導体回路９側が内側
（図２Ｇにおいて下側）に向くように配置する。そし
て、その下方に位置する各片面プリント基板２は、絶縁
性基板４側が上側に、導体回路９側が下側に向くように
配置し、導電性バンブ８が、直上に重なる片面プリント
基板２に設けられた導体回路９に接続可能なように積層
する。
リント基板２を位置合わせして重ね合わせる（図２
Ｇ）。このとき、最上層の最外プリント基板２Ａは、導
電性バンプ８を突設させてある最外絶縁性基板４Ａ側が
外側（図２Ｇにおいて上側）に、導体回路９側が内側
（図２Ｇにおいて下側）に向くように配置する。そし
て、その下方に位置する各片面プリント基板２は、絶縁
性基板４側が上側に、導体回路９側が下側に向くように
配置し、導電性バンブ８が、直上に重なる片面プリント
基板２に設けられた導体回路９に接続可能なように積層
する。
【００１８】そして、例えば１８０℃、７０分で加熱真
空プレスすることにより、接着剤１０が硬化し、各片面
プリント基板２が完全に一体化した多層回路基板１が形
成される（図２Ｈ）。このとき、片面プリント基板２の
導電性バンプ８の先端部が、隣接する片面プリント基板
２の導体回路９に接触しており、隣接する片面プリント
基板２の導体回路９間が電気的に接続されている。そし
て、最外絶縁性基板４Ａの上面からは導電性バンプ８が
突設されており、電子部品等の接続が可能とされてい
る。
空プレスすることにより、接着剤１０が硬化し、各片面
プリント基板２が完全に一体化した多層回路基板１が形
成される（図２Ｈ）。このとき、片面プリント基板２の
導電性バンプ８の先端部が、隣接する片面プリント基板
２の導体回路９に接触しており、隣接する片面プリント
基板２の導体回路９間が電気的に接続されている。そし
て、最外絶縁性基板４Ａの上面からは導電性バンプ８が
突設されており、電子部品等の接続が可能とされてい
る。
【００１９】また、多層回路基板１の最下面側の導体回
路９上には、所定の位置にランドを形成させ、多層回路
基板１を他の部材と接続するためのピン１１、あるいは
はんだボール（図示せず）を設ける。
路９上には、所定の位置にランドを形成させ、多層回路
基板１を他の部材と接続するためのピン１１、あるいは
はんだボール（図示せず）を設ける。
【００２０】以上のように本実施形態によれば、多層回
路基板１の最上面には最外絶縁性基板４Ａが配されて、
この最外絶縁性基板４Ａの厚さ方向に貫通するビアホー
ル６が設けられ、このビアホール６内に導電性バンプ８
が、最外絶縁性基板４Ａの表面から突設するように設け
られている。この導電性バンプ８は、直接に部品等の接
続用に利用することができるため、導体回路上に部品接
続用のランドを形成する必要がない。このため、ランド
を設ける場合に比べると、導電性バンプ８間のピッチを
狭くすることができ、電子部品搭載の高密度化を図るこ
とができる。
路基板１の最上面には最外絶縁性基板４Ａが配されて、
この最外絶縁性基板４Ａの厚さ方向に貫通するビアホー
ル６が設けられ、このビアホール６内に導電性バンプ８
が、最外絶縁性基板４Ａの表面から突設するように設け
られている。この導電性バンプ８は、直接に部品等の接
続用に利用することができるため、導体回路上に部品接
続用のランドを形成する必要がない。このため、ランド
を設ける場合に比べると、導電性バンプ８間のピッチを
狭くすることができ、電子部品搭載の高密度化を図るこ
とができる。
【００２１】また、本実施形態の多層回路基板１におい
ては、最外絶縁性基板４Ａの表面には導電性バンプ８の
みが形成されており、導体回路９が形成されていない。
このため、多層回路基板１に部品等を接続する際には、
はんだ付け作業のためのソルダレジストを塗布する必要
がない。したがって、ソルダレジスト印刷の際の配線の
位置ずれ誤差を考慮する必要がなく、電子部品搭載の高
密度化を図ることができる。
ては、最外絶縁性基板４Ａの表面には導電性バンプ８の
みが形成されており、導体回路９が形成されていない。
このため、多層回路基板１に部品等を接続する際には、
はんだ付け作業のためのソルダレジストを塗布する必要
がない。したがって、ソルダレジスト印刷の際の配線の
位置ずれ誤差を考慮する必要がなく、電子部品搭載の高
密度化を図ることができる。
【００２２】＜第二実施形態＞次に、本発明の第二実施
形態について、図３〜図７を参照しつつ詳細に説明す
る。本実施形態の多層回路基板２１は、両面に導体回路
３４を形成させた両面プリント基板２３をコア配線板と
して、その両側に、片面に導体回路３４を形成させた片
面プリント基板２２が積層されたものであり、この多層
回路基板２１の一方の面（図７において最上面）には最
外絶縁性基板２４（本発明の最外絶縁層に該当する）が
配され、導電性バンプ２９が最外絶縁性基板２４の表裏
両面から突設するように設けられている。
形態について、図３〜図７を参照しつつ詳細に説明す
る。本実施形態の多層回路基板２１は、両面に導体回路
３４を形成させた両面プリント基板２３をコア配線板と
して、その両側に、片面に導体回路３４を形成させた片
面プリント基板２２が積層されたものであり、この多層
回路基板２１の一方の面（図７において最上面）には最
外絶縁性基板２４（本発明の最外絶縁層に該当する）が
配され、導電性バンプ２９が最外絶縁性基板２４の表裏
両面から突設するように設けられている。
【００２３】片面プリント基板２２は、第一実施形態の
片面プリント基板２と同様にして形成されるので、説明
を省略する。
片面プリント基板２と同様にして形成されるので、説明
を省略する。
【００２４】次いで、コア配線板となる両面プリント基
板２３を形成させる。両面プリント基板２３の出発材料
は、片面銅張積層板２５である。片面銅張積層板２５
は、例えば板状のガラス布エポキシ樹脂により形成され
る絶縁性基板２６の一方の面（図３において下面側）
に、全面に銅箔３１（本発明の導電層）が貼り付けられ
た周知の構造である（図３Ａ）。第一実施形態と同様の
方法で、絶縁性基板２６の所定の位置に、ビアホール２
７を形成させる（図３Ｂ）。次に、このビアホール２７
内に、電気めっき法によりめっき導体２８を形成させ
（図３Ｃ）、このめっき導体２８に重ねるようにして、
導電性バンプ２９が、絶縁性基板２６の上面から僅かに
突出されるように充填する（図３Ｄ）。
板２３を形成させる。両面プリント基板２３の出発材料
は、片面銅張積層板２５である。片面銅張積層板２５
は、例えば板状のガラス布エポキシ樹脂により形成され
る絶縁性基板２６の一方の面（図３において下面側）
に、全面に銅箔３１（本発明の導電層）が貼り付けられ
た周知の構造である（図３Ａ）。第一実施形態と同様の
方法で、絶縁性基板２６の所定の位置に、ビアホール２
７を形成させる（図３Ｂ）。次に、このビアホール２７
内に、電気めっき法によりめっき導体２８を形成させ
（図３Ｃ）、このめっき導体２８に重ねるようにして、
導電性バンプ２９が、絶縁性基板２６の上面から僅かに
突出されるように充填する（図３Ｄ）。
【００２５】次いで、片面銅張積層板２５において、導
電性バンプ２９を形成させた面上に、熱硬化性の接着剤
３０を塗布し、銅箔３２に重ねて加熱プレスする。これ
により、片面銅張積層板２５の銅箔３１とは反対側の面
にも銅箔３２が積層された両面銅張積層板３３が得られ
る（図５）。なお、このときの加熱プレス条件は、例え
ば銅箔３２の厚さが１２μｍであるときに、加熱温度１
８０℃、加熱時間７０分、圧力１．９６×１０-2Ｐａ、
真空度２０Ｔｏｒｒであることが望ましい。
電性バンプ２９を形成させた面上に、熱硬化性の接着剤
３０を塗布し、銅箔３２に重ねて加熱プレスする。これ
により、片面銅張積層板２５の銅箔３１とは反対側の面
にも銅箔３２が積層された両面銅張積層板３３が得られ
る（図５）。なお、このときの加熱プレス条件は、例え
ば銅箔３２の厚さが１２μｍであるときに、加熱温度１
８０℃、加熱時間７０分、圧力１．９６×１０-2Ｐａ、
真空度２０Ｔｏｒｒであることが望ましい。
【００２６】この後、両面銅張積層板３３の銅箔３１、
３２を周知のエッチング手法によりエッチングして、導
体回路３４を形成させる。
３２を周知のエッチング手法によりエッチングして、導
体回路３４を形成させる。
【００２７】このようにして、絶縁性基板２６の両面に
所定の導体回路３４が形成された両面プリント基板２３
が形成される。
所定の導体回路３４が形成された両面プリント基板２３
が形成される。
【００２８】両面プリント基板２３の上下両側に、それ
ぞれ片面プリント基板２２を積層する（図６）。各片面
プリント基板２２は、導電性バンプ２９側が内側を向
き、導体回路３４側が外側を向くように配置されてお
り、導電性バンプ２９が両面プリント基板２３の導体回
路３４に接続可能なように積層する。
ぞれ片面プリント基板２２を積層する（図６）。各片面
プリント基板２２は、導電性バンプ２９側が内側を向
き、導体回路３４側が外側を向くように配置されてお
り、導電性バンプ２９が両面プリント基板２３の導体回
路３４に接続可能なように積層する。
【００２９】このとき、最外面には、最外絶縁性基板２
４を位置あわせして重ねる。この最外絶縁性基板２４に
は所定の場所にビアホール２７が設けられており、ビア
ホール２７内にはめっき導体２８が充填され、このめっ
き導体２８の両面に重ねるようにして、導電性バンプ２
９が、最外絶縁性基板２４の表面から僅かに突出される
ように設けられている。したがって、最外絶縁挿基板２
４は、その両面に導電性バンプ２９が突設された構造と
なっている。そして内側の面の導電性バンプ２９が、隣
接する片面プリント基板２２の導体回路３４に接続可能
となるように積層する。
４を位置あわせして重ねる。この最外絶縁性基板２４に
は所定の場所にビアホール２７が設けられており、ビア
ホール２７内にはめっき導体２８が充填され、このめっ
き導体２８の両面に重ねるようにして、導電性バンプ２
９が、最外絶縁性基板２４の表面から僅かに突出される
ように設けられている。したがって、最外絶縁挿基板２
４は、その両面に導電性バンプ２９が突設された構造と
なっている。そして内側の面の導電性バンプ２９が、隣
接する片面プリント基板２２の導体回路３４に接続可能
となるように積層する。
【００３０】そして、例えば１８０℃、７０分で加熱真
空プレスすることにより、接着剤３０が硬化し、片面プ
リント基板２２、両面プリント基板２３および最外絶縁
性基板２４が完全に一体化した多層回路基板２１が形成
される（図７）。このとき、片面プリント基板２２の導
電性バンプ２９の先端部が、両面プリント基板２３の導
体回路３４に接触しており、隣接する片面プリント基板
２２および両面プリント基板２３の導体回路３４間が電
気的に接続されている。そして、最外絶縁性基板２４の
表面から導電性バンプ２９が突設されており、電子部品
等の接続が可能とされている。
空プレスすることにより、接着剤３０が硬化し、片面プ
リント基板２２、両面プリント基板２３および最外絶縁
性基板２４が完全に一体化した多層回路基板２１が形成
される（図７）。このとき、片面プリント基板２２の導
電性バンプ２９の先端部が、両面プリント基板２３の導
体回路３４に接触しており、隣接する片面プリント基板
２２および両面プリント基板２３の導体回路３４間が電
気的に接続されている。そして、最外絶縁性基板２４の
表面から導電性バンプ２９が突設されており、電子部品
等の接続が可能とされている。
【００３１】また、多層回路基板２１の最下面側の導体
回路３４上には、所定の位置にランドが形成され、多層
回路基板２１を他の部材と接続するためのピン３５、あ
るいははんだボール（図示せず）を設ける。
回路３４上には、所定の位置にランドが形成され、多層
回路基板２１を他の部材と接続するためのピン３５、あ
るいははんだボール（図示せず）を設ける。
【００３２】以上のように第二実施形態によっても、多
層回路基板２１の表面には導電性バンプ２９が突設され
ている。このため、第一実施形態と同様に、導電性バン
プ２９を直接に部品等の接続用に利用でき、接続ランド
を形成する必要がない。このため、電子部品搭載の高密
度化を図ることができる。また、本実施形態において
も、最外絶縁性基板２４の表面には導電性バンプ２９の
みが形成されており、導体回路３４が存在しない。これ
により、はんだ付け作業の際にソルダレジストを塗布す
る必要がないため、ソルダレジスト印刷の際の配線の位
置ずれ誤差を考慮する必要がなく、電子部品搭載の高密
度化を図ることができる。
層回路基板２１の表面には導電性バンプ２９が突設され
ている。このため、第一実施形態と同様に、導電性バン
プ２９を直接に部品等の接続用に利用でき、接続ランド
を形成する必要がない。このため、電子部品搭載の高密
度化を図ることができる。また、本実施形態において
も、最外絶縁性基板２４の表面には導電性バンプ２９の
みが形成されており、導体回路３４が存在しない。これ
により、はんだ付け作業の際にソルダレジストを塗布す
る必要がないため、ソルダレジスト印刷の際の配線の位
置ずれ誤差を考慮する必要がなく、電子部品搭載の高密
度化を図ることができる。
【００３３】なお、本発明は以下のように変形して実施
することもできる。また、本発明の技術的範囲は、これ
らの実施形態によって限定されるものではなく、均等の
範囲にまで及ぶものである。 （１）上記各実施形態では、最外絶縁性基板４Ａおよび
２４に導電性バンプ８および２９を形成させた後に、積
層を行ったが、本発明によれば、必ずしも導電性バンプ
の形成を先に行う必要はなく、積層を行った後に最外絶
縁性基板に導電性バンプを形成させてもよい。 （２）第二実施形態においては、両面プリント基板２３
の両側にそれぞれ一枚ずつの片面プリント基板２２を積
層させたが、本発明によれば、片面プリント基板は１枚
ずつである必要はなく、複数の片面プリント基板を積層
してもよい。
することもできる。また、本発明の技術的範囲は、これ
らの実施形態によって限定されるものではなく、均等の
範囲にまで及ぶものである。 （１）上記各実施形態では、最外絶縁性基板４Ａおよび
２４に導電性バンプ８および２９を形成させた後に、積
層を行ったが、本発明によれば、必ずしも導電性バンプ
の形成を先に行う必要はなく、積層を行った後に最外絶
縁性基板に導電性バンプを形成させてもよい。 （２）第二実施形態においては、両面プリント基板２３
の両側にそれぞれ一枚ずつの片面プリント基板２２を積
層させたが、本発明によれば、片面プリント基板は１枚
ずつである必要はなく、複数の片面プリント基板を積層
してもよい。
【図１】本発明の第一実施形態に係る多層回路基板の製
造工程を示す断面図−１ （Ａ）片面銅張積層板の断面図 （Ｂ）片面銅張積層板にビアホールを形成したときの断
面図 （Ｃ）ビアホールにめっき導体を充填したときの断面図 （Ｄ）ビアホールに導電性バンプを形成させたときの断
面図 （Ｅ）銅箔をパターニングして導体回路を形成させたと
きの断面図 （Ｆ）回路基板に接着層が塗布されたときの断面図
造工程を示す断面図−１ （Ａ）片面銅張積層板の断面図 （Ｂ）片面銅張積層板にビアホールを形成したときの断
面図 （Ｃ）ビアホールにめっき導体を充填したときの断面図 （Ｄ）ビアホールに導電性バンプを形成させたときの断
面図 （Ｅ）銅箔をパターニングして導体回路を形成させたと
きの断面図 （Ｆ）回路基板に接着層が塗布されたときの断面図
【図２】本発明の第一実施形態に係る多層回路基板の製
造工程を示す断面図−１ （Ｇ）回路基板を積層したときの断面図 （Ｈ）本発明の第一実施形態に係る多層回路基板の断面
図
造工程を示す断面図−１ （Ｇ）回路基板を積層したときの断面図 （Ｈ）本発明の第一実施形態に係る多層回路基板の断面
図
【図３】本発明の第二実施形態に係る多層回路基板の製
造工程を示す断面図 （Ａ）片面銅張積層板の断面図 （Ｂ）片面銅張積層板にビアホールを形成したときの断
面図 （Ｃ）ビアホールにめっき導体を充填したときの断面図 （Ｄ）ビアホールに導電性バンプを形成させたときの断
面図
造工程を示す断面図 （Ａ）片面銅張積層板の断面図 （Ｂ）片面銅張積層板にビアホールを形成したときの断
面図 （Ｃ）ビアホールにめっき導体を充填したときの断面図 （Ｄ）ビアホールに導電性バンプを形成させたときの断
面図
【図４】導電性バンプを形成させた片面銅張積層板に接
着層を塗布したときの断面図
着層を塗布したときの断面図
【図５】接着層を塗布した片面銅張積層板に銅箔を貼り
つけたときの断面図
つけたときの断面図
【図６】回路基板を積層したときの断面図
【図７】本発明の第二実施形態に係る多層回路基板の断
面図
面図
【符号の説明】 １、２１…多層回路基板 ２、２２…片面プリント基板（プリント基板） ４…絶縁性基板（絶縁層） ４Ａ、２４…最外絶縁性基板（最外絶縁層） ６…ビアホール（孔部） ８、２９…導電性バンプ ９…導体回路（導体層） ２３…両面プリント基板（プリント基板）
Claims (2)
- 【請求項１】 絶縁層の表裏両面のうち一方または両方
の面に導体層が形成されたプリント基板の複数が積層さ
れた多層回路基板であって、 前記多層回路基板の表裏一対の最外面のうち、少なくと
も一方側の面には最外絶縁層が配されるとともに、前記
最外絶縁層には、厚さ方向に貫通する孔部が設けられて
おり、前記孔部には、導電性バンプが前記最外絶縁層の
表面から突設するように設けられていることを特徴とす
る多層回路基板。 - 【請求項２】 絶縁層の表裏両面のうち一方または両方
の面に導体層が形成されたプリント基板の複数が積層さ
れた多層回路基板を製造する方法であって、(a)前記多
層回路基板の表裏一対の最外面のうち、少なくとも一方
側に配される最外絶縁層に孔部を形成する工程、(b)前
記孔部に導電性バンプを形成する工程、(c)前記最外絶
縁層および複数のプリント基板を積層する工程を経るこ
とを特徴とする多層回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137081A JP2001320169A (ja) | 2000-05-10 | 2000-05-10 | 多層回路基板およびその製造方法 |
| PCT/JP2000/008104 WO2001087023A1 (fr) | 2000-05-10 | 2000-11-16 | Carte a circuits imprimes multicouche et son procede de production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137081A JP2001320169A (ja) | 2000-05-10 | 2000-05-10 | 多層回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320169A true JP2001320169A (ja) | 2001-11-16 |
Family
ID=18644920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137081A Pending JP2001320169A (ja) | 2000-05-10 | 2000-05-10 | 多層回路基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2001320169A (ja) |
| WO (1) | WO2001087023A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243573A (ja) * | 2002-02-21 | 2003-08-29 | Furukawa Electric Co Ltd:The | 多層基板及びその製造方法 |
| JPWO2020203724A1 (ja) * | 2019-03-29 | 2021-12-16 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410696A (ja) * | 1990-04-27 | 1992-01-14 | Nitto Denko Corp | 多層配線基板の製造方法 |
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH06283866A (ja) * | 1993-03-30 | 1994-10-07 | Nitto Denko Corp | 多層回路基板およびその製造方法 |
| JPH09275273A (ja) * | 1996-04-05 | 1997-10-21 | Hitachi Chem Co Ltd | 多層配線板の製造方法 |
-
2000
- 2000-05-10 JP JP2000137081A patent/JP2001320169A/ja active Pending
- 2000-11-16 WO PCT/JP2000/008104 patent/WO2001087023A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410696A (ja) * | 1990-04-27 | 1992-01-14 | Nitto Denko Corp | 多層配線基板の製造方法 |
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH06283866A (ja) * | 1993-03-30 | 1994-10-07 | Nitto Denko Corp | 多層回路基板およびその製造方法 |
| JPH09275273A (ja) * | 1996-04-05 | 1997-10-21 | Hitachi Chem Co Ltd | 多層配線板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243573A (ja) * | 2002-02-21 | 2003-08-29 | Furukawa Electric Co Ltd:The | 多層基板及びその製造方法 |
| JPWO2020203724A1 (ja) * | 2019-03-29 | 2021-12-16 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
| JP7259942B2 (ja) | 2019-03-29 | 2023-04-18 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001087023A1 (fr) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586686B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2000101248A (ja) | 多数個取り多層プリント配線板 | |
| JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
| WO2004017689A1 (ja) | 多層プリント配線板及びその製造方法 | |
| US20030178388A1 (en) | Inverted micro-vias | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JP2001320169A (ja) | 多層回路基板およびその製造方法 | |
| JP4410370B2 (ja) | 多層回路基板 | |
| JP5085076B2 (ja) | 部品内蔵プリント配線板および電子機器 | |
| EP1282343B1 (en) | Method of producing multilayer circuit boards | |
| JP2002171069A (ja) | 多層配線基板、及びその製造方法 | |
| JP2001284809A (ja) | 多層回路基板および、その製造方法 | |
| JP2004022713A (ja) | 多層配線基板 | |
| JP2002176232A (ja) | アライメントマーク | |
| JP3829660B2 (ja) | プリント基板の実装構造およびプリント基板実装構造の製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| JP2000183528A (ja) | 多層プリント配線板の製造方法 | |
| JP2002084064A (ja) | プリント基板の製造方法 | |
| JP4562154B2 (ja) | 半導体モジュールの製造方法 | |
| JP2563815B2 (ja) | ブラインドスルーホール付プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20090909 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20090909 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20100112 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20100305 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20100525 Free format text: JAPANESE INTERMEDIATE CODE: A02 |