JP2004022713A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2004022713A JP2004022713A JP2002173970A JP2002173970A JP2004022713A JP 2004022713 A JP2004022713 A JP 2004022713A JP 2002173970 A JP2002173970 A JP 2002173970A JP 2002173970 A JP2002173970 A JP 2002173970A JP 2004022713 A JP2004022713 A JP 2004022713A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder resist
- pad
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、接合する半田径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板を提供しようとするものである。
【解決手段】半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、前記Cu層上およびソルダーレジストのパッド部の開口の絶縁層上には、Cu層と半田との間のバリアとなるバリア性のめっき層を配設している。
【選択図】 図1
【解決手段】半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、前記Cu層上およびソルダーレジストのパッド部の開口の絶縁層上には、Cu層と半田との間のバリアとなるバリア性のめっき層を配設している。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板に関し、特に、NSMDタイプのパッドに近い形態で、NSMDタイプのパッドに比べ半田接合強度が高いパッド部を有する多層配線基板に関する。
【0002】
【従来の技術】
近年、電子機器の益々の小型化や軽量化に対応する為、多層のプリント基板(以下、多層配線基板とも言う)においては、従来の貼り合わせ型のプリント基板に比べて、微細な配線パターンを高密度に収容できるものとして、コア材に絶縁層、配線層を順に積層形成していくビルドアップ方式のプリント基板であるビルドアップ型の多層配線基板(以下ビルドアップ基板とも言う)が、各種開発されており、その作製法も種々である。
配線部の形成については、配線部をエッチング形成するサブトラックティブ法、配線部をめっき形成するアディティブ法(フルアディティブ法、セミアディティブ法を含む)等があり、また、ビア部の形成については、感光性絶縁樹脂をフォトプロセスにより孔開けして形成するフォトビアプロセス法、レーザにより孔開けして形成するレーザビアプロセス法等がある。
このようなビルドアップ基板によれば、従来の貼り合わせ型基板の配線が、通常、配線/間隙=50/50μm 程度であったのに対し、25/25μm 程度に微細化することが可能となった。
また、ビルドアップ基板は、配線の微細化だけでなく、従来の貼り合わせ型基板で用いられていた貫通スルーホール(T/H)を不要とする貫通T/Hレスを可能としている。
技術の進歩により、1層当りの厚さは薄くなっているが、積層数が数十層になる例もあり、数cm以上の総厚になることがある。
【0003】
ここで、1例として、サブトラックティブ法による配線部形成、レーザビアプロセス法によるビア部形成による、ビルドアップ基板の作製例を図2に基づいて簡単に説明しておく。
先ず、内層パターン(内層配線パターンとも言う)212、213を配設したコア基板210の両面に、それぞれ、熱硬化樹脂からなる絶縁層220、221を介して、銅箔225、226を積層し、銅箔225、226のビア形成部をフォトエッチング法により孔開けする。(図2(a))
銅箔225、226としては、電解銅箔、圧延銅箔等の、厚み3μm〜75μmのものが一般には使用される。
次いで、孔開けされた銅箔225、226の孔部225a、226aよりも大きな径のレーザビーム240を照射して、絶縁層220、221を孔開けする。(図2(b))
レーザビーム240の照射エネルギーを調整することで、絶縁層220、221のみを除去し、貫通する。(図2(c))
レーザビーム240としては、通常、CO2 レーザ、YAGレーザ等が用いられる。
これにより、内層パターン212、213に達する孔部250、255が形成される。
次いで、無電解、電解により銅めっき層260を形成する。(図2(d))
次いで、フォトエッチング法により、所定領域をエッチング除去する。(図2(e))
ドライフィルムレジスト等を用い、レジスト被膜処理を行ない、所定のパターン露光、現像を行ない、銅メッキ層上にレジストパターンを形成し、このレジストパターンを耐エッチングマスクとして、通常は、塩化第二鉄溶液により、スプレーにてエッチングを行なう。
そして、エッチング後に、レジストの除去、必要に応じ洗浄処理等を行なっておく。
これにより、所望のビア部270、271、配線部280、281が形成される。
同様に、配線部280、281の形成、ビア部270、271の形成を、更に、繰り返すことにより、更に多層に配線層を形成することができる。
【0004】
このようにして、配線部の形成、ビア部の形成を行ない目的の多層配線を形成後、通常、図3(a)に示すように、ソルダーレジスト310を表面部に配設しておく。
この際、多層配線基板に半導体素子を半田接合して搭載するためのパッドを形成する位置に、ソルダーレジスト310には開口315を配設しておく。
図3(a)のパッド部(F1部に相当)を、図3(a)の太線矢印からみた状態を拡大して示したのが図3(b)である。
Cu層(260と255)は、パッド部を形成するためのベース基材である。次いで、更に、ソルダーレジストの開口315のCu層(260と255)の表面上に、Cu層(260と255)と半田との間のバリア層となるバリア性のめっき層を配設して、パッドが形成される。(図3(c))。
バリア層としては、通常、Cu層(260と255)上に、順に無電解めっきにてNiめっき層321、Auめっき層322を配設するが、給電用の配線層を設けておき、電解Niめっき、電解Auめっきにて、Niめっき層321、Auめっき層322を配設する場合もある。
通常は、図3(b)のようにCu層(260と255)を形成した場合には、図3(c)のように、開口315中の絶縁層表面に、バリア層が形成されないようにするため、無電解めっきによりバリア層を形成する際、所定の領域のみに無電解めっき層が形成されるような処理を、必要に応じて行なっておく。
図3(c)に示すものは、パッド領域がソルダーレジスト310にて決められていないNSMD(non−solder mask difinde)タイプのものであるが、図4(a)に示すような、パッド領域がソルダーレジスト310にて決められているSMD(solder mask difinde)タイプのものも、同様にして、作製される。
【0005】
近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、これに対応する多層配線基板のバパッドの狭ピッチ化が進み、図5(d)に示すNSMD(non−solder mask difinde)タイプのパッドにおいては、最近では、より高い半田接合強度のものが求められるようになってきた。
尚、パッドと半導体素子の端子部とを半田接合するが、ここでは、半田接合した場合の、半導体素子の端子部との半田による接合強度を半田接合強度と言い、通常、両者間を引っ張り剥がす際の力で表すためプル強度とも言う。
例えば、図5(a)に示すように、リフローで半田を溶かし、50℃程度に冷やして、パッド部と治具350とを半田接合した後、パッド部側(配線基板側のこと)を固定し、所定の速度で治具350を引き上げる際にかける力で、図5(b)のようにパッド部が剥がれるほぼ最小の力で、半田接合強度を表現する。
尚、図5(b)中、太点線矢印は力の方向を示す。
【0006】
【発明が解決しようとする課題】
上記のように、近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板においても、半導体素子の端子部を半田接合して半導体素子を搭載するためのパッドの狭ピッチ化が進んでいるが、より高い半田接合強度のパッド部を備えたものが求められるようになってきた。
本発明は、これに対応するもので、具体的には、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、前記Cu層上およびソルダーレジストのパッド部の開口の絶縁層上には、Cu層と半田との間のバリアとなるバリア性のめっき層を配設していることを特徴とするものである。
そして、上記において、バリア性のめっき層が、Cu層あるいは絶縁層側から、順に、Niめっき層、Auめっき層であることを特徴とするものである。
【0008】
尚、ここでの、ビルトアップ型の多層配線基板とは、最終製品となる完成された多層配線基板、インターポーザとしての多層配線基板、工程途中の多層配線基板のいずれをも含むものである。
【0009】
【作用】
本発明の多層配線基板は、このような構成にすることにより、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これにより、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口部のピッチが、SMDタイプと同様あるいは、それ以上の狭ピッチにも対応できるものとしている。
設計上での利点は大である。
また、バリア性のめっき層が絶縁層上に析出することを防止する必要もなく、このための工程を必要としないため、工程短縮にもなる。
バリア性のめっき層としては、Cu層あるいは絶縁層側から、順に、Niめっき層、Auめっき層を配設したものが挙げられる。
【0010】
【発明の実施の形態】
本発明の多層配線基板の実施の形態例を図1に基づいて説明する。
図1(a)は本発明の多層配線基板の実施の形態の1例の特徴部であるパッド部を示した断面図で、図1(b)は図1(a)に示すパッド部に半導体素子を半田接合した図である。
尚、図1は多層配線基板の最表部を示したもので、これ以外のコア基板や他の配線層、絶縁層については、図示していない。
図1中、110は絶縁層、120はソルダーレジスト、125は(パッド部形成用の)開口、150はCu層(パッド部のベース基材)、160はバリア性めっき層(単にバリア層とも言う)、170はパッド部、180は半田(半田ボールとも言う)、190は半導体素子、195は端子である。
【0011】
本例の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板で、図1(a)にその特徴部を示すように、半導体素子の端子部と半田接合により電気的に接続するためのパッド部170を形成するためのベース基材であるCu層150が、ソルダーレジスト120のパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層110上に、前記Cu層150とソルダーレジスト120とが配設されたもので、Cu層150上およびソルダーレジスト120のパッド部の開口125の絶縁層110上には、Cu層150と半田(図1(b)の180の相当)との間のバリアとなるバリア性のめっき層(バリア層)160を配設している。
本例では、パッド部170を形成するためのベース基材であるCu層150は、ソルダーレジスト120の開口125中、ソルダーレジストから離れた状態に形成されており、その点では、図3(c)に示すNSMDタイプのパッドと同じであるが、バリア性のめっき層160が、ソルダーレジスト120の開口125中の絶縁層110上にも形成されている。
絶縁層110としては、優れた電気絶縁性とともに適度の強度を有するものが好ましく、例えば、エポキシ系絶縁樹脂、ポリイミド系絶縁樹脂、アクリル系絶縁樹脂等の材料が用いられる。
絶縁層110の厚みは、この層の下層の配線層を完全に被膜できる厚さであればよく、通常は、25μm〜50μmの範囲である。
Cu層150は、パッド部170のベース基材となるもので、特にその製法は限定されない。
一般には、アディティブ法あるいはセミアディティブ法によりめっき形成されたCu層、あるいはサブトラクティブ法により形成されたCu層等が用いられる。
Cu層150の厚みは製法にもよるが、通常は、15μm程度である。
バリア性のめっき層(バリア層)160としては、Cu層150あるいは絶縁層110側から、順に、Niめっき層、Auめっき層を配設したものが、一般的であるが、層構成はこれに限定されない。
【0012】
本例の多層配線基板は、コア基材に積層される絶縁層、配線層の積層数は、特に限定されない。
コア基板(図示していない)としては、プリプレグ等からなるコア基材の両面ないし1面にエッチング形成された配線層を設けたもの等が使用されるがこれに限定はされない。
ソルダーレジスト310は、市販のエポキシアクリレート系樹脂等が用いられる。
【0013】
本例の多層配線基板を作製するための製造方法としては、先に述べた図2(a)〜図2(e)工程を経て、更に同様の、絶縁層、配線層形成工程を所定の回数だけ行ない、図3(a)に示すような、ソルダーレジスト形成工程を経るものが、即ちサブトラックティブ法による製造方法が、その1例として挙げられる。
この場合、通常は、市販の、両面銅箔積層板、片面銅箔積層板を積層し、銅箔からフォトエッチング法により配線部を形成する工程を、必要な回数だけ繰り返し行ない、作製する。
本例の多層配線基板の製造方法の場合、図3(a)のようなソルダーレジスト形成工程の後、例えば、無電解Niめっき、無電解Auめっきを行ない、Niめっき層、Auめっき層からなるバリア性のめっき層(バリア層)160を形成する。
【0014】
本例の多層配線基板を作製するための製造方法としては、これに限定されない。
フルアディティブ法やセミアディティブ法により、バリア性のめっき層160を形成しても良い。
勿論、給電層がある場合には、電解めっきを組み合せても良い。
【0015】
【実施例】
更に、実施例、比較例を挙げて、本発明を説明する。
実施例の多層配線基板は、その表面部に図1に示す半導体素子の端子部を受けるパッド170を有する実施の形態例の多層配線基板で、コア基材の表裏に4配線層、計8配線層を形成した多層配線基板である。
図1に基づいて説明する。
ソルダーレジスト120の開口125の絶縁層110側の開口径は200μmφで、パッド部170のベース基材であるCu層150の径は140μmφであり、バリア性を有するめっき層160が、Cu層150側あるいは絶縁層110側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
下記の比較例1、比較例2の多層配線基板を比較例とし、その半導体素子の端子部を受けるパッド170の半田接合強度(プル強度)を、デイジー社製の測定装置シリーズ4000にて測定したが、以下の表1のようになった。
デイジー社製の測定装置シリーズ4000は、図5にて説明した方式の半田接合強度(プル強度)測定装置である。
【0016】
【表1】
<測定条件>
リフロー温度 270℃、10sec
測定温度 50℃
Pull speed 0. 3mm/sec
Range 10[N]
n(測定数) 10
尚、接合に用いた半田ボールは同様のものを用いた。
【0017】
(比較例)
比較例1の多層配線基板は、パッド部の形状のみ、図3(c)に示すNSMDタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト310の開口315の絶縁層(220)側の開口径は200μmφで、パッド部370のベース基材であるCu層(225、260)の径は140μmφであり、バリア性を有するめっき層160が、Cu層(225、260)側あるいは絶縁層220側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
【0018】
(参考例)
参考例の多層配線基板は、パッド部の形状のみ、図4(a)に示すSMDタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト310の開口315の絶縁層(220)側の開口径は100μmφで、バリア性を有するめっき層が、Cu層(225、260)側あるいは絶縁層220側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
【0019】
表1に示すように、実施例のものは、接合するためのパッド部のソルダーレジスト開口径が同等のNSMDタイプのパッドに比べて高い半田接合強度を示し、半田接合強度的には、接合するためのパッド部のソルダーレジスト開口径が同等のSMDタイプと同等もしくはそれ以上である。
これより、NMSDタイプのパッドに近い形態でありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNSMDタイプのパッドに比べてより高より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これは、NSMDタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、SMDと同等、あるいは、それ以上の狭ピッチにも対応できるものとしている。
【0020】
【発明の効果】
本発明は、上記のように、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にした。
即ち、NSMDタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、SMDと同等、あるいは、それ以上の狭ピッチにも対応できるパッドを有する、設計上有利な多層配線基板の提供を可能にした。
【図面の簡単な説明】
【図1】図1(a)は本発明の多層配線基板の実施の形態の1例の特徴部であるパッド部を示した断面図で、図1(b)は図1(a)に示すパッド部に半導体素子を半田接合した図である。
【図2】ビルドアップ基板の作製例を示した工程図である。
【図3】図3(a)は図2に続くビルドアップ基板の作製例の工程図で、図3(b)はパッド部の拡大図で、図3(c)は図3(b)のF2−F3断面図である。
【図4】図4(a)はSMDタイプのパッド部の断面図で、図4(b)は図4(a)において 半導体素子を半田接合した図である。
【図5】半田接合強度(プル強度)の測定方法を説明するための図である。
【符号の説明】
110 絶縁層
120 ソルダーレジスト
125 (パッド部形成用の)開口
150 Cu層(パッド部のベース基材)
160 バリア性めっき層(単にバリア層とも言う)
170 パッド部
180 半田(半田ボールとも言う)
190 半導体素子
195 端子
210 コア基板
212、213 内層パターン(内層配線パターンとも言う)
220、221 絶縁層
225、226 銅箔
225a、226a 孔部
240 レーザビーム
250、255 孔部
260 銅めっき層
270、271 ビア部
280、281 配線部
310 ソルダーレジスト
315 開口
321 Niめっき層
322 Auめっき層
370 パッド部
【発明の属する技術分野】
本発明は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板に関し、特に、NSMDタイプのパッドに近い形態で、NSMDタイプのパッドに比べ半田接合強度が高いパッド部を有する多層配線基板に関する。
【0002】
【従来の技術】
近年、電子機器の益々の小型化や軽量化に対応する為、多層のプリント基板(以下、多層配線基板とも言う)においては、従来の貼り合わせ型のプリント基板に比べて、微細な配線パターンを高密度に収容できるものとして、コア材に絶縁層、配線層を順に積層形成していくビルドアップ方式のプリント基板であるビルドアップ型の多層配線基板(以下ビルドアップ基板とも言う)が、各種開発されており、その作製法も種々である。
配線部の形成については、配線部をエッチング形成するサブトラックティブ法、配線部をめっき形成するアディティブ法(フルアディティブ法、セミアディティブ法を含む)等があり、また、ビア部の形成については、感光性絶縁樹脂をフォトプロセスにより孔開けして形成するフォトビアプロセス法、レーザにより孔開けして形成するレーザビアプロセス法等がある。
このようなビルドアップ基板によれば、従来の貼り合わせ型基板の配線が、通常、配線/間隙=50/50μm 程度であったのに対し、25/25μm 程度に微細化することが可能となった。
また、ビルドアップ基板は、配線の微細化だけでなく、従来の貼り合わせ型基板で用いられていた貫通スルーホール(T/H)を不要とする貫通T/Hレスを可能としている。
技術の進歩により、1層当りの厚さは薄くなっているが、積層数が数十層になる例もあり、数cm以上の総厚になることがある。
【0003】
ここで、1例として、サブトラックティブ法による配線部形成、レーザビアプロセス法によるビア部形成による、ビルドアップ基板の作製例を図2に基づいて簡単に説明しておく。
先ず、内層パターン(内層配線パターンとも言う)212、213を配設したコア基板210の両面に、それぞれ、熱硬化樹脂からなる絶縁層220、221を介して、銅箔225、226を積層し、銅箔225、226のビア形成部をフォトエッチング法により孔開けする。(図2(a))
銅箔225、226としては、電解銅箔、圧延銅箔等の、厚み3μm〜75μmのものが一般には使用される。
次いで、孔開けされた銅箔225、226の孔部225a、226aよりも大きな径のレーザビーム240を照射して、絶縁層220、221を孔開けする。(図2(b))
レーザビーム240の照射エネルギーを調整することで、絶縁層220、221のみを除去し、貫通する。(図2(c))
レーザビーム240としては、通常、CO2 レーザ、YAGレーザ等が用いられる。
これにより、内層パターン212、213に達する孔部250、255が形成される。
次いで、無電解、電解により銅めっき層260を形成する。(図2(d))
次いで、フォトエッチング法により、所定領域をエッチング除去する。(図2(e))
ドライフィルムレジスト等を用い、レジスト被膜処理を行ない、所定のパターン露光、現像を行ない、銅メッキ層上にレジストパターンを形成し、このレジストパターンを耐エッチングマスクとして、通常は、塩化第二鉄溶液により、スプレーにてエッチングを行なう。
そして、エッチング後に、レジストの除去、必要に応じ洗浄処理等を行なっておく。
これにより、所望のビア部270、271、配線部280、281が形成される。
同様に、配線部280、281の形成、ビア部270、271の形成を、更に、繰り返すことにより、更に多層に配線層を形成することができる。
【0004】
このようにして、配線部の形成、ビア部の形成を行ない目的の多層配線を形成後、通常、図3(a)に示すように、ソルダーレジスト310を表面部に配設しておく。
この際、多層配線基板に半導体素子を半田接合して搭載するためのパッドを形成する位置に、ソルダーレジスト310には開口315を配設しておく。
図3(a)のパッド部(F1部に相当)を、図3(a)の太線矢印からみた状態を拡大して示したのが図3(b)である。
Cu層(260と255)は、パッド部を形成するためのベース基材である。次いで、更に、ソルダーレジストの開口315のCu層(260と255)の表面上に、Cu層(260と255)と半田との間のバリア層となるバリア性のめっき層を配設して、パッドが形成される。(図3(c))。
バリア層としては、通常、Cu層(260と255)上に、順に無電解めっきにてNiめっき層321、Auめっき層322を配設するが、給電用の配線層を設けておき、電解Niめっき、電解Auめっきにて、Niめっき層321、Auめっき層322を配設する場合もある。
通常は、図3(b)のようにCu層(260と255)を形成した場合には、図3(c)のように、開口315中の絶縁層表面に、バリア層が形成されないようにするため、無電解めっきによりバリア層を形成する際、所定の領域のみに無電解めっき層が形成されるような処理を、必要に応じて行なっておく。
図3(c)に示すものは、パッド領域がソルダーレジスト310にて決められていないNSMD(non−solder mask difinde)タイプのものであるが、図4(a)に示すような、パッド領域がソルダーレジスト310にて決められているSMD(solder mask difinde)タイプのものも、同様にして、作製される。
【0005】
近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、これに対応する多層配線基板のバパッドの狭ピッチ化が進み、図5(d)に示すNSMD(non−solder mask difinde)タイプのパッドにおいては、最近では、より高い半田接合強度のものが求められるようになってきた。
尚、パッドと半導体素子の端子部とを半田接合するが、ここでは、半田接合した場合の、半導体素子の端子部との半田による接合強度を半田接合強度と言い、通常、両者間を引っ張り剥がす際の力で表すためプル強度とも言う。
例えば、図5(a)に示すように、リフローで半田を溶かし、50℃程度に冷やして、パッド部と治具350とを半田接合した後、パッド部側(配線基板側のこと)を固定し、所定の速度で治具350を引き上げる際にかける力で、図5(b)のようにパッド部が剥がれるほぼ最小の力で、半田接合強度を表現する。
尚、図5(b)中、太点線矢印は力の方向を示す。
【0006】
【発明が解決しようとする課題】
上記のように、近年の益々の半導体素子の高密度化、高機能化に伴なう半導体素子の多端子化により、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板においても、半導体素子の端子部を半田接合して半導体素子を搭載するためのパッドの狭ピッチ化が進んでいるが、より高い半田接合強度のパッド部を備えたものが求められるようになってきた。
本発明は、これに対応するもので、具体的には、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、前記Cu層上およびソルダーレジストのパッド部の開口の絶縁層上には、Cu層と半田との間のバリアとなるバリア性のめっき層を配設していることを特徴とするものである。
そして、上記において、バリア性のめっき層が、Cu層あるいは絶縁層側から、順に、Niめっき層、Auめっき層であることを特徴とするものである。
【0008】
尚、ここでの、ビルトアップ型の多層配線基板とは、最終製品となる完成された多層配線基板、インターポーザとしての多層配線基板、工程途中の多層配線基板のいずれをも含むものである。
【0009】
【作用】
本発明の多層配線基板は、このような構成にすることにより、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これにより、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口部のピッチが、SMDタイプと同様あるいは、それ以上の狭ピッチにも対応できるものとしている。
設計上での利点は大である。
また、バリア性のめっき層が絶縁層上に析出することを防止する必要もなく、このための工程を必要としないため、工程短縮にもなる。
バリア性のめっき層としては、Cu層あるいは絶縁層側から、順に、Niめっき層、Auめっき層を配設したものが挙げられる。
【0010】
【発明の実施の形態】
本発明の多層配線基板の実施の形態例を図1に基づいて説明する。
図1(a)は本発明の多層配線基板の実施の形態の1例の特徴部であるパッド部を示した断面図で、図1(b)は図1(a)に示すパッド部に半導体素子を半田接合した図である。
尚、図1は多層配線基板の最表部を示したもので、これ以外のコア基板や他の配線層、絶縁層については、図示していない。
図1中、110は絶縁層、120はソルダーレジスト、125は(パッド部形成用の)開口、150はCu層(パッド部のベース基材)、160はバリア性めっき層(単にバリア層とも言う)、170はパッド部、180は半田(半田ボールとも言う)、190は半導体素子、195は端子である。
【0011】
本例の多層配線基板は、コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板で、図1(a)にその特徴部を示すように、半導体素子の端子部と半田接合により電気的に接続するためのパッド部170を形成するためのベース基材であるCu層150が、ソルダーレジスト120のパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層110上に、前記Cu層150とソルダーレジスト120とが配設されたもので、Cu層150上およびソルダーレジスト120のパッド部の開口125の絶縁層110上には、Cu層150と半田(図1(b)の180の相当)との間のバリアとなるバリア性のめっき層(バリア層)160を配設している。
本例では、パッド部170を形成するためのベース基材であるCu層150は、ソルダーレジスト120の開口125中、ソルダーレジストから離れた状態に形成されており、その点では、図3(c)に示すNSMDタイプのパッドと同じであるが、バリア性のめっき層160が、ソルダーレジスト120の開口125中の絶縁層110上にも形成されている。
絶縁層110としては、優れた電気絶縁性とともに適度の強度を有するものが好ましく、例えば、エポキシ系絶縁樹脂、ポリイミド系絶縁樹脂、アクリル系絶縁樹脂等の材料が用いられる。
絶縁層110の厚みは、この層の下層の配線層を完全に被膜できる厚さであればよく、通常は、25μm〜50μmの範囲である。
Cu層150は、パッド部170のベース基材となるもので、特にその製法は限定されない。
一般には、アディティブ法あるいはセミアディティブ法によりめっき形成されたCu層、あるいはサブトラクティブ法により形成されたCu層等が用いられる。
Cu層150の厚みは製法にもよるが、通常は、15μm程度である。
バリア性のめっき層(バリア層)160としては、Cu層150あるいは絶縁層110側から、順に、Niめっき層、Auめっき層を配設したものが、一般的であるが、層構成はこれに限定されない。
【0012】
本例の多層配線基板は、コア基材に積層される絶縁層、配線層の積層数は、特に限定されない。
コア基板(図示していない)としては、プリプレグ等からなるコア基材の両面ないし1面にエッチング形成された配線層を設けたもの等が使用されるがこれに限定はされない。
ソルダーレジスト310は、市販のエポキシアクリレート系樹脂等が用いられる。
【0013】
本例の多層配線基板を作製するための製造方法としては、先に述べた図2(a)〜図2(e)工程を経て、更に同様の、絶縁層、配線層形成工程を所定の回数だけ行ない、図3(a)に示すような、ソルダーレジスト形成工程を経るものが、即ちサブトラックティブ法による製造方法が、その1例として挙げられる。
この場合、通常は、市販の、両面銅箔積層板、片面銅箔積層板を積層し、銅箔からフォトエッチング法により配線部を形成する工程を、必要な回数だけ繰り返し行ない、作製する。
本例の多層配線基板の製造方法の場合、図3(a)のようなソルダーレジスト形成工程の後、例えば、無電解Niめっき、無電解Auめっきを行ない、Niめっき層、Auめっき層からなるバリア性のめっき層(バリア層)160を形成する。
【0014】
本例の多層配線基板を作製するための製造方法としては、これに限定されない。
フルアディティブ法やセミアディティブ法により、バリア性のめっき層160を形成しても良い。
勿論、給電層がある場合には、電解めっきを組み合せても良い。
【0015】
【実施例】
更に、実施例、比較例を挙げて、本発明を説明する。
実施例の多層配線基板は、その表面部に図1に示す半導体素子の端子部を受けるパッド170を有する実施の形態例の多層配線基板で、コア基材の表裏に4配線層、計8配線層を形成した多層配線基板である。
図1に基づいて説明する。
ソルダーレジスト120の開口125の絶縁層110側の開口径は200μmφで、パッド部170のベース基材であるCu層150の径は140μmφであり、バリア性を有するめっき層160が、Cu層150側あるいは絶縁層110側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
下記の比較例1、比較例2の多層配線基板を比較例とし、その半導体素子の端子部を受けるパッド170の半田接合強度(プル強度)を、デイジー社製の測定装置シリーズ4000にて測定したが、以下の表1のようになった。
デイジー社製の測定装置シリーズ4000は、図5にて説明した方式の半田接合強度(プル強度)測定装置である。
【0016】
【表1】
<測定条件>
リフロー温度 270℃、10sec
測定温度 50℃
Pull speed 0. 3mm/sec
Range 10[N]
n(測定数) 10
尚、接合に用いた半田ボールは同様のものを用いた。
【0017】
(比較例)
比較例1の多層配線基板は、パッド部の形状のみ、図3(c)に示すNSMDタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト310の開口315の絶縁層(220)側の開口径は200μmφで、パッド部370のベース基材であるCu層(225、260)の径は140μmφであり、バリア性を有するめっき層160が、Cu層(225、260)側あるいは絶縁層220側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
【0018】
(参考例)
参考例の多層配線基板は、パッド部の形状のみ、図4(a)に示すSMDタイプのパッドとしたもので、他は実施例と同じである。
そして、ソルダーレジスト310の開口315の絶縁層(220)側の開口径は100μmφで、バリア性を有するめっき層が、Cu層(225、260)側あるいは絶縁層220側から、順に、厚さ7μmの無電解Niめっき層、厚さ0. 05μmの無電解Auめっき層からなるものである。
【0019】
表1に示すように、実施例のものは、接合するためのパッド部のソルダーレジスト開口径が同等のNSMDタイプのパッドに比べて高い半田接合強度を示し、半田接合強度的には、接合するためのパッド部のソルダーレジスト開口径が同等のSMDタイプと同等もしくはそれ以上である。
これより、NMSDタイプのパッドに近い形態でありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNSMDタイプのパッドに比べてより高より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にしている。
これは、NSMDタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、SMDと同等、あるいは、それ以上の狭ピッチにも対応できるものとしている。
【0020】
【発明の効果】
本発明は、上記のように、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、NSMDタイプに近い形態のパッドでありながら、接合するためのパッド部のソルダーレジスト開口径が同等のNMSDタイプのパッドに比べ、より高い半田接合強度のパッド部を備えた多層配線基板の提供を可能にした。
即ち、NSMDタイプに近い形態のパッドでありながら、半田接合するパッド形成のためのソルダーレジストの開口部のピッチを、SMDと同等、あるいは、それ以上の狭ピッチにも対応できるパッドを有する、設計上有利な多層配線基板の提供を可能にした。
【図面の簡単な説明】
【図1】図1(a)は本発明の多層配線基板の実施の形態の1例の特徴部であるパッド部を示した断面図で、図1(b)は図1(a)に示すパッド部に半導体素子を半田接合した図である。
【図2】ビルドアップ基板の作製例を示した工程図である。
【図3】図3(a)は図2に続くビルドアップ基板の作製例の工程図で、図3(b)はパッド部の拡大図で、図3(c)は図3(b)のF2−F3断面図である。
【図4】図4(a)はSMDタイプのパッド部の断面図で、図4(b)は図4(a)において 半導体素子を半田接合した図である。
【図5】半田接合強度(プル強度)の測定方法を説明するための図である。
【符号の説明】
110 絶縁層
120 ソルダーレジスト
125 (パッド部形成用の)開口
150 Cu層(パッド部のベース基材)
160 バリア性めっき層(単にバリア層とも言う)
170 パッド部
180 半田(半田ボールとも言う)
190 半導体素子
195 端子
210 コア基板
212、213 内層パターン(内層配線パターンとも言う)
220、221 絶縁層
225、226 銅箔
225a、226a 孔部
240 レーザビーム
250、255 孔部
260 銅めっき層
270、271 ビア部
280、281 配線部
310 ソルダーレジスト
315 開口
321 Niめっき層
322 Auめっき層
370 パッド部
Claims (2)
- コア基材に絶縁層と配線層とが交互に積層され、表面にソルダーレジストが配設されたビルドアップ型の多層配線基板であって、半導体素子の端子部と半田接合により電気的に接続するためのパッド部を形成するためのベース基材であるCu層が、ソルダーレジストのパッド部形成用の開口中にソルダーレジストから離れた状態となるようにして、絶縁層上に、前記Cu層とソルダーレジストとが配設されたもので、前記Cu層上およびソルダーレジストのパッド部の開口の絶縁層上には、Cu層と半田との間のバリアとなるバリア性のめっき層を配設していることを特徴とする多層配線基板。
- 請求項1において、バリア性のめっき層が、Cu層あるいは絶縁層側から、順に、Niめっき層、Auめっき層であることを特徴とする多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173970A JP2004022713A (ja) | 2002-06-14 | 2002-06-14 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173970A JP2004022713A (ja) | 2002-06-14 | 2002-06-14 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022713A true JP2004022713A (ja) | 2004-01-22 |
Family
ID=31173055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173970A Pending JP2004022713A (ja) | 2002-06-14 | 2002-06-14 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022713A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182236A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード |
CN103687289A (zh) * | 2012-08-30 | 2014-03-26 | 揖斐电株式会社 | 印刷布线板和印刷布线板的制造方法 |
US20150068791A1 (en) * | 2013-09-12 | 2015-03-12 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2015181142A (ja) * | 2014-03-03 | 2015-10-15 | 新光電気工業株式会社 | 配線基板及びその製造方法、絶縁層の表面改質方法 |
US11903128B2 (en) | 2021-10-07 | 2024-02-13 | Ibiden Co., Ltd. | Wiring substrate |
-
2002
- 2002-06-14 JP JP2002173970A patent/JP2004022713A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182236A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード |
CN103687289A (zh) * | 2012-08-30 | 2014-03-26 | 揖斐电株式会社 | 印刷布线板和印刷布线板的制造方法 |
KR101523840B1 (ko) * | 2012-08-30 | 2015-05-28 | 이비덴 가부시키가이샤 | 프린트 배선판 및 프린트 배선판의 제조 방법 |
US20150068791A1 (en) * | 2013-09-12 | 2015-03-12 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US9814135B2 (en) | 2013-09-12 | 2017-11-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2015181142A (ja) * | 2014-03-03 | 2015-10-15 | 新光電気工業株式会社 | 配線基板及びその製造方法、絶縁層の表面改質方法 |
US11903128B2 (en) | 2021-10-07 | 2024-02-13 | Ibiden Co., Ltd. | Wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110209905A1 (en) | Wiring board and method for manufacturing the same | |
WO2008053833A1 (fr) | Tableau de câblage imprimé multicouche | |
JPWO2005122657A1 (ja) | フレックスリジッド配線板とその製造方法 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
JP2010278067A (ja) | 多層フレキシブルプリント配線板の製造方法および多層回路基材 | |
JP2004022713A (ja) | 多層配線基板 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2005167094A (ja) | 回路基板及びその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
JP2003229662A (ja) | 配線基板の製造方法 | |
JP2000165045A (ja) | プリント配線基板 | |
JP4279089B2 (ja) | 部品内蔵配線板の製造方法、部品内蔵配線板 | |
JP2010123799A (ja) | 回路基板および多層回路基板 | |
JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2006054331A (ja) | 多層フレックスリジッド配線基板の製造方法 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
JP4335075B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JP2014067946A (ja) | プリント配線板の製造方法及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |