JP2009182236A - 半導体装置の配線基板、半導体装置、電子装置及びマザーボード - Google Patents

半導体装置の配線基板、半導体装置、電子装置及びマザーボード Download PDF

Info

Publication number
JP2009182236A
JP2009182236A JP2008021376A JP2008021376A JP2009182236A JP 2009182236 A JP2009182236 A JP 2009182236A JP 2008021376 A JP2008021376 A JP 2008021376A JP 2008021376 A JP2008021376 A JP 2008021376A JP 2009182236 A JP2009182236 A JP 2009182236A
Authority
JP
Japan
Prior art keywords
wiring
land
semiconductor device
wiring board
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008021376A
Other languages
English (en)
Other versions
JP5393986B2 (ja
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008021376A priority Critical patent/JP5393986B2/ja
Priority to US12/362,670 priority patent/US8507805B2/en
Publication of JP2009182236A publication Critical patent/JP2009182236A/ja
Application granted granted Critical
Publication of JP5393986B2 publication Critical patent/JP5393986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ランドと接続部（ネック部）の接合強度を従来よりも向上させ、なおかつ耐衝撃性の高い配線基板や半導体装置、電子装置を提供する。
【解決手段】配線基板１は、基材、基材に設けられたソルダーレジスト、ランド９、配線２５、配線２５とランド９を接続する接続部２６を有している。接続部２６の幅は配線２５の幅より大きく、かつランド９の幅（直径）より小さく、配線２５からランド９に向かって幅広になるように構成されているため、メカニカル衝撃や熱衝撃などによる接続部２６の切断を防ぐ事が可能となる。また、接続部２６には非平坦部としての凹部が設けられている。ランド９にハンダボールが搭載されると、ハンダボールは接続部２６とも接触し、凹部にハンダが入り込む。これにより、接続部２６と、ハンダボールとの接続面積が広くなり、接続部２６とハンダボールの接続強度が向上する。
【選択図】図３

Description

本発明は、半導体素子を搭載する半導体装置の配線基板、半導体装置の配線基板を搭載した半導体装置、半導体装置を用いた電子装置、本発明の特徴を有するマザーボード、本発明の特徴を有したマザーボード上に半導体装置や電子部品を搭載した電子装置、半導体装置の配線基板の製造方法、半導体装置の配線基板を用いた半導体装置と半導体装置を搭載した電子装置の製造方法、本発明の特徴を有したマザーボード上に半導体や電子部品を搭載する電子装置の製造方法に関する。
近年、電子機器の小型化、高性能化に伴い、電子機器に用いられる半導体素子の高集積化、小型化が進んでいる。
そのため、半導体素子と基板との接続構造として、基材上にランドと呼ばれる導電体の台座を設け、ランド上に設けたハンダボール等のコンタクト部材を他の基板等と接続する構造が用いられる場合がある。
このような構造では、半導体素子のさらなる高集積化、多端子化を図るためには、ランドおよびコンタクト部材を小型化する必要がある。
しかしながら、小型化はランドとコンタクト部材の接触部分の面積の縮小を伴うため、接合強度が低下するという問題がある。
そのため、小型化に伴う接合強度の低下を防ぐための構造が必要となる。
ランドとコンタクト部材間の接合強度の低下を防ぐ構造としてはＮＳＭＤ（Non Solder Mask Defined）構造が知られている。
ＮＳＭＤ構造は、ランドとソルダーレジスト間に隙間を設けた構造であり、コンタクト部材がランドの上面だけでなく、ランドの側面とも接触することにより、ランドとコンタクト部材間の接合強度を向上させている。
一方で、ＮＳＭＤ構造であっても、ランドと配線との接続部（ネック部）についてはコンタクト部材がランド側面に接触しないＳＭＤ（Solder Mask Defined）構造であった。
その為、半導体装置に応力が加えられると、コンタクト部材との接続が弱いＳＭＤ部分（ネック部）から、コンタクト部材の破断が進行するケースが多い。
そのため、破断を防ぐ構造が必要な場合がある。
破断を防ぐ構造としては、例えば、ランドの端子部の周囲に環状の支持部を設けて、複数の連結部を用いて端子部と支持部を接続する構造がある。
例えば特許文献１の図１には、ＢＧＡ（Ball Grid Array）の半導体装置の端子構造において、ランドは、ボールを半田付けする為に端子部と、この端子部の外周部近傍に配設された支持部と、端子部と支持部とを繋ぐ連結部とを有し、基板上には、端子部が露出した状態で、支持部を覆うように絶縁層を設け、半田が端子部の表面とエッジ部に跨った状態で、ボールが端子部に半田付けするように構成している。
また半導体装置と実装基板の熱膨張率の相違による伸びを吸収する技術として、例えば特許文献２がある。
その概要は、ＢＧＡの半導体装置の端子構造において、外部端子の近辺に凹陥部を形成し、凹陥部の側面から配線が突出すると共に、配線を湾曲させてランドに接続するように構成しているものである。
特開２００３−２４３８１３号公報 特開２００３−１９７６７４号公報
しかしながら、特許文献１のような構造においては、支持部から複数の連結部によりランドを接続するように構成しているため、配線基板とランドとの接続強度を向上することができるが、ランドは連結部により接続されており、連結部の付け根部分ではＳＭＤ構造となる。
そのため、半導体装置に発生する応力によって、半田との接続が弱いＳＭＤ部分から半田ボールの破断が進行する恐れがあり、このようなボールの破断は半導体装置の二次実装の信頼低下につながっていた。
また、このような構造では、ランドの端子部の周囲に支持部が形成されるため、ランド間のピッチが広くなってしまい、配線基板が大型化してしまう恐れがあった。
ランド間に配線を通す必要がある多配線の基板については、さらなる配線基板の大型化と、これによる半導体装置の大型化というデメリットがある。
一方、特許文献２のような構造においては、凹陥部の側面から配線を突出させると共に、配線を湾曲させてランドに接続している為、半導体装置と実装基板との熱膨張率の相違による応力を緩和することができるが、ランドに接続されるブリッジ（ネック部）は配線と同程度の幅で構成しているため、衝撃に対してネック部が断線してしまう可能性が高い。
本発明は、このような問題に鑑みてなされたもので、その目的は、従来のランド径や配線ピッチ間のままで、配線とランドの接続部（ネック部）とコンタクト部材の接合強度を向上させてクラックの起点に対して補強し、なおかつ配線とランドの接続部（ネック部）の衝撃時における切断への耐性を持たせた、従来より信頼性の高い配線基板及び当該配線基板を搭載した半導体装置、もしくは当該配線基板の特徴を有したマザーボードを提供することにある。
本発明のさらに他の目的は、上記半導体装置をマザーボードに実装した電子装置や、上記当該配線基板の特徴を有したマザーボード上に種々の半導体装置や電子部品を搭載した電子装置などの従来より信頼性の高い装置を提供することである。
前述した目的を達成するために、第１の発明は、基材と、前記基材上に設けられ、コンタクト部材を搭載するランドと、前記基材上に設けられ、前記ランドに接続される配線と、前記基材上の、前記配線と前記ランドの間に設けられ、前記ランドと前記配線を接続すると共に、前記コンタクト部材と接触する接続部と、前記基材の表面を覆うように設けられ、かつ前記ランドと前記接続部とは接触しないように設けられたソルダーレジストと、を有し、前記接続部は、前記配線の幅以上、前記ランドの幅以下の幅を有し、さらに前記配線から前記ランドに向かって幅広がりな構造を有し、前記コンタクト部材と接触する部分の表面には非平坦部が設けられていることを特徴とする配線基板である。
第２の発明は、基材と、前記基材の一方の面に設けられた接続パッドと、前記基材の他の面に設けられ、前記接続パッドと電気的に接続された配線と、前記基材の他の面に設けられ、前記配線と電気的に接続されたランドと、前記ランドと前記配線の一部が露出するように前記基材の他の面に設けられたソルダーレジストと、からなる配線基板と、前記配線基板の一面に搭載され、前記接続パッドと電気的に接続された半導体チップと、少なくとも前記配線基板の一面と半導体チップの一部や全面を覆う封止体とを有する半導体装置において、前記配線基板は、第１の発明記載の半導体装置用の配線基板を持った半導体装置である。
第３の発明は、第１の発明に記載の半導体装置の配線基板の特徴を有するマザーボードである。
第４の発明は、第１の発明記載の半導体装置を実装したマザーボードを備えていること、または第３の発明記載のマザーボードを備えていることを特徴とする電子装置である。
第５の発明は、基材上に金属薄膜を形成した後に、前記金属薄膜を選択的にエッチングすることにより、ランドと、前記ランドに接続される配線と、前記配線と前記ランドの間に設けられ、前記ランドと前記配線を接続すると共に、コンタクト部材と接触する接続部と、を配置する工程を有し、前記工程は、前記接続部の幅を、前記配線の幅よりも大きく、前記ランドの幅よりも小さい形状に形成し、さらに前記配線から前記ランドに向かって幅広がりな形状となるように形成し、かつ前記接続部の前記コンタクト部材と接触する部分の表面に非平坦部を設ける工程を有することを特徴とする半導体装置の配線基板の製造方法である。
第６の発明は、第１の発明に記載の半導体装置の配線基板上に半導体チップを搭載し、少なくとも前記半導体装置の配線基板の一面と半導体チップの一部や全面を封止体で覆い、前記ランド上にコンタクト部材を配置して前記ランドと前記半導体チップを電気的に接続し、半導体装置を製造する工程と、前記半導体装置をマザーボード上に実装する工程と、を有することを特徴とする電子装置の製造方法である。
第７の発明は、第１の発明記載に記載の半導体装置の配線基板の特徴を有するマザーボードの製造工程と、前記マザーボード上に半導体装置や電子部品を実装する工程と、を有することを特徴とする電子装置の製造方法である。
本発明によれば、従来のランド径や配線ピッチ間のままで、配線とランドの接続部（ネック部）とコンタクト部材の接合強度を向上させてクラックの起点に対して補強し、なおかつ配線とランドの接続部（ネック部）の衝撃時における切断への耐性を持たせた、従来よりも信頼性の高い配線基板及び当該配線基板を搭載した半導体装置、もしくは当該半導体装置をマザーボードに実装した電子装置、もしくは当該配線基板の特徴を有したマザーボード、もしくは当該配線基板の特徴を有したマザーボード上に種々の半導体装置や電子部品を搭載した電子装置、を提供することができる。
以下、図面に基づいて本発明に好適な実施例を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る配線基板１及び当該配線基板１を含む半導体装置３の概略構成を説明する。
図１および図２に示すように、半導体装置３は、平面形状が略四角形の板状の配線基板１と、半導体チップ５とを有している。図示された半導体チップ５は配線基板１の一方の面に搭載されている。
半導体チップ５は、シリコンやゲルマニウムなどの半導体チップの材料からなる基板の一面に、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等を備えている。
配線基板１の他の面には、半導体装置３を他の装置と接続するためのハンダボール１１がコンタクト部材として設けられている。
図１および図２を参照して、配線基板１及び半導体装置３の構成をさらに詳細に説明する。
図１および図２に示すように、配線基板１は、基材１３、半導体チップ５を搭載した基材１３の面側に設けられたソルダーレジスト２１ａ、他の面側に設けられたソルダーレジスト２１ｂ、他の面側に設けられたランド９、半導体チップ５が設けられた面側に設けられた接続パッド１５、基材１３の内部および他の面側に設けられた配線２５（図１、図２では図示せず）を有している。
具体的に説明すると、配線基板１の基材１３は例えば縦横０．２５ｍｍ程度の矩形のガラスエポキシ等で構成され、接続パッド１５は、基材１３の一方の面の外周の近傍に複数個設けられている。
半導体チップ５を搭載した面側に設けられたソルダーレジスト２１ａは、接続パッド１５の形成領域以外の領域に設けられている。
半導体チップ５は、絶縁性の材料からなる接着剤２３を介してソルダーレジスト２１ａ上に設けられている。
半導体チップ５の表面には接続パッド１５との接続用の電極パッド１９が複数設けられており、接続パッド１５と電極パッド１９はＡｕ、Ｃｕ、Ａｌ等からなるワイヤ１７によって電気的に接続されている。
なお、電極パッド１９を除く、半導体チップ５の表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
また、少なくとも半導体チップ５、接続パッド１５、電極パッド１９、ワイヤ１７を覆うように封止部７が設けられている。
封止部７はエポキシ樹脂等の絶縁性の熱硬化樹脂からなり、半導体チップ５や、電気的接続部位である接続パッド１５、電極パッド１９、ワイヤ１７を保護している。
一方、基材１３の他の面側に設けられたランド９は、図２に示されるように、所定の間隔で格子状に複数個配置されている。また、各ランド９は、基材１３内および基材１３の表面に設けられた配線２５（図１では図示せず）を介して接続パッド１５と電気的に接続されている。
即ち、各ランド９は、配線２５および接続パッド１５を介して半導体チップ５の電極パッド１９と電気的に接続されている。
また、ソルダーレジスト２１ｂは、後述するように、基材１３の他の面に、ランド９と接触しないように設けられている。さらに、コンタクト部材としてのハンダボール１１はランド９上に設けられている。
つまり、ハンダボール１１は、他の装置のランド等の接続部分と接続されることにより、配線２５を介して他の装置と半導体チップ５とを電気的に接続する。
次に、図３〜図５を参照して、配線基板１のランド９付近の構造について説明する。
ランド９および配線２５は、後述するように、Ｃｕ等からなる導電体の薄膜を所望のパターン形状にエッチングすることで形成したものであり、ランド９は、図３および図４に示すように、第１の実施形態では略円形状に形成されている。
また、基材１３の表面（図１参照）の大部分はソルダーレジスト２１ｂで覆われている。
ここで、図５に示されたランド９付近の断面図を見ると、ソルダーレジスト２１ｂとランド９は接触しておらず、いわゆる、ＮＳＭＤ（Non Solder Mask Defined）構造を形成している。
一方、図３〜図５に示すように、基材１３の表面の、配線２５とランド９の間には、配線２５とランド９を電気的に接続する接続部２６（ネック部）が設けられている。
接続部２６の幅８０は、（最小幅が）配線２５の幅８２以上、（最大幅が）ランド９の幅８４（直径）以下で、なおかつ配線２５からランド９に向かって幅広がりとなるように構成されている。
例えば、配線２５の幅を２０〜４０μｍ、ランド９の直径を５０〜１００μｍとした場合には、接続部２６の幅は、２０〜１００μｍの幅で幅広がりの接続部２６が構成される。
つまり、幅広がりの接続部２６によって、メカニカル衝撃や熱衝撃などによる接続部２６の切断を防ぐ事が可能となる。
なお、接続部２６の大部分は、ソルダーレジスト２１ｂとは接触していておらず、表面が露出している。
接続部２６のうち、ソルダーレジスト２１ｂと接触しない露出部分の表面には、非平坦部としての凹部３１が設けられている。
また、凹部３１の平面形状（断面形状）は、略三角形状となっている。
ランド９上にハンダボール１１が搭載されると、図５（ｂ）に示すように、ハンダボール１１は接続部２６とも接触し、凹部３１にもハンダが入り込む。
つまり、接続部２６には非平坦部としての凹部３１が設けられているため、凹部３１を設けない場合よりも、接続部２６と、ハンダボール１１との接続面積が広くなっている。
そのため、凹部３１を設けない場合と比べて、接続部２６とハンダボール１１の接続が強化され、接続部２６を基点としたハンダボール１１の破断を防止できる。
また、それにより、半導体装置３としての実装信頼性を向上させる事ができる。
また、上記構造は、基板配線とランドの配置の影響を受けないため、既存の配線基板とランドを持った製品においても、基板配線とランドの配置を変更することなく、わずかなデザイン修正で第１の実施形態は適応可能である。
なお、第１の実施形態では非平坦部の立体形状を凹部としているが、非平坦部を設けない場合よりも接続面積が広くなる構造であれば、非平坦部の形状は特に限定されず、例えば貫通孔や凸部でもよい。
一方、図３に示すように接続部２６は、接続方向が、ランド９と配線基板１の中心を結ぶ直線と平行な方向以外の方向となるように配置されている。
例えば、図３のＢ領域のランド９は、接続部２６の接続方向Ａ４が、ランド９の中心１４ａと、配線基板１の中心１４ｂを結ぶ直線１４ｃと平行な方向（Ａ３方向）以外の方向になるように配置されている。
これは、半導体装置３においては、ランド９の中心から配線基板１の中心に向かう方向は応力がかかり易いためであり、当該方向を避けて接続部２６を配置することにより、接続部２６が基点となるバンプ破断が低減できる。
さらに、接続部２６と配線２５のランド９への接続方向は、半導体チップ５の外周の辺のなす方向に対して傾斜した方向となるように設けられているのが望ましい。
例えば、図３のＢ領域においては、接続部２６と配線２５のランド９への接続方向Ａ４が、半導体チップ５の辺１６ａのなす方向（Ａ５方向）に対して傾斜するように配置されている。
この場合、傾斜角（鋭角部分）は４５度であるのが望ましい。
このような構造にすることにより、Ｔ／Ｃ（Temperature Cycle）時の半導体チップ５と配線基板１等との熱膨張率の相違による応力によって起こる、配線切れへの耐性を向上させることができる。
次に、図６〜図１０を参照して、上記した配線基板１を含む半導体装置３の製造工程を説明する。
半導体装置３は、複数の配線基板１を含む配線母基板３５をまず製造し、次に配線母基板３５上に半導体チップ５等を配置することにより製造される。
まず、図６〜図８を参照して配線母基板３５の製造の手順について説明する。
最初に、配線母基板３５の構造について図６を参照して説明する。
図６に示すように、配線母基板３５は、矩形の製品形成領域３７を複数有している。
製品形成領域３７はマトリックス配置されており、製品形成領域３７の間には切り取り線としてのダイシングライン４１が形成されている。
配線基板１は、製品形成領域３７に後述する所定の処理（ランド９、ソルダーレジスト２１ｂの形成）を行うことにより、形成される。
また、製品形成領域３７の周囲には枠部３９が形成されており、配線母基板３５を移動する際は、図示しない搬送機器を枠部３９と接触させて搬送する。
このように、枠部３９を形成することにより、製品形成領域３７に触れることなく、配線母基板３５を移動させることができる。
また、枠部３９には位置決め孔４３が複数設けられており、移動の際の位置決めとして用いられる。
次に、配線母基板３５を形成する手順について図６〜図８を参照して説明する。
まず、ガラスエポキシ等からなる基材１３を用意し、図７（ａ）に示すように、ランド９および配線２５の形成用の銅層４５を貼り付ける。
次に、レジスト膜であるフォトレジスト４７を銅層４５の表面に塗布し、フォトレジスト４７を塗布した後、図７（ｂ）に示すように、フォトレジスト４７をパターニングして、ランド９、配線２５および接続部２６を形成する部分以外のフォトレジスト４７を除去して、銅層４５の除去部分を露出させる。
さらに、銅層４５の露出部分をエッチングして、図７（ｃ）に示すように、ランド９、配線２５および接続部２６を形成する。
次に、銅層４５上に再度、フォトレジスト４７を塗布して所望の形状にパターニングし、図７（ｄ）に示すように、接続部２６上の凹部３１を形成する部分以外にフォトレジスト４７を残す。
次に、図８（ａ）に示すように、銅層４５を選択的にエッチングして接続部２６上に凹部３１を形成し、残ったフォトレジスト４７を除去する。
なおこの際、凹部３１の深さはエッチング時間等によって制御する。
以上の工程により、図８（ａ）に示すように、基材１３上に配線２５、ランド９および接続部２６が形成され、接続部２６上には凹部３１が形成される。
次に、図８（ｂ）に示すように、基材１３、配線２５、ランド９、および接続部２６の全面に、紫外線硬化型のソルダーレジスト２１ｂを塗布する。
ソルダーレジスト２１ｂの塗布が終了すると、ソルダーレジスト２１ｂを残したい部分のみ紫外線を照射して硬化させる。
ここで、ソルダーレジスト２１ｂは、接続部２６およびランド９とは接触しない。
そのため、接続部２６およびランド９の周囲には紫外線を照射しない。
紫外線を照射した後、基材１３およびランド９の全面を洗浄することにより、硬化されていない部分のソルダーレジスト２１ｂが除去され、図８（ｃ）に示すような構造が形成される。
ここで、図８（ｃ）に示すように、ソルダーレジスト２１ｂとランド９は接触しておらず、接続部２６（の少なくとも一部）もソルダーレジスト２１ｂとは接触していない。
そのため、ランド９は、接続部２６と接続された部分を除き、ＮＳＭＤ（Non Solder Mask Defined）構造が形成されている。
また、フォトレジスト４７のバターンにより、選択的にエッチングして、接続部２６は、 配線２５の幅以上、ランド９の幅以下の幅を有し、さらに配線２５からランド９に向かって幅広がりになる構造が形成されている。
また、同じくフォトレジスト４７のバターンにより選択的にエッチングして、接続部２６をランド９の中心と基材１３の中心を結ぶ直線方向以外の方向でランド９と配線２５を接続するように、もしくは半導体チップ５を設けた際に、半導体チップ５の外周の辺のなす方向に対して傾斜した方向でランド９と配線２５を接続するような構造が形成されている。
次に、必要に応じて、基材１３の反対側の面に、図１に示すようなソルダーレジスト２１ａ、接続パッド１５を形成し、基材１３内に、接続パッド１５とランド９を接続する配線２５を設けて配線母基板３５が完成する。
なお、ランド９や接続パッド１５の表面には必要に応じてメッキ処理を行い、酸化防止やバリア等の効果を持たせる。
次に、図９および図１０を参照して配線母基板３５上に半導体チップ５を配置して半導体装置３を製造する手順について説明する。
まず、図９（ａ）に示すように、配線母基板３５を、接続パッド１５が上になるように図示しないチップマウンター装置に載置する。
配線母基板３５の載置が完了すると、図９（ｂ）に示すように、図示しないチップマウンター装置を用いて配線母基板３５上に接着材２３を介して半導体チップ５を載置したのち、熱を加えて接着材２３を硬化してチップマウントを完了する。
半導体チップ５の載置が完了すると、図示しないワイヤーボンダー装置に載置する。
ワイヤーボンダー装置により、ワイヤ１７の一端を電極パッド１９（図１参照）に超音波熱圧着により接続し、その後、所定のループ形状を描きながら他端を接続パッド１５上に超音波熱圧着により接続する。
次に、半導体チップ５を載置した配線母基板３５を図示しないモールド装置に載置する。
配線母基板３５の載置が完了すると、図示しないモールド装置の上型と下型により配線母基板３５を型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアする。
すると、封止樹脂が熱硬化し、図９（ｃ）に示すように複数の製品形成領域３７（図６参照）を一括的に覆う封止部７が形成される。一括モールドを用いたことにより、効率よく封止部７を形成することができる。
次に、前記配線母基板３５を、ランド９が上になるようにして、図示しないボールマウント装置上に載置する。
配線母基板３５の載置が完了すると、図１０（ａ）に示すように、例えば、ボールマウント装置のマウントツール５３にハンダボール１１を真空吸着し、フラックスを介してハンダボール１１をランド９上に搭載する。
その後、配線母基板３５をリフローすることで、ハンダボール１１がランド９、接続部２６と接続される。
即ち、配線２５がランド９、接続部２６を介してハンダボール１１と接続される。
このように、配線母基板３５のランド９上にハンダボール１１を搭載することで、外部端子（コンタクト部材）が形成される。
次に、配線母基板３５を、図示しない基板ダイシング装置に載置する。
具体的には、図１０（ｂ）に示すように、封止部７をダイシングテープ５５に貼着固定する。
次に、貼着固定された配線母基板３５のダイシングライン４１（図６参照）を図示しないダイシングブレードにより、回転研削することで、配線母基板３５を個々の製品形成領域３７（図６参照）毎に切断・分離する。
最後に、分離された個々の製品形成領域３７をダイシングテープ５５からピックアップすることで、図１に示すような半導体装置３が得られる。
このように、第１の実施形態によれば、半導体装置３の配線基板１が、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６、およびランド９を有し、接続部２６には、非平坦部としての凹部３１が設けられている。
そのため、接続部２６と、ハンダボール１１との接続面積が従来よりも広くなり、接続部２６とハンダボール１１の接合強度を従来よりも向上させることができる。
即ち、接続部２６を基点としたハンダボール１１の破断を防止できる。
また、接続部２６の幅８０は、（最小幅が）配線２５の幅８２以上、（最大幅が）ランド９の幅８４（直径）以下で、なおかつ配線２５からランド９に向かって幅広がりとなるように構成されており、例えば、配線２５の幅を２０〜４０μｍ、ランド９の直径を５０〜１００μｍとした場合には、接続部２６の幅は、２０〜１００μｍの幅で幅広がりの接続部２６が構成される。
つまり、幅広がりの接続部２６によって、メカニカル衝撃や熱衝撃などによる接続部２６の切断を防ぐ事が可能となる。
以上の点から、半導体装置３としての実装信頼性を向上させる事ができる。
また、上記構造は、基板配線とランドの配置に影響を受けないため、既存の配線基板とランドを持った製品においても、基板配線とランドの配置を変更することなく、わずかなデザイン修正で適応可能となる。
さらに、第１の実施形態によれば、接続部２６は、接続方向が、ランド９と配線基板１の中心を結ぶ直線と平行な方向以外の方向となるように配置されている。
そのため、接続部２６が基点となるバンプ破断が低減できる。
また、第１の実施形態によれば、接続部２６と配線２５のランド９への接続方向は、半導体チップ５の辺のなす方向に対して傾斜する方向となっている。
そのため、Ｔ／Ｃ（Temperature Cycle）時の半導体チップ５と配線基板１等との熱膨張率の相違による応力によって起こる、配線切れへの耐性を向上させることができる。
次に、第２の実施形態に係る電子装置１０１について、図１１を参照して説明する。
第２の実施形態に係る電子装置１０１は、第１の実施形態に係る半導体装置３をマザーボード６５上に実装したものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１１に示すように、電子装置１０１はマザーボード６５と半導体装置３を有している。
マザーボード６５はガラスエポキシ等で構成される基材７１を有し、基材７１の一方の面には複数のランド６９が所定の間隔で格子状に配置されている。
また、基材７１の一方の面には配線７０（図示せず）が設けられており、配線７０とランド６９を接続する接続部７２（図示せず）が設けられている。
また、基材７１の一方の面には、ランド６９と接続部７２を除き、ソルダーレジスト６７ａが設けられ、他の面にはソルダーレジスト６７ｂが設けられている。
ソルダーレジスト６７ａ、配線７０、ランド６９および接続部７２の構造は、半導体装置３の配線基板１のソルダーレジスト２１ｂ、配線２５およびランド９の構造と同様である。
即ち、ソルダーレジスト６７ａとランド６９は接触しておらず、接続部７２と接続された部分を除き、いわゆる、ＮＳＭＤ（Non Solder Mask Defined）構造を形成している。
一方、接続部７２には非平坦部としての凹部７４（図示せず）が設けられている。
図１１のように、マザーボード６５上に半導体装置３を実装し、ランド６９上にハンダボール１１を設けると、ハンダボール１１が、接続部７２およびランド６９を覆うことにより、配線７０とランド６９とは、ハンダボール１１を介して電気的に接続される。
ここで、接続部７２が凹部７４を有することにより、凹部７４を設けない場合よりも、接続部７２と、ハンダボール１１との接続面積が広くなっている。
このような構造とすることにより、マザーボード６５においても、接続部７２とハンダボール１１の接続が強化されるため、接続部７２を起点としたハンダボール１１の破損を防止でき、理想的な接続強度が見込める。
また、接続部７２については、配線７０の幅以上、ランド６９の幅以下の幅を有し、さらに配線７０からランド６９に向かって幅広がりになる構造が形成されている。
また、接続部７２をランド６９の中心とマザーボード６５の中心を結ぶ直線方向以外の方向でランド６９と配線７０を接続するように、もしくは半導体装置３の外周の辺のなす方向に対して傾斜した方向でランド６９と配線７０を接続するような構造が形成されている。
このように、第２の実施形態によれば、電子装置１０１はマザーボード６５と半導体装置３を有いるが、第１の実施形態の特徴をマザーボード６５も有しており、第１の実施形態と同等以上の効果を奏する。
次に、第３の実施形態に係る配線基板１ａについて、図１２を参照して説明する。
第３の実施形態に係る配線基板１ａは、第１の実施形態において、接続部２６ａの凹部３１ａの形状を多角形（５角形）とし、かつ、多角形を構成する角度β１、β２、β３、β４、β５が９０°以上となるような形状としたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１２に示すように、接続部２６ａの凹部３１ａの平面形状（断面形状）は５角形となっている。
また、凹部３１ａの平面形状を構成する角度β１、β２、β３、β４、β５はいずれも９０°以上となっている。
このような構造とすることにより、ハンダボール１１をランドに設ける際に、ハンダが凹部３１ａ内に入り込み易くなる。
そのため、接続部２６ａとハンダボール１１の接続がさらに強化される。
なお、凹部３１ａの平面形状は５角形に限定されず、６角形以上の多角形でもよい。
このように、第３の実施形態によれば、半導体装置３ａの配線基板１ａが、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６ａ、およびランド９を有し、接続部２６ａには、非平坦部としての凹部３１ａが設けられている。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態によれば、接続部２６ａの凹部３１ａの平面形状（断面形状）が多角形（５角形）であり、かつ、多角形を構成する角度β１、β２、β３、β４、β５が９０°以上となっている。
そのため、第１の実施形態と比べて、ハンダボール１１をランドに設ける際に、ハンダが凹部３１ａ内に入り込み易くなり、接続部２６ａとハンダボール１１の接続がさらに強化される。
次に、第４の実施形態に係る配線基板１ｂについて、図１３を参照して説明する。
第４の実施形態に係る配線基板１ｂは、第１の実施形態において、凹部３１ｂを、接続部２６ｂからランド９へ向けて延在して設けたものである。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１３に示すように、凹部３１ｂは、接続部２６ｂからランド９へ向けて延在して設けられている。
即ち凹部３１ｂは、接続部２６ｂだけでなく、ランド９にもまたがって設けられている。
このような構造とすることにより、接続部２６ｂ内にのみ凹部を設ける場合と比べて、ハンダボール１１とランド９の接続面積も広くすることができる。
このように、第４の実施形態によれば、半導体装置３ｂの配線基板１ｂが、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６ｂ、およびランド９を有し、接続部２６ｂには、非平坦部としての凹部３１ｂが設けられている。
従って、第１の実施形態と同様の効果を奏する。
また、第４の実施形態によれば、接続部２６ｂは、凹部３１ｂは、接続部２６ｂからランド９へ向けて延在して設けられている。
そのため、第１の実施形態と比べて、ハンダボール１１とランド９の接続面積も広くすることができ、その結果、接続強度を高める事ができる。
次に、第５の実施形態に係る配線基板１ｃについて、図１４を参照して説明する。
第５の実施形態に係る配線基板１ｃは、第２の実施形態において、接続部２６ｃ上に、凹部を複数設けたものである。
なお、第５の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１４に示すように、接続部２６ｃ上には、複数の凹部４０ａ、４０ｂが設けられている。
このように、凹部を接続部２６ｃ上の複数箇所に設けることで、単数設ける場合と比べて、さらにハンダボール１１との接続面積を広くし、接着強度を向上できる。
なお、接続部２６ｃの太さ、接続部２６ｃ上の凹部の形状は種々と変更可能である。
このように、第５の実施形態によれば、半導体装置３ｃの配線基板１ｃが、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６ｃ、およびランド９を有し、接続部２６ｃには、非平坦部としての凹部４０ａ、４０ｂが設けられている。
従って、第１の実施形態と同様の効果を奏する。
また、第５の実施形態によれば、接続部２６ｃ上に凹部が複数設けられている。
つまり、第１の実施形態と比べて、さらにハンダボール１１との接続面積を広くすることができる。
次に、第６の実施形態に係る配線基板１ｄについて、図１５を参照して説明する。
第６の実施形態に係る配線基板１ｄは、第２の実施形態において、接続部２６ｄの形状を四角形としたものである。
なお、第６の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１５に示すように、配線基板１ｄは接続部２６ｄの凹部３１ｄの平面形状（断面形状）が略四角形となっている。
このように、凹部３１ｄの平面形状を四角形としてもよく、即ち、凹部の形状は種々と変更可能である。
このように、第６の実施形態によれば、半導体装置３ｄの配線基板１ｄが、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６ｄ、およびランド９を有し、接続部２６ｄには、非平坦部としての凹部３１ｄが設けられている。
従って、凹部３１ｄのサイズや形状の調節により、ハンダボール１１との接続面積を最適化する事により、第１の実施形態と同等以上の効果を奏する。
従って、第１の実施形態と同様の効果を奏する。
次に、第７の実施形態に係る配線基板１ｅについて、図１６を参照して説明する。
第７の実施形態に係る配線基板１ｅは、第１の実施形態において、ランド９ｅの平面形状を四角形としたものである。
なお、第７の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１６に示すように、配線基板１ｅのランド９ｅは、平面形状が四角形となっている。
このように、ランドの平面形状は円形状に限定する事無く、どの様な形状のランドであっても、接続部の幅を配線幅以上、ランド幅以下とし、接続部に平坦部を持つものは権利の範囲内である。
このように、第７の実施形態によれば、半導体装置３ｅの配線基板１ｅが、基材１３、ソルダーレジスト２１ｂ、配線２５、接続部２６ｅ、およびランド９を有し、接続部２６ｅには、非平坦部としての凹部３１ｅが設けられている。
従って、第１の実施形態と同様の効果を奏する。
上記した実施形態では、本発明を半導体装置３または半導体装置３が実装されるマザーボード６５に適用した場合について説明したが、本発明は、何等、これに限定されることなく、コンタクト部材を用いて電気的に接続する必要があるすべての構造に適用することができる。
半導体装置３を示す断面図である。 図１のＡ１方向矢視図である。 図２において、ハンダボール１１の記載を省略した図である。 図３のＢ領域の拡大図であって、配線２５のうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 図５（ａ）は図４のＣ−Ｃ断面図であって、図５（ｂ）は、図５（ａ）において、ハンダボール１１を搭載した状態を示す断面図である。 配線母基板３５を示す平面図である。 配線母基板３５の製造の手順を示す図である。 配線母基板３５の製造の手順を示す図である。 配線母基板３５を用いた半導体装置３の製造の手順を示す図である。 配線母基板３５を用いた半導体装置３の製造の手順を示す図である。 電子装置１０１を示す断面図である。 配線基板１ａを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ａのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｂを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｂのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｃを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ａのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｄを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｃのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。 配線基板１ｅを示す平面図であって、ハンダボール１１は記載を省略し、配線２５ｅおよび接続部２６ｅのうち、ソルダーレジスト２１ｂに覆われた部分は点線で表示している。
符号の説明
１…………配線基板
３…………半導体装置
５…………半導体チップ
７…………封止部
９…………ランド
１１………ハンダボール
１３………基材
１５………接続パッド
１７………ワイヤ
１９………電極パッド
２１ａ……ソルダーレジスト
２１ｂ……ソルダーレジスト
２３………接着剤
２５………配線
２６………接続部
３１………凹部
３５………配線母基板
３７………製品形成領域
３９………枠部
４１………ダイシングライン
４３………位置決め孔
４５………銅層
４７………フォトレジスト
５３………マウントツール
６５………マザーボード
６７ａ……ソルダーレジスト
６９………ランド
７１………基材
１０１……電子装置

Claims (20)

  1. 基材と、
    前記基材上に設けられ、コンタクト部材を搭載するランドと、
    前記基材上に設けられ、前記ランドに接続される配線と、
    前記基材上の、前記配線と前記ランドの間に設けられ、前記ランドと前記配線を接続すると共に、前記コンタクト部材と接触する接続部と、
    前記基材の表面を覆うように設けられ、かつ前記ランドと前記接続部とは接触しないように設けられたソルダーレジストと、
    を有し、
    前記接続部は、
    前記配線の幅以上、前記ランドの幅以下の幅を有し、さらに前記配線から前記ランドに向かって幅広がりな構造を有し、
    前記コンタクト部材と接触する部分の表面には非平坦部が設けられていることを特徴とする半導体装置の配線基板。
  2. 前記接続部は、前記ランドの中心と前記基材の中心を結ぶ直線方向以外の方向で前記ランドと前記配線を接続するように設けられていること、もしくは半導体チップを設けた際に、前記半導体チップの外周の辺のなす方向に対して傾斜した方向で前記ランドと前記配線を接続するように設けられていること、を特徴とする請求項１記載の半導体装置の配線基板。
  3. 前記非平坦部は、前記接続部から前記ランドへ向けて延在して設けられていることを特徴とする請求項１記載の半導体装置の配線基板。
  4. 前記非平坦部は、平面形状が多角形であり、
    前記多角形を構成する角部の角度が９０°以上であることを特徴とする請求項１記載の半導体装置の配線基板。
  5. 前記非平坦部は、貫通孔、凹部、凸部のいずれかであることを特徴とする請求項１記載の半導体装置の配線基板。
  6. 前記非平坦部は、複数設けられていることを特徴とする請求項５記載の半導体装置の配線基板。
  7. 基材と、前記基材の一方の面に設けられた接続パッドと、前記基材の他の面に設けられ、前記接続パッドと電気的に接続された配線と、前記基材の他の面に設けられ、前記配線と電気的に接続されたランドと、前記ランドと前記配線の一部が露出するように前記基材の他の面に設けられたソルダーレジストと、からなる配線基板と、
    前記配線基板の一面に搭載され、前記接続パッドと電気的に接続された半導体チップと、少なくとも前記配線基板の一面と半導体チップの一部や全面を覆う封止体とを有する半導体装置において、
    前記配線基板は、請求項１〜請求項６のいずれかに記載の半導体装置の配線基板であることを特徴とする半導体装置。
  8. 前記半導体チップは、平面形状が矩形であり、
    前記接続部および前記配線は、前記ランドへの接続方向が、前記基材の外周の辺のなす方向に対して傾斜した方向となるように設けられていることを特徴とする請求項７記載の半導体装置。
  9. 請求項１〜請求項６のいずれかに記載の半導体装置の配線基板の特徴を有するマザーボード。
  10. 請求項７または８記載の半導体装置を実装したマザーボードを備えていること、または請求項９記載のマザーボードを備えていることを特徴とする電子装置。
  11. 基材上に金属薄膜を形成した後に、前記金属薄膜を選択的にエッチングすることにより、
    ランドと、
    前記ランドに接続される配線と、
    前記配線と前記ランドの間に設けられ、前記ランドと前記配線を接続すると共に、コンタクト部材と接触する接続部と、
    を配置する工程を有し、
    前記工程は、前記接続部の幅を、前記配線の幅よりも大きく、前記ランドの幅よりも小さい形状に形成し、さらに前記配線から前記ランドに向かって幅広がりな形状となるように形成し、かつ前記接続部の前記コンタクト部材と接触する部分の表面に非平坦部を設ける工程を有することを特徴とする半導体装置の配線基板の製造方法。
  12. 前記接続部は、前記ランドの中心と前記基材の中心を結ぶ直線方向以外の方向で前記ランドと前記配線を接続するように設けられていることを特徴とする請求項１１記載の半導体装置の配線基板の製造方法。
  13. 前記工程は、
    前記非平坦部を、前記接続部から前記ランドへ向けて延在して設ける工程を有することを特徴とする請求項１１記載の半導体装置の配線基板の製造方法。
  14. 前記工程は、
    前記非平坦部を、平面形状が多角形であり、前記多角形を構成する角部の角度が９０°以上となるような形状に形成する工程を有することを特徴とする請求項１１記載の半導体装置の配線基板の製造方法。
  15. 前記工程は、
    前記非平坦部を、貫通孔、凹部、凸部のいずれかの形状として形成する工程を有することを特徴とする請求項１１記載の半導体装置の配線基板の製造方法。
  16. 前記工程は、
    前記非平坦部を、複数設ける工程を有することを特徴とする請求項１１記載の半導体装置の配線基板の製造方法。
  17. 基材の表面を部分的に覆うようにソルダーレジストを設ける工程をさらに有し、
    前記工程は、前記基材上に、前記ランドと接触しないように、前記ソルダーレジストを設ける工程であることを特徴とする請求項１１〜請求項１６のいずれかに記載の半導体装置の配線基板の製造方法。
  18. 前記ランドおよび前記接続部の一部にコンタクト部材を設ける工程をさらに有することを特徴とする請求項１７記載の半導体装置の配線基板の製造方法。
  19. 請求項１〜請求項６のいずれかに記載の半導体装置の配線基板上に半導体チップを搭載し、少なくとも前記半導体装置の配線基板の一面と半導体チップの一部や全面を封止体で覆い、前記ランド上にコンタクト部材を配置して前記ランドと前記半導体チップを電気的に接続し、半導体装置を製造する工程と、
    前記半導体装置をマザーボード上に実装する工程と、
    を有することを特徴とする電子装置の製造方法。
  20. 請求項１〜請求項６のいずれかに記載の半導体装置の配線基板の特徴を有するマザーボードの製造工程と、
    前記マザーボード上に半導体装置や電子部品を実装する工程と、
    を有することを特徴とする電子装置の製造方法。
JP2008021376A 2008-01-31 2008-01-31 半導体装置の配線基板、半導体装置、電子装置及びマザーボード Expired - Fee Related JP5393986B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008021376A JP5393986B2 (ja) 2008-01-31 2008-01-31 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US12/362,670 US8507805B2 (en) 2008-01-31 2009-01-30 Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021376A JP5393986B2 (ja) 2008-01-31 2008-01-31 半導体装置の配線基板、半導体装置、電子装置及びマザーボード

Publications (2)

Publication Number Publication Date
JP2009182236A true JP2009182236A (ja) 2009-08-13
JP5393986B2 JP5393986B2 (ja) 2014-01-22

Family

ID=40931485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021376A Expired - Fee Related JP5393986B2 (ja) 2008-01-31 2008-01-31 半導体装置の配線基板、半導体装置、電子装置及びマザーボード

Country Status (2)

Country Link
US (1) US8507805B2 (ja)
JP (1) JP5393986B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183059A (ja) * 2013-03-18 2014-09-29 Hitachi Automotive Systems Ltd 制御装置
JP2017022149A (ja) * 2015-07-07 2017-01-26 日立オートモティブシステムズ株式会社 配線基板
KR20200028209A (ko) * 2018-09-06 2020-03-16 주식회사 지로이아이 Psr 적용 쓰루홀 타입 단면 인쇄회로기판 및 그 제조방법
KR20200031816A (ko) * 2018-09-17 2020-03-25 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
US20140231993A1 (en) * 2013-02-21 2014-08-21 Marvell World Trade Ltd. Package-on-package structures
KR102414185B1 (ko) * 2015-06-16 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330146A (ja) * 1998-05-11 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法ならびにその製造方法で使用するテープキャリヤ
JP2000269271A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001251042A (ja) * 2000-03-06 2001-09-14 Denso Corp プリント基板のランド形成方法
JP2002134649A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体装置
JP2003017624A (ja) * 2001-07-02 2003-01-17 Hitachi Ltd 半導体装置
JP2004022713A (ja) * 2002-06-14 2004-01-22 Dainippon Printing Co Ltd 多層配線基板
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2004134606A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2004319928A (ja) * 2003-04-21 2004-11-11 Dainippon Printing Co Ltd 高速信号伝送用の回路基板
JP2005268575A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354680A (ja) * 1998-06-11 1999-12-24 Sony Corp プリント配線基板とこれを用いた半導体パッケージ
JP3512772B2 (ja) 2001-12-26 2004-03-31 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
JP2003243813A (ja) 2002-02-14 2003-08-29 Alps Electric Co Ltd 端子構造
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330146A (ja) * 1998-05-11 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法ならびにその製造方法で使用するテープキャリヤ
JP2000269271A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001251042A (ja) * 2000-03-06 2001-09-14 Denso Corp プリント基板のランド形成方法
JP2002134649A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体装置
JP2003017624A (ja) * 2001-07-02 2003-01-17 Hitachi Ltd 半導体装置
JP2004022713A (ja) * 2002-06-14 2004-01-22 Dainippon Printing Co Ltd 多層配線基板
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2004134606A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2004319928A (ja) * 2003-04-21 2004-11-11 Dainippon Printing Co Ltd 高速信号伝送用の回路基板
JP2005268575A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183059A (ja) * 2013-03-18 2014-09-29 Hitachi Automotive Systems Ltd 制御装置
JP2017022149A (ja) * 2015-07-07 2017-01-26 日立オートモティブシステムズ株式会社 配線基板
KR20200028209A (ko) * 2018-09-06 2020-03-16 주식회사 지로이아이 Psr 적용 쓰루홀 타입 단면 인쇄회로기판 및 그 제조방법
KR102151989B1 (ko) 2018-09-06 2020-09-04 주식회사 지로이아이 Psr 적용 쓰루홀 타입 단면 인쇄회로기판
KR20200031816A (ko) * 2018-09-17 2020-03-25 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판 및 그 제조방법
KR102187538B1 (ko) 2018-09-17 2020-12-07 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판

Also Published As

Publication number Publication date
JP5393986B2 (ja) 2014-01-22
US8507805B2 (en) 2013-08-13
US20090196003A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP5393986B2 (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP4772844B2 (ja) ウエハレベルパッケージ及びその製造方法
US20180350734A1 (en) Semiconductor package and manufacturing method thereof
JP2009212315A (ja) 半導体装置及びその製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2008311538A (ja) 回路基板及び半導体装置
JP2006173493A (ja) 半導体装置及びその製造方法
JP2009111279A (ja) 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP5501562B2 (ja) 半導体装置
JP2007005452A (ja) 半導体装置
US9408313B2 (en) Packaging substrate and method of fabricating the same
JP2009026861A (ja) 半導体装置及びその製造方法
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP2009130048A (ja) 半導体装置及び電子装置
CN111199924B (zh) 半导体封装结构及其制作方法
JP2007294568A (ja) 半導体装置
JP2009283835A (ja) 半導体装置及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
US9735132B1 (en) Semiconductor package
JP2006093290A (ja) 半導体装置およびその製造方法ならびに電子機器
US11139228B2 (en) Semiconductor device
JP4917979B2 (ja) 半導体装置及びその製造方法
JP4523425B2 (ja) 半導体素子搭載用基板
KR101261485B1 (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees