JP2017022149A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2017022149A JP2017022149A JP2015135824A JP2015135824A JP2017022149A JP 2017022149 A JP2017022149 A JP 2017022149A JP 2015135824 A JP2015135824 A JP 2015135824A JP 2015135824 A JP2015135824 A JP 2015135824A JP 2017022149 A JP2017022149 A JP 2017022149A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- boundary
- land
- resist film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000035882 stress Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
図1Aは電子部品(BGA)を実装する配線基板の平面図である。図1Bは図1Aの断面AにBGA10、はんだバンプ11(加熱後)を追記した断面図である。
図2は、最外周の4隅のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く、かつレジスト膜の開口部2の形状を楕円形とした実施形態を示す基板平面図である。
図3は、最外周の4隅のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く、かつ隣接するランド側を一部直線とした実施形態を示す基板平面図である。
図4は、最外周の4隅のランド3と4隅に隣接する最外周のランド3のレジスト膜の開口部2の形状を、第1の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く設計した実施形態を示す基板平面図である。
図5は、最外周の4隅のランド3と4隅に隣接する最外周のランド3のレジスト膜の開口部2の形状を、第3の実施形態と同様に最外周内側より外側のレジスト膜の開口部を広く設計した実施形態を示す基板平面図である。
図6は、第5の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドからのパターン5の引き出し方向を、前記ランドと前記ランドの対角に配置された隅のランドを結ぶ直線に対し、直角方向とした場合の実施形態を示す基板平面図である。
図7は、第6の実施形態における、最外周外側のレジスト膜の開口が広いランドから引き出したパターンの引き出し位置を、ランド中央から最外周外側寄りとした場合の実施形態を示す基板平面図である。
図8は、第7の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドからパターン5を2本引き出した場合の実施形態を示す基板平面図である。
図9は、第8の実施形態における、最外周外側のレジスト膜の開口が広いランドについて、上記ランドから引き出した2本のパターンのうち、1つのパターン5を配線せず、ランドから引き出された後に途切れている場合の実施形態を示す基板平面図である。
図10は、第5の実施形態における、4隅のランドからのパターンの引き出しが無い場合の実施形態を示す基板平面図である。
図11は、第1〜第10の実施形態のレジスト開口形状をBGA10の配線基板(インターポーザ)に適用した場合の実施形態を示すはんだバンプ11の断面図である。第1の実施形態と同様、最外周内側のランド(BGA側)24−レジスト膜23間距離nより、最外周外側のランド(BGA側)24−レジスト膜23間距離mの方が長い。
図12は、第1〜第11の実施形態のレジスト開口形状をBGA10の配線基板(インターポーザ)、並びに配線基板1に適用した場合の実施形態を示すはんだバンプ11の断面図である。第7の実施形態と同様、最外周内側のランド(BGA側)24−レジスト膜23間距離nより、最外周外側のランド(BGA側)24−レジスト膜23間距離mの方が長く、かつ配線基板側も同様にyよりxの方が長い。
(1)複数の接続端子を底面に配置する電子部品を実装するランドと、前記ランドを配置する領域を開口したレジスト膜を含む配線基板であって、
前記電子部品の、最外周の接続端子の少なくとも1つのレジスト膜の開口形状が、最外周内側より外側の方が広いことを特徴とする配線基板。
(2)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、円であることを特徴とする配線基板。
(3)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、楕円形であることを特徴とする配線基板
(4)(1)に記載の配線基板において、最外周外側の開口が広いレジスト膜の開口形状が、隣接するランド側が一部直線であることを特徴とする配線基板
(5)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、4隅の開口部のみであることを特徴とする配線基板。
(6)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、4隅と4隅に隣接する最外周の開口部であることを特徴とする配線基板。
(7)(1)〜(4)のいずれかの配線基板において、最外周外側の開口が広いレジスト膜の開口部が、最外周すべての開口部であることを特徴とする配線基板。
(8)(1)〜(7)のいずれかの配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出し方向が、前記ランドを通る対角外側方向以外に引き出されていることを特徴とする配線基板。
(9)(8)の配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出し位置が、ランド中央から最外周外側寄りであることを特徴とする配線基板。
(10)(9)の配線基板において、最外周外側にレジストを開口したランドからのパターンの引き出しが2本であることを特徴とする配線基板。
(11)(10)の配線基板において、パターン2本のうち少なくとも1本は配線されておらず、ランドから引き出された後に途切れていることを特徴とする配線基板。
(12)(1)〜(7)のいずれかの配線基板において、最外周外側のレジスト膜の開口が広いランドからのパターンの引き出しが無いことを特徴とする配線基板。
(13)複数の接続端子を底面に配置する電子部品を実装した配線基板であって、
上記電子部品の下面に配置された基板が請求項(1)〜(12)のいずれかの構造を適用していることを特徴とする配線基板。
(14)複数の接続端子を底面に配置する電子部品を実装した配線基板であって、
上記配線基板と、上記電子部品の下面に配置された基板が(1)〜(12)のいずれかの構造を適用していることを特徴とする配線基板。
2…レジスト膜の開口部
3…ランド
4…BGA端部
5…パターン
6…配線しないパターン
10…BGA
10a…インターポーザ(第1の基板)
10b…チップ(ダイ)
10c…樹脂
11…はんだバンプ
13…レジスト膜
23…レジスト膜(BGA側)
24…ランド(BGA側)
Claims (11)
- はんだを介して第1の基板と接続される複数のランドを有する第2の基板と、
前記第2の基板上に形成され、それぞれの前記ランドに対応する開口を有するレジスト膜と、を備え、
前記第1の基板を前記レジスト膜に投影して得られる境界の角に隣接するそれぞれの前記開口は、
前記境界によって囲まれる領域の中心側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第1の隙間より、
前記中心と反対側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第2の隙間の方が広い
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界の角に隣接するそれぞれの前記開口は、
前記境界によって囲まれる領域の中心と前記境界の角を通る直線上に長軸を有する楕円状である
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界の角に隣接するそれぞれの前記開口は、
前記開口に囲まれる前記ランドと、これに隣接し且つ前記境界に隣接する前記ランドとを通る直線に垂直な線分を含む
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界に隣接し且つ前記境界の角に隣接しないそれぞれの前記開口は、
前記境界と反対側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第3の隙間より、
前記境界側に形成され、前記開口に囲まれる前記ランドと前記レジスト膜との第4の隙間の方が広い
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界に隣接し且つ前記境界の角に隣接しないそれぞれの前記開口は、
前記開口に囲まれる前記ランドと、これに隣接し且つ前記境界に隣接する前記ランドとを通る直線に垂直な線分を含む
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界の角に隣接する少なくとも1つの前記ランドから引き出され、
前記境界によって囲まれる領域の中心と前記境界の角を通る直線に垂直な第1の配線をさらに備える
ことを特徴とする配線基板。 - 請求項6に記載の配線基板であって、
前記第1の配線は、
前記境界によって囲まれる領域の中心から最も離れた前記ランドの縁に接するように接続される
ことを特徴とする配線基板。 - 請求項6に記載の配線基板であって、
前記境界の角に隣接する少なくとも1つの前記ランドから引き出され、
前記境界によって囲まれる領域の中心と前記境界の角を通る直線に垂直な第2の配線をさらに備える
ことを特徴とする配線基板。 - 請求項8に記載の配線基板であって、
前記第1の配線は、
前記ランドから引き出された後、途切れている
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記境界の角に隣接するそれぞれの前記ランドから配線が引き出されていない
ことを特徴とする配線基板。 - 請求項1に記載の配線基板であって、
前記第1の基板は、
電子部品のインターポーザである
ことを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015135824A JP6487286B2 (ja) | 2015-07-07 | 2015-07-07 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015135824A JP6487286B2 (ja) | 2015-07-07 | 2015-07-07 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017022149A true JP2017022149A (ja) | 2017-01-26 |
JP6487286B2 JP6487286B2 (ja) | 2019-03-20 |
Family
ID=57888358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015135824A Active JP6487286B2 (ja) | 2015-07-07 | 2015-07-07 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6487286B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232736A (ja) * | 1996-02-27 | 1997-09-05 | Ibiden Co Ltd | プリント配線板 |
JPH11260962A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | ボールグリッドアレイ型半導体装置 |
JP2000031631A (ja) * | 1998-07-13 | 2000-01-28 | Nec Corp | プリント配線板 |
JP2000261110A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線基板およびこれを用いた半導体実装装置 |
JP2007005452A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
JP2009147053A (ja) * | 2007-12-13 | 2009-07-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2009182236A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード |
JP2011238662A (ja) * | 2010-05-06 | 2011-11-24 | Denso Corp | 電子装置、配線基板、電子装置の製造方法 |
JP2013004919A (ja) * | 2011-06-21 | 2013-01-07 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
-
2015
- 2015-07-07 JP JP2015135824A patent/JP6487286B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232736A (ja) * | 1996-02-27 | 1997-09-05 | Ibiden Co Ltd | プリント配線板 |
JPH11260962A (ja) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | ボールグリッドアレイ型半導体装置 |
JP2000031631A (ja) * | 1998-07-13 | 2000-01-28 | Nec Corp | プリント配線板 |
JP2000261110A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線基板およびこれを用いた半導体実装装置 |
JP2007005452A (ja) * | 2005-06-22 | 2007-01-11 | Renesas Technology Corp | 半導体装置 |
JP2009147053A (ja) * | 2007-12-13 | 2009-07-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2009182236A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体装置の配線基板、半導体装置、電子装置及びマザーボード |
JP2011238662A (ja) * | 2010-05-06 | 2011-11-24 | Denso Corp | 電子装置、配線基板、電子装置の製造方法 |
JP2013004919A (ja) * | 2011-06-21 | 2013-01-07 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6487286B2 (ja) | 2019-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
US20200163213A1 (en) | Printed wiring board, printed circuit board, and electronic device | |
JP6199601B2 (ja) | 半導体装置 | |
CN105321889A (zh) | 布线基板 | |
US11096285B2 (en) | Electronic circuit substrate | |
TWI566352B (zh) | 封裝基板及封裝件 | |
JP2007005452A (ja) | 半導体装置 | |
JP6487286B2 (ja) | 配線基板 | |
US10085353B2 (en) | Solder bridging prevention structures for circuit boards and semiconductor packages | |
JP6724808B2 (ja) | 電子装置 | |
US10201086B2 (en) | Electronic device | |
JP4083142B2 (ja) | 半導体装置 | |
JP6666320B2 (ja) | 樹脂成型基板及びコンデンサの実装構造 | |
JP2010118592A (ja) | 半導体装置 | |
TW201946244A (zh) | 具有電磁干擾屏蔽層的半導體封裝 | |
JP2013026291A (ja) | 半導体装置 | |
JP2014239196A (ja) | 表面実装型半導体パッケージ、および、その実装構造 | |
TW201919446A (zh) | 線路基板 | |
JP7425587B2 (ja) | 電子制御装置 | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP6370652B2 (ja) | 半導体装置 | |
JP2007189084A (ja) | 半導体装置 | |
JP2018067575A (ja) | 半導体装置および配線基板の設計方法 | |
JP2023161397A (ja) | 回路基板 | |
JP2021158240A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6487286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |