JP4083142B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4083142B2
JP4083142B2 JP2004164858A JP2004164858A JP4083142B2 JP 4083142 B2 JP4083142 B2 JP 4083142B2 JP 2004164858 A JP2004164858 A JP 2004164858A JP 2004164858 A JP2004164858 A JP 2004164858A JP 4083142 B2 JP4083142 B2 JP 4083142B2
Authority
JP
Japan
Prior art keywords
substrate
impedance matching
electrode
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004164858A
Other languages
English (en)
Other versions
JP2005347489A (ja
Inventor
和人 辻
義浩 久保田
憲治 浅田
澄和 細山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004164858A priority Critical patent/JP4083142B2/ja
Priority to EP20040256218 priority patent/EP1605506A3/en
Priority to KR20040085180A priority patent/KR100671808B1/ko
Priority to US10/971,692 priority patent/US7042102B2/en
Priority to TW93132365A priority patent/TWI252566B/zh
Priority to CNB2004100880277A priority patent/CN1332440C/zh
Publication of JP2005347489A publication Critical patent/JP2005347489A/ja
Application granted granted Critical
Publication of JP4083142B2 publication Critical patent/JP4083142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/216—Waveguides, e.g. strip lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07552—Controlling the environment, e.g. atmosphere composition or temperature changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Waveguides (AREA)

Description

本発明は半導体装置に係り、特に半導体素子をワイヤボンディングにより基板に実装した半導体装置に関する。
近年、半導体素子の高密度化が進み、半導体素子上に形成される電極端子のピッチが小さくなっている。また、半導体素子への入出力信号の高速化も進んでおり、高周波信号の入出力用の電極端子が設けられことが多くなっている。
高周波信号入出力用の電極端子に接続される高周波信号ラインは、特に周辺回路や配線とのインピーダンス整合をとる必要がある。一般的に、２本の高周波信号ラインで差動対が形成され、差動対が接地ラインや電源ライン等のシールド用のラインで挟まれた構成となる。
一般的に半導体装置において、半導体素子の電極は半導体素子の周囲部分（各辺）に沿って配列されており、半導体素子は基板に搭載されてボンディングワイヤにより基板に接続される。このような構成の半導体装置は、すでにある程度確立された技術を用いて製造することができ、比較的低コストで製造することができる。
特開平６−６１５１号公報
半導体素子が搭載される基板に対して、半導体素子のような高密度化技術を用いると、基板の製造コストが上昇してしまう。このため、一般的に、基板は半導体素子に比較して低密度構造の技術を用いて製造される。このような基板をローコスト基板と称する。ローコスト基板には、高密度の配線を形成することはできず、基板面積が増大する。しかし、ローコスト基板を用いることにより半導体装置としての価格を低減することができるため、ローコスト基板は広く用いられている。
ところが、半導体素子の高密度化に伴い、半導体素子の電極ピッチは、ローコスト基板の端子ピッチより大幅に小さくなってきている。したがって、半導体素子の周囲部分に配列された電極を基板の端子にワイヤボンディングする場合には、隣接するボンディングワイヤの間隔を次第に広げながら基板の端子にボンディングすることとなる。また、基板の端子を半導体素子から遠ざけることとなり、各ボンディワイヤの長さが増大してしまう。
このように、高密度化された半導体素子をローコスト基板に搭載すると、ボンディグワイヤが平行ではなく徐々に広がる張り方となり、特に高速信号ラインを差動対で構成した場合などは、ボンディングワイヤの長さが長くなり、例えば１００Ωのような適切なインピーダンスを設けることができなくなる。また、ボンディングワイヤが長くなるので、高速信号ラインでは、ローコスト基板の中に形成される配線と、ボンディングワイヤとインピーダンス整合をとることが難しいという問題がある。基板中の配線を微細構造にすることで基板中でインピーダンス整合を行なうこともできるが、ローコスト基板中にその一部分だけ微細構造とすることは、コストの面から好ましくない。
本発明は上述の問題に鑑みなされたものであり、高密度化された半導体素子をローコスト基板に搭載する場合に、高速信号ラインの電極に対して、ボンディングワイヤを平行に張ることができ、且つボンディングワイヤを短くできる構成の半導体装置を提供することを目的とする。
上述の問題を解決するために、本発明によれば、基板と、該基板上に搭載された半導体素子と、前記基板上で該半導体素子の近傍に配置され、該半導体素子の回路とインピーダンス整合のとれた配線を有するインピーダンス整合基板と、前記半導体素子の第１の電極と前記基板の電極との間を接続する複数の第１の金属ワイヤと、前記半導体素子の第２の電極と前記インピーダンス整合基板の第１の電極との間を接続する複数の第２の金属ワイヤと、前記インピーダンス整合基板の第２の電極と前記基板の電極との間を接続する複数の第３の金属ワイヤとを有し、前記複数の第２の金属ワイヤは互いに平行に延在すると共に、前記複数の第３の金属ワイヤも互いに平行に延在し、前記インピーダンス整合基板の第２の電極のピッチは、前記インピーダンス整合基板の第１の電極のピッチより大きいことを特徴とする半導体装置が提供される。
本発明による半導体装置において、前記インピーダンス整合基板の厚みは、前記半導体素子の厚みより小さいことが好ましく、前記インピーダンス整合基板の厚みは、前記半導体素子の厚みの略１／２であることがより好ましい。
また、前記インピーダンス整合基板は前記第２の電極が設けられた部分に対応して切り欠きを有し、前記第３の金属ワイヤは対応する該切り欠きの内面に囲まれた領域を延在して前記基板の前記電極に接続されていることとしてもよい。
また、前記インピーダンス整合基板の第１の電極に突起電極が形成され、前記第２の金属ワイヤは該突起電極に接合されていることとしてもよい。
さらに、前記複数の第１の金属ワイヤの一部は、前記インピーダンス整合基板の上を延在して前記基板の前記電極に接続されていることとしてもよい。
また、本発明による半導体装置において、前記インピーダンス整合基板のインピーダンス整合のとれた配線の両側に、電源電位又は接地電位となるシールド配線又はシールドプレーンが設けられていることとしてもよい。さらに、前記インピーダンス整合基板は導電性材料により形成され、前記シールド配線又は前記シールドプレーンは前記インピーダンス整合基板の一部として形成されていることとしてもよい。
また、本発明による半導体装置において、前記インピーダンス整合基板は三角形であり、三角形の一辺が前記半導体素子の一辺に近接して平行になるように配置されていることが好ましい。
上述の本発明によれば、インピーダンス整合が必要な配線経路をインピーダンス整合基板に形成した配線とすることにより、精度の高いインピーダンス整合をとり、その他の配線経路に対しては、比較的制度の低いインピーダンス整合を適用するこことができる。したがって、微細電極ピッチを有する半導体素子を搭載する場合に、基板構造が比較的ラフな基板を用い、インピーダンス整合が必要な高速信号ラインなどのみにインピーダンス整合基板を用いることで、基板全体を微細構造とする必要がなくなる。これにより、微細電極ピッチを有する半導体素子を搭載する場合でも、比較的低価格な基板を用いることができ、半導体装置の製造コストを低減することができる。
まず、本発明の第１実施例による半導体装置について、図１乃至図３を参照しながら説明する。図１は本発明の第１実施例によるＢＧＡ（ボール・グリッド・アレイ）型半導体装置の内部透視側面図である。図２は図１に示す半導体装置の内部透視平面図である。図３は図１に示す半導体装置内のボンディングワイヤの張り方を示す平面図である。
本発明の第１実施例による半導体装置は、基板２と、基板２上に実装された半導体素子４と、同じく基板２上に搭載されたインピーダンス整合基板６とを有する。半導体素子４及びインピーダンス整合基板６とは基板２の電極２ａ（図３参照）に対してワイヤボンディングされ、それら全体が基板２上で封止樹脂８により封止されている。基板２の裏側には半導体装置の外部接続端子として機能する半田ボール１０が設けられている。
半導体素子４は、電極（第１の電極）４ａが４辺に沿って整列して配置されたもので、電極４ａのピッチはファインピッチである。これに対して、基板２はローコスト基板であり、電極２ａのピッチは半導体素子４ａの電極ピッチより大きい。したがって、半導体素子４の電極４ａと基板２の電極２ａを接続するボンディングワイヤ（第１の金属ワイヤ）１２の互いに隣り合ったワイヤの間の距離は、図２に示すように、半導体素子４側から基板２側に向かって次第に大きくなっている。
半導体装置４はボンディングワイヤ１２により基板２の電極２ａに接続される電極（第１の電極）４ａの他に、例えば高速信号ラインに相当する電極（第２の電極）４ｂを有しており、この電極４ｂはボンディングワイヤ（第２の金属ワイヤ）１４を介してインピーダンス整合基板６上に形成された電極６ｂに接続されている。特に、高速信号ラインは、半導体素子４の内部配線から基板２の配線までの経路に関してインピーダンスを調整する必要がある。このような高速信号ラインは、ボンディングワイヤ１２による接続であると、ボンディングワイヤ１２が長いため、適当なインピーダンス（例えば１００Ω）を得ることはできない。そこで、本実施例では、インピーダンス整合基板６に、予め所定のインピーダンスとなるように形成された配線が施されている（図４参照）。
インピーダンス整合基板６は、半導体素子４の高速信号ラインに相当する電極４ｂが配列された部分に近接した位置に設けられている。すなわち、略四辺形のインピーダンス整合基板６の一辺は、半導体素子４の一辺（高速信号ライン用電極が配置された辺）に近接して位置している。そして、半導体素子４の高速信号ラインに相当する電極４ｂは、ボンディングワイヤ１４により、インピーダンス整合基板６の電極（第１の電極）６ａに接続されている。
ボンディングワイヤ１４により接続されるインピーダンス整合基板６の電極６ａのピッチは、半導体素子４の電極４ｂのピッチと等しく設定されており、ボンディングワイヤ１４は互いに平行に延在している。また、インピーダンス整合基板６は半導体素子４に近接して配置されているため、ボンディングワイヤ１４をボンディングワイヤ１２よりはるかに短くすることができ、ボンディングワイヤ１２のインピーダンスを小さくすることができる。
半導体素子４に面した辺に沿って整列したインピーダンス整合基板６の電極６ａは、インピーダンス整合基板６上に形成された配線を介して、インピーダンス整合基板６の他の三辺に沿って設けられた電極（第２の電極）６ｂに接続される。インピーダンス整合基板６の他の三辺には沿って設けられた電極６ｂは、基板２の電極２ａのピッチと同じ電極ピッチで設けられる。したがって、インピーダンス整合基板６の電極６ｂは、互いに平行なボンディングワイヤ（第３の金属ワイヤ）１６を介して基板２の電極２ａに接続される。
ここで、インピーダンス基板６について図４を参照しながらさらに詳細に説明する。図４はインピーダンス整合基板６と半導体素子４との斜視図であり、基板上に形成された配線６ｃが示されている。
インピーダンス整合基板６は、半導体素子４より薄い基板で、配線を形成することのできるものであれば、有機基板、ガラス基板、あるいは金属基板等どのような材料の基板であってもよい。本実施例では、銅基板を用いた場合について説明する。銅基板のような導電材料により形成した基板を用いる場合は、配線以外の基板の部分を電源電位又は接地電位とすることができる。また、銅基板を接地電位に設定する場合、接地ラインとしてのボンディングワイヤ用の電極を特に設ける必要はなく、基板に対してボンディングワイヤを直接接合することができる。また、インピーダンス整合基板６に形成する電極は、パターン配線の一部として形成すればよく、パターン配線から分離する必要はない。
インピーダンス整合基板６を銅基板により形成する場合、まずパターン配線６ｃより大き目の絶縁層６ｄを銅基板の上に形成し、その上にパターン配線６ｃを形成する。各パターン配線６ｃの一端（電極６ａに相当）は、半導体素子４に面した辺の近傍に位置し、反対端（電極６ｂに相当）は他の三辺の近傍に位置する。
各パターン配線６ｃは予め決められた長さ及び幅で形成されており、所望のインピーダンス（例えば１００Ω）とされている。パターン配線のインピーダンスは、例えばボンディングワイヤのインピーダンスより小さくでき、またより高精度でインピーダンスを設定することができる。したがって、ボンディングワイヤ１２より精度の高いインピーダンスで、半導体素子の電極４ｂを基板２の電極２ｂに接続することができる。なお、ボンディングワイヤ１４とボンディングワイヤ１６とはいずれもボンディングワイヤ１２より十分短いため、この部分でのインピーダンスの影響は小さい。
また、インピーダンス整合基板６の表面で、パターン配線が施されていない部分は電源電位又は接地電位に設定され、この部分はシールド配線又はシールドプレーンとして機能する。
また、図１に示すように、インピーダンス整合基板６の厚みは、半導体素子４の厚みに等しいか小さいことが好ましい。これは、インピーダンス整合基板６の厚みが半導体素子４の厚みより大きいと、ボンディングワイヤ１４とボンディングワイヤ１６の長さの合計が大きくなってしまうからである。また、インピーダンス整合基板６の厚みが、半導体素子４の厚みの半分であることがより好ましい。この場合、ボンディングワイヤ１４とボンディングワイヤ１６とを張る際のボンディング面の高低差（半導体素子４の表面からインピーダンス整合基板６の表面までの高低差、及びインピーダンス整合基板６から基板２の表面までの高低差）が等しくなり、同じワイヤボンディング装置を用いてボンディングすることができるという利点がある。
ここで、インピーダンス整合基板６の変形例について、図５を参照しながら説明する。図５に示すインピーダンス整合基板６Ａは、電極６ｂが設けられた部分に切り欠き６Ａａが設けられている。切り欠き６Ａａにより露出する基板２の表面には電極２ａ（図示せず）が設けられ、電極６ｂはこの電極２ａに対してワイヤボンディングされる。したがって、ボンディングワイヤ１６は切り欠き６Ａａの内側に延在することとなる。
インピーダンス整合基板６Ａは銅基板であり、切り欠き６Ａａの内部は三方向が導電性材料である銅で包囲された状態となり、ボンディングワイヤ１６は切り欠き６Ａａの内面によりシールドされた状態となる。したがって、特に高周波ノイズが入りやすいボンディングワイヤ１６をシールドしてノイズの混入を低減する効果を得ることができる。インピーダンス整合基板６Ａを銅基板のような導電性材料以外の材料で形成した場合は、切り欠きの内面に例えば銅めっきのような導電性材料のメッキを施すことで同様なシールド効果を得ることができる。
次に、半導体素子４の電極４ｂからインピーダンス整合基板６，６Ａの電極６ａまでのワイヤボンディングの好ましい例について説明する。
半導体素子４の電極４ｂとインピーダンス整合基板６，６Ａの電極６ａとの間は、ボンディングワイヤ１４により接続される。この際のボンディングのやり方として、半導体素子４の電極４ｂをボンディングの一次側として、電極４ａより低い位置にあるインピーダンス整合基板６，６Ａの電極６ａをボンディングの二次側とすることが一般的である。ボンディングの一次側は、図６に示すようにワイヤ先端のボール部分が接合される。ボールのサイズは半導体素子４の電極４ｂのピッチより小さくできるので、一次側の接合部分がワイヤボンディングに影響を及ぼすことはない。
ところが、ボンディングの二次側では、ワイヤを直接電極6ａに押し当てながら引きちぎることとなり、押しつぶされたワイヤが左右に広がって隣接した電極６ａにまで延在するおそれがある。すなわち、ボンディングの二次側では、いわゆるフィッシュテールという部分が形成されるため、電極６ａの間隔をフィッシュテールを考慮して広くする必要がある。本実施例では、インピーダンス整合基板６，６Ａの電極６ａのピッチを、半導体素子４の電極４ｂのピッチと等しくしてボンディングワイヤ１４を平行にしており、電極６ａの間隔を狭くする必要がある。そこで、図６に示すように、電極６ａ上に突起電極１８を形成しておき、突起電極１８の頂面以上にフィッシュテールが広がらないようにすることが好ましい。突起電極１８は、例えばスタッドバンプやめっきバンプなどを用いて形成することができる。
次に、インピーダンス整合基板６により接続する信号ラインが差動対である場合について説明する。図７は差動対をなす信号配線が設けられたインピーダンス整合基板６Ｂの平面図である。インピーダンス整合基板６Ｂは、基本的な構成はインピーダンス整合基板６と同じであるが、2本のパターン配線６ｃが対となって形成されており、対のうちの両方のパターン配線６ｃが同じ幅及び長さで形成されている。対のパターン配線６ｃは信号配線に相当し、パターン配線６ｃに接続されているボンディングワイヤ１４，１６には、記号Ｓが付されている。一方、接地配線となるボンディングワイヤ１４，１６には、記号Ｇが付されている。
図７に示すように、一対のパターン配線６ｃに接続される一対のボンディングワイヤ１４，１６（記号Ｓが付されたワイヤ）は、接地配線となるボンディングワイヤ１４，１６（記号Ｇが付されたワイヤ）に挟まれてシールドされている。なお、本実施例では、銅基板を用いているため、接地配線となるボンディングワイヤ１４，１６用の電極は設けられず、接地配線となるボンディングワイヤ１４，１６は直接銅基板に接合される。したがって、銅基板自体が接地電位となっている。
なお、図７において、上側及び下側のパターン配線対における蛇行したパターン配線６ｃは、もう一方のパターン配線６ｃと長さが等しくなるように蛇行部分が設けられたものである。
図７に示すインピーダンス整合基板６Ｃに対して、図５に示すような切り欠きを設けることとしてもよい。図８は切り欠き６Ｃａが設けられたインピーダンス整合基板６Ｃを示す平面図である。切り欠き６Ｃａは、図５に示すインピーダンス整合基板６Ａの切り欠き６Ａａと同様な効果を提供する。また、信号配線用のボンディングワイヤ１６（記号Ｓが付されたワイヤ）は切り欠き６Ｃａの内面で挟まれており、接地配線用のボンヂングワイヤを設ける必要はない。
次に、本発明の第２実施例について、図9及び図１０を参照しながら説明する。図９は本発明の第２実施例による半導体装置の内部透視平面図であり、図１０は図９に示す半導体装置内のボンディングワイヤの張り方を示す平面図である。なお、図９及び図１０において、図１乃至図３に示す構成部品と同等の部品には同じ符号を付し、その説明は省略する。
本発明の第２実施例による半導体装置の構成は、インピーダンス整合基板６Ｄの形状を三角形とした以外は、上述の第１実施例による半導体装置と同じである。すなわち、図９に示すように、本発明の第２実施例による半導体装置は、一辺が半導体素子４の一辺に近接して配置された三角形である。この場合、図１０に示すように、半導体素子の電極４ｂと接続される電極6ａは、インピーダンス整合基板６Ｄの半導体素子４に面する辺に沿って設けられ、基板２の電極２ａに接続される電極６ｂはインピーダンス整合基板６Ｄの他の二辺に沿って設けられる。
インピーダンス整合基板を三角形とすることにより、インピーダンス整合基板６Ｄから出て行くボンディングワイヤ１６を半導体素子から遠ざかる方向に延在するように張ることができる。これにより、インピーダンス整合基板６Ｄ内の配線経路を滑らかな経路とすることができ、また、インピーダンス整合基板６Ｄを出た後の基板２内の配線との接続も滑らかにすることができる。
なお、インピーダンス整合基板６Ｄは半導体素子４より薄いため、図１０に示すように、半導体素子４の電極４ａと基板２の電極２ａとを接続するボンディングワイヤ１２を、インピーダンス整合基板６Ｄの上を通過して張ることもできる。これによりボンディングワイヤは張る際の自由度が増すことができ、また、基板２の電極２ａの位置の自由度を増すことができる。
図１１は、図１０に示すインピーダンス整合基板６Ｄの変形例を示す平面図である。図１１に示すインピーダンス整合基板６Ｅは、三角形の角を切り落とした形状である。インピーダンス整合基板を図１０に示すように三角形にした場合、三角形の角の部分には配線を施すことができず、無駄な部分となる。このため、インピーダンス整合基板６Ｅのように三角形の角の部分を切り落とした形状とすることで、インピーダンス整合基板を小さくすることができる。
以上のように、インピーダンス整合基板は三角形、四角形に限られず、多角形や多角形の角を切り落とした形状としてもよい。また、直線の辺を有する形状以外に、湾曲した辺を有する形状とすることも考えられる。
図１２は、図１０に示すインピーダンス整合基板６Ｄを一つの半導体素子４に対して２つ設けた例を示す平面図である。半導体素子がインピーダンスの整合が必要な信号ラインを多数有するような場合、一つのインピーダンス整合基板では不十分な場合がある。本発明によるインピーダンス整合基板は一つの半導体素子に対して一つである必要はなく、一つの半導体素子に対して複数個設けることができる。
以上のように、本明細書は以下の発明を開示する。
（付記１）
基板と、
該基板上に搭載された半導体素子と、
前記基板上で該半導体素子の近傍に配置され、該半導体素子の回路とインピーダンス整合のとれた配線を有するインピーダンス整合基板と
前記半導体素子の第１の電極と前記基板の電極との間を接続する複数の第１の金属ワイヤと、
前記半導体素子の第２の電極と前記インピーダンス整合基板の第１の電極との間を接続する複数の第２の金属ワイヤと、
前記インピーダンス整合基板の第２の電極と前記基板の電極との間を接続する複数の第３の金属ワイヤと
を有し、
前記複数の第２の金属ワイヤは互いに平行に延在すると共に、前記複数の第３の金属ワイヤも互いに平行に延在することを特徴とする半導体装置。
(付記２）
付記１記載の半導体装置であって、
前記インピーダンス整合基板の第２の電極のピッチは、前記インピーダンス整合基板の第１の電極のピッチより大きいことを特徴とする半導体装置。
（付記３）
付記１記載の半導体装置であって、
前記インピーダンス整合基板の第１の電極のピッチは、前記半導体素子の第２の電極のピッチに等しいことを特徴とする半導体装置。
（付記４）
付記１記載の半導体装置であって、
前記半導体素子の第１の電極から前記基板の前記電極まで延在する前記第１の金属ワイヤのうち隣接する金属ワイヤ間の距離は、前記基板の電極に向かって増大していることを特徴とする半導体装置。
（付記５）
付記１記載の半導体装置であって、
前記インピーダンス整合基板の厚みは、前記半導体素子の厚みより小さいことを特徴とする半導体装置。
（付記６）
付記５記載の半導体装置であって、
前記インピーダンス整合基板の厚みは、前記半導体素子の厚みの略１／２であることを特徴とする半導体装置。
（付記７）
付記１記載の半導体装置であって、
前記インピーダンス整合基板は前記第２の電極が設けられた部分に対応して切り欠きを有し、前記第３の金属ワイヤは対応する該切り欠きの内面に囲まれた領域を延在して前記基板の前記電極に接続されていることを特徴とする半導体装置。
（付記８）
付記７記載の半導体装置であって、
前記インピーダンス整合基板は導電性材料により形成されており、前記切り欠きの内面は該導電性材料が露出した面であることを特徴とする半導体装置。
（付記９）
付記７記載の半導体装置であって、
前記切り欠きの内面に導電性材料のめっきが施されていることを特徴とする半導体装置。
（付記１０）
付記１記載の半導体装置であって、
前記インピーダンス整合基板の第１の電極に突起電極が形成され、前記第２の金属ワイヤは該突起電極に接合されていることを特徴とする半導体装置。
（付記１１）
付記１０記載の半導体装置であって、
前記半導体素子の第２の電極には前記第２の金属ワイヤの一次側が接合され、前記突起電極には前記第２の金属ワイヤの二次側が接合されていることを特徴とする半導体装置。
（付記１２）
付記１記載の半導体装置であって、
前記複数の第１の金属ワイヤの一部は、前記インピーダンス整合基板の上を延在して前記基板の前記電極に接続されていることを特徴とする半導体装置。
（付記１３）
付記１記載の半導体装置であって、
前記インピーダンス整合基板のインピーダンス整合のとれた配線の両側に、電源電位又は接地電位となるシールド配線又はシールドプレーンが設けられていることを特徴とする半導体装置。
（付記１４）
付記１３記載の半導体装置であって、
前記インピーダンス整合基板は導電性材料により形成され、前記シールド配線又は前記シールドプレーンは前記インピーダンス整合基板の一部として形成されていることを特徴とする半導体装置。
（付記１５）
付記１記載の半導体装置であって、
前記インピーダンス整合基板は三角形であり、三角形の一辺が前記半導体素子の一辺に近接して平行になるように配置されていることを特徴とする半導体装置。
本発明の第１実施例によるＢＧＡ型半導体装置の内部透視側面図である。 図１に示す半導体装置の内部透視平面図である。 図１に示す半導体装置内のボンディングワイヤの張り方を示す平面図である。 インピーダンス整合基板と半導体素子を示す斜視図である。 インピーダンス整合基板の変形例と半導体素子を示す斜視図である、 半導体素子とインピーダンス整合基板の間のボンディングワイヤが張られた部分を示す側面図である。 差動対をなす信号配線が設けられたインピーダンス整合基板の平面図である。 切り欠きが設けられたインピーダンス整合基板を示す平面図である。 本発明の第２実施例による半導体装置の内部透視平面図である。 図９に示す半導体装置内のボンディングワイヤの張り方を示す平面図である。 図１０に示すインピーダンス整合基板の変形例を示す平面図である。 図１０に示すインピーダンス整合基板を一つの半導体素子に対して２つ設けた例を示す平面図である。
符号の説明
２ 基板
２ａ 電極
４ 半導体素子
４ａ，４ｂ 電極
６，６Ａ，６ｂ，６Ｃ，６Ｄ，６Ｅ インピーダンス整合基板
６ａ，６ｂ 電極
６ｃ パターン配線
６ｄ 絶縁層
６Ａａ，６Ｃａ 切り欠き
８ 封止樹脂
１０ 半田ボール
１２，１４，１６ ボンディングワイヤ

Claims (9)

  1. 基板と、
    該基板上に搭載された半導体素子と、
    前記基板上で該半導体素子の近傍に配置され、該半導体素子の回路とインピーダンス整合のとれた配線を有するインピーダンス整合基板と
    前記半導体素子の第１の電極と前記基板の電極との間を接続する複数の第１の金属ワイヤと、
    前記半導体素子の第２の電極と前記インピーダンス整合基板の第１の電極との間を接続する複数の第２の金属ワイヤと、
    前記インピーダンス整合基板の第２の電極と前記基板の電極との間を接続する複数の第３の金属ワイヤと
    を有し、
    前記複数の第２の金属ワイヤは互いに平行に延在すると共に、前記複数の第３の金属ワイヤも互いに平行に延在し、
    前記インピーダンス整合基板の第２の電極のピッチは、前記インピーダンス整合基板の第１の電極のピッチより大きいことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記インピーダンス整合基板の厚みは、前記半導体素子の厚みより小さいことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、
    前記インピーダンス整合基板の厚みは、前記半導体素子の厚みの略１／２であることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、
    前記インピーダンス整合基板は前記第２の電極が設けられた部分に対応して切り欠きを有し、前記第３の金属ワイヤは対応する該切り欠きの内面に囲まれた領域を延在して前記基板の前記電極に接続されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、
    前記インピーダンス整合基板の第１の電極に突起電極が形成され、前記第２の金属ワイヤは該突起電極に接合されていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置であって、
    前記複数の第１の金属ワイヤの一部は、前記インピーダンス整合基板の上を延在して前記基板の前記電極に接続されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって、
    前記インピーダンス整合基板のインピーダンス整合のとれた配線の両側に、電源電位又は接地電位となるシールド配線又はシールドプレーンが設けられていることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記インピーダンス整合基板は導電性材料により形成され、前記シールド配線又は前記シールドプレーンは前記インピーダンス整合基板の一部として形成されていることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置であって、
    前記インピーダンス整合基板は三角形であり、三角形の一辺が前記半導体素子の一辺に近接して平行になるように配置されていることを特徴とする半導体装置。
JP2004164858A 2004-06-02 2004-06-02 半導体装置 Expired - Fee Related JP4083142B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004164858A JP4083142B2 (ja) 2004-06-02 2004-06-02 半導体装置
EP20040256218 EP1605506A3 (en) 2004-06-02 2004-10-08 Semiconductor device
KR20040085180A KR100671808B1 (ko) 2004-06-02 2004-10-25 반도체 장치
US10/971,692 US7042102B2 (en) 2004-06-02 2004-10-25 Semiconductor device
TW93132365A TWI252566B (en) 2004-06-02 2004-10-26 Semiconductor device
CNB2004100880277A CN1332440C (zh) 2004-06-02 2004-10-29 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164858A JP4083142B2 (ja) 2004-06-02 2004-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005347489A JP2005347489A (ja) 2005-12-15
JP4083142B2 true JP4083142B2 (ja) 2008-04-30

Family

ID=34981885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164858A Expired - Fee Related JP4083142B2 (ja) 2004-06-02 2004-06-02 半導体装置

Country Status (6)

Country Link
US (1) US7042102B2 (ja)
EP (1) EP1605506A3 (ja)
JP (1) JP4083142B2 (ja)
KR (1) KR100671808B1 (ja)
CN (1) CN1332440C (ja)
TW (1) TWI252566B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10274761B2 (en) 2013-12-23 2019-04-30 Boe Technology Group Co., Ltd. Detecting device for light-emitting property of light source

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
US8723337B2 (en) * 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
US8949761B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Techniques for routing signal wires in an integrated circuit design
CN111699552B (zh) 2018-02-08 2023-08-15 株式会社村田制作所 高频模块
CN114446924A (zh) * 2022-01-25 2022-05-06 杭州云合智网技术有限公司 半导体结构及芯片封装方法
WO2025144556A1 (en) * 2023-12-29 2025-07-03 Littelfuse, Inc. Power semiconductor module having trapezoidal substrate

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110127A (ja) * 1982-12-15 1984-06-26 Matsushita Electric Works Ltd ヒ−トシンク
JPS62125638A (ja) * 1985-11-26 1987-06-06 Nec Corp 混成集積回路
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE4217289C2 (de) * 1992-05-25 1996-08-29 Mannesmann Ag Fluidgekühlte Leistungstransistoranordnung
JPH066151A (ja) 1992-06-17 1994-01-14 Fujitsu Ltd 高周波半導体装置
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
JPH06334113A (ja) * 1993-05-21 1994-12-02 Sony Corp マルチチップモジュール
JP2944403B2 (ja) * 1993-12-24 1999-09-06 日本電気株式会社 半導体装置
USRE37081E1 (en) * 1994-05-27 2001-03-06 Steen M. Eriksen Backpack vacuum cleaner
JP3462270B2 (ja) * 1994-08-19 2003-11-05 富士通株式会社 半導体装置
JPH0936159A (ja) * 1995-07-17 1997-02-07 Toshiba Corp 半導体装置及びその封止方法
JP3489926B2 (ja) * 1995-11-28 2004-01-26 三菱電機株式会社 高周波回路装置
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JP2933041B2 (ja) 1996-12-18 1999-08-09 日本電気株式会社 半導体装置
JP3638749B2 (ja) 1997-02-28 2005-04-13 新潟精密株式会社 メモリモジュール
JP3520973B2 (ja) * 1999-11-30 2004-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2003078304A (ja) * 2001-08-30 2003-03-14 Murata Mfg Co Ltd 電子モジュールおよびそれを用いた通信機モジュール
DE10152652A1 (de) * 2001-10-16 2003-04-30 Infineon Technologies Ag Hochfrequenzleistungsverstärker mit integrierter passiver Anpassungsschaltung
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
JP4003579B2 (ja) * 2002-08-09 2007-11-07 住友電気工業株式会社 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10274761B2 (en) 2013-12-23 2019-04-30 Boe Technology Group Co., Ltd. Detecting device for light-emitting property of light source

Also Published As

Publication number Publication date
US20050269701A1 (en) 2005-12-08
EP1605506A3 (en) 2007-12-19
KR20050115439A (ko) 2005-12-07
CN1705102A (zh) 2005-12-07
EP1605506A2 (en) 2005-12-14
JP2005347489A (ja) 2005-12-15
TWI252566B (en) 2006-04-01
TW200541023A (en) 2005-12-16
KR100671808B1 (ko) 2007-01-19
US7042102B2 (en) 2006-05-09
CN1332440C (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
KR100382088B1 (ko) 에리어 어레이형 반도체 장치
WO2018164158A1 (ja) 高周波モジュール
TWI424799B (zh) 基板佈局與其形成方法
CN101154645A (zh) 防止翘曲的电路基板及使用它的封装
TWI572256B (zh) 線路板及電子總成
CN1568543B (zh) 半导体元件
JP4083142B2 (ja) 半導体装置
US7598608B2 (en) Mounting substrate
TWI566352B (zh) 封裝基板及封裝件
US20240395675A1 (en) Semiconductor device and mounting structure thereof
US7171744B2 (en) Substrate frame
US7453141B2 (en) Semiconductor device package, method of manufacturing the same, and semiconductor device
KR20160101653A (ko) 반도체 장치
JP2010118592A (ja) 半導体装置
KR20100123415A (ko) 인쇄회로기판
KR100374242B1 (ko) 반도체 장치
JP2011216522A (ja) 半導体装置
JP4640950B2 (ja) 半導体装置
JP2000138251A (ja) 半導体装置及び配線基板
JP4523425B2 (ja) 半導体素子搭載用基板
JP4889667B2 (ja) 半導体装置
JPH06140462A (ja) 半導体装置のパッケージ
JP2006165381A (ja) 半導体装置
WO2022149446A1 (ja) 回路基板、および、回路モジュール
WO2021060161A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees