JPS62125638A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62125638A
JPS62125638A JP60265655A JP26565585A JPS62125638A JP S62125638 A JPS62125638 A JP S62125638A JP 60265655 A JP60265655 A JP 60265655A JP 26565585 A JP26565585 A JP 26565585A JP S62125638 A JPS62125638 A JP S62125638A
Authority
JP
Japan
Prior art keywords
integrated circuit
pads
chips
bonding
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60265655A
Other languages
English (en)
Inventor
Tetsuro Hirayama
平山　哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60265655A priority Critical patent/JPS62125638A/ja
Publication of JPS62125638A publication Critical patent/JPS62125638A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の半導体集積回路チップから構成される混
成集積回路に関する。
〔従来の技術〕
従来、この種の混成集積回路において、２つの集積回路
チップを相互接続するには集積回路チップを一旦基盤に
づボンディングワイヤで接続し、基盤上の印刷配線を介
して別の集積回路チップに再びボンディングワイヤで接
続する方法が一般的となっていた。
〔発明が解決しようとする問題点〕
上述した従来の接続方法は集積回路チップ間にボンディ
ング・ぐラドや相互の印刷配線が必要であるだめ、高密
度配列の妨げになっていた。
本発明は高密度配列を実現する混成集積回路を提供する
ものである。
〔問題点を解決するだめの手段〕
本発明は複数の半導体集積回路チップから構成される混
成集積回路において、相互に接続する２つの半導体集積
回路チップの各々の少くとも一辺の端子用ボンディング
パッドを互いにほぼ同一ピッチ間隔に配列し、上記２つ
の半導体集積回路チップのボンディングパッド間をワイ
ヤポンディングすることによりチップ間の端子を相互接
続したことを特徴とする混成集積回路である。
〔実施例〕
次に、本発明の一実施例について図面を参照して説明す
る。
第１図は本発明の一実施例の平面図である。１はＣＭＯ
８の集積回路で、入出力・ぐラド２，３．４．５を有す
る。１８はバイポーラの集積回路で内部接続用パラｌ’
　６，７，８，９と外部接続用パッド１４．１５．１６
．１７と出力バッファ−１０，１１と入カパッファー１
．２．１３を有する。
本実施例はＣＭＯ８集積回路１の・ぐラド２．３，４．
５とバイポーラ集積回路パラドロ、７，８．９とをほぼ
同一ピッチ間隔で向き合せに配列し、その・ぐラド間を
直接ワイヤボンディングすることで、ＣＭＯ８集積回路
１とバイポーラ集積回路１８の端子相互間を接続したも
のである。本発明によれば端子ノクッドをワイヤ、］？
ンディングにより接続するので、チップ１゜１８間に印
刷配線が介在することがなく、しだがってチッゾ１，１
８間が最短距離で接続され、実装密度が高くなる。この
応用例では駆動能力の小さいＣＭＯ８集積回路を駆動能
力の大きいバイポーラ集積回路で補完した複合型集積回
路が得られる。上記ＣＭＯ８集積回路のゼンディングノ
クッド２〜５間は多少不揃いでもバイポーラ集積回路１
８のボンディングパッド６〜９との相対位置がほぼ保た
れていれば特に支障はない。
又本実施例は一片のみの例を示しだが２片〜４片まで必
要により拡張することができることはいう壕でもない。
〔発明の効果〕
以上説明したように本発明は対となる集積回路チップを
直接デンディングワイヤで結線することにより高密度の
混成集積回路を製作することができる効果を有するもの
である。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図である。 １・・・ＣＭＯ８集積回路チップ、２〜５・・・ＣＭＯ
８集積回路チップ用ワイヤボンディングパッド、６〜９
・・・バイポーラ集積回路チップ用内部接続・ぐラド、
１８・・・バイポーラ集積回路チップ。

Claims (1)

    【特許請求の範囲】
  1. （１）複数の半導体集積回路チップから構成される混成
    集積回路において、相互に接続する２つの半導体集積回
    路チップの各々の少くとも一辺の端子用ボンディングパ
    ッドを互いにほぼ同一ピッチ間隔に配列し、上記２つの
    半導体集積回路チップのボンディングパッド間をワイヤ
    ボンディングすることによりチップ間の端子を相互接続
    したことを特徴とする混成集積回路。
JP60265655A 1985-11-26 1985-11-26 混成集積回路 Pending JPS62125638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60265655A JPS62125638A (ja) 1985-11-26 1985-11-26 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60265655A JPS62125638A (ja) 1985-11-26 1985-11-26 混成集積回路

Publications (1)

Publication Number Publication Date
JPS62125638A true JPS62125638A (ja) 1987-06-06

Family

ID=17420148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60265655A Pending JPS62125638A (ja) 1985-11-26 1985-11-26 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62125638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605506A2 (en) * 2004-06-02 2005-12-14 Fujitsu Limited Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605506A2 (en) * 2004-06-02 2005-12-14 Fujitsu Limited Semiconductor device
EP1605506A3 (en) * 2004-06-02 2007-12-19 Fujitsu Limited Semiconductor device

Similar Documents

Publication Publication Date Title
JPH11307719A (ja) 半導体装置
JP2634516B2 (ja) 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPS6288346A (ja) 多層配線基板
JPS63156348A (ja) 半導体装置
JP3880676B2 (ja) 集積回路装置
JPS62125638A (ja) 混成集積回路
JPH07202359A (ja) 回路基板
JPH038110B2 (ja)
JPS5836512B2 (ja) 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線
JPS624353A (ja) 対面接合型集積回路装置
JP2555991B2 (ja) パッケージ
JPH01136360A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPS62173728A (ja) 混成集積回路
JPH02192155A (ja) 半導体装置
JPH05190674A (ja) 半導体集積回路装置
JPS6225437A (ja) 多層配線基板
JPS6081852A (ja) 半導体装置
JP3073101B2 (ja) 集積回路の装着構造
JPH0746719B2 (ja) 密着型イメ−ジセンサ
JPH0536948A (ja) 半導体装置
JPH053138B2 (ja)
KR19980058604A (ko) 확장형 반도체패키지
JPS6273748A (ja) 半導体装置
JPS62179736A (ja) 接続端子