JP3073101B2 - 集積回路の装着構造 - Google Patents
集積回路の装着構造Info
- Publication number
- JP3073101B2 JP3073101B2 JP04202697A JP20269792A JP3073101B2 JP 3073101 B2 JP3073101 B2 JP 3073101B2 JP 04202697 A JP04202697 A JP 04202697A JP 20269792 A JP20269792 A JP 20269792A JP 3073101 B2 JP3073101 B2 JP 3073101B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pads
- integrated circuit
- wiring board
- pads
- individual electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路を配線
基板に半田バンプなどのろう材を用いて、いわゆるフェ
ースダウンボンディング法によって装着する集積回路の
装着構造に関する。
基板に半田バンプなどのろう材を用いて、いわゆるフェ
ースダウンボンディング法によって装着する集積回路の
装着構造に関する。
【０００２】
【従来の技術】従来から、配線基板上に半導体集積回路
を高密度で装着するためにフェースダウンボンディング
法が用いられている。図４は、フェースダウンボンディ
ング法によって集積回路を装着するための配線基板１上
の電極パッドの配置を示す。電気絶縁性セラミック材料
による基板上には、半導体集積回路から出力を取出すた
めの１段目の個別電極パッド２および個別電極ライン
３、２段目の個別電極パッド４および個別電極ライン５
が形成される。さらに、信号線ライン６を介して接地線
ライン７が設けられ、接地線ライン７上に接地電極パッ
ド８が３段目の電極パッドとして形成される。個別電極
ライン３および個別電極ライン５の間隔Ａ１は、０．０
７５ｍｍであり、１段目の個別電極ライン３同志の間隔
Ａ２は０．１５ｍｍである。１段目の個別電極パッド２
と２段目の個別電極パッド４との図心間の距離Ｂ１は
０．１８ｍｍであり、２段目の個別電極パッド４と３段
目の接地電極パッド８との図心間の距離Ｂ２も０．１８
ｍｍである。個別電極パッド２，４および接地電極パッ
ド８は、Ａ３とＢ３とが０．０８ｍｍとなる正方形であ
る。図心すなわち図形の重心は、正方形の中心にある。
個別電極ライン５の幅Ａ４は０．０４ｍｍであり、他の
個別電極ライン３も同様である。個別電極ライン５と個
別電極パッド２との最小間隔Ａ５は、０．０１５ｍｍで
ある。信号線ライン６の幅Ｂ４は０．０４ｍｍであり、
信号線ライン６と個別電極パッド４との間隙Ｂ５は０．
０３ｍｍである。
を高密度で装着するためにフェースダウンボンディング
法が用いられている。図４は、フェースダウンボンディ
ング法によって集積回路を装着するための配線基板１上
の電極パッドの配置を示す。電気絶縁性セラミック材料
による基板上には、半導体集積回路から出力を取出すた
めの１段目の個別電極パッド２および個別電極ライン
３、２段目の個別電極パッド４および個別電極ライン５
が形成される。さらに、信号線ライン６を介して接地線
ライン７が設けられ、接地線ライン７上に接地電極パッ
ド８が３段目の電極パッドとして形成される。個別電極
ライン３および個別電極ライン５の間隔Ａ１は、０．０
７５ｍｍであり、１段目の個別電極ライン３同志の間隔
Ａ２は０．１５ｍｍである。１段目の個別電極パッド２
と２段目の個別電極パッド４との図心間の距離Ｂ１は
０．１８ｍｍであり、２段目の個別電極パッド４と３段
目の接地電極パッド８との図心間の距離Ｂ２も０．１８
ｍｍである。個別電極パッド２，４および接地電極パッ
ド８は、Ａ３とＢ３とが０．０８ｍｍとなる正方形であ
る。図心すなわち図形の重心は、正方形の中心にある。
個別電極ライン５の幅Ａ４は０．０４ｍｍであり、他の
個別電極ライン３も同様である。個別電極ライン５と個
別電極パッド２との最小間隔Ａ５は、０．０１５ｍｍで
ある。信号線ライン６の幅Ｂ４は０．０４ｍｍであり、
信号線ライン６と個別電極パッド４との間隙Ｂ５は０．
０３ｍｍである。
【０００３】配線基板上の接続パッドの形状は、このよ
うに正方形であることが多く、円も用いられる。特開平
２−１３０１５８号公報や特開平２−１３７２４８号公
報では異なる形状のボンディングパッドも開示されてい
るけれども、ワイヤボンディング用であり、ワイヤの接
触を防ぐことが目的である。
うに正方形であることが多く、円も用いられる。特開平
２−１３０１５８号公報や特開平２−１３７２４８号公
報では異なる形状のボンディングパッドも開示されてい
るけれども、ワイヤボンディング用であり、ワイヤの接
触を防ぐことが目的である。
【０００４】
【発明が解決しようとする課題】従来からの図４図示の
ような配線基板１においては、個別電極パッド２，４お
よび接地電極パッド８などの形状は正方形である。半導
体集積回路を装着するときには、配線基板１側の個別電
極パッド２，４や、接地電極パッド８に、半導体集積回
路上の接続パッドを位置合わせし、半田バンプを溶融さ
せて接続パッド間の接合を行う。接合を精度よく行うた
めには、配線基板１および半導体集積回路の接続パッド
の図心が一致し、しかも面積も等しいことが必要であ
る。一般に、半導体集積回路に形成される接続パッドは
正方形である。このため、配線基板１上の個別電極パッ
ド２，４および接地電極パッド８などの形状も正方形と
している。逆に、図４図示のような配線基板１上に装着
される半導体集積回路上の接続パッドの配置は、個別電
極パッド２，４や、接地電極パッド８の配置と一致す
る。
ような配線基板１においては、個別電極パッド２，４お
よび接地電極パッド８などの形状は正方形である。半導
体集積回路を装着するときには、配線基板１側の個別電
極パッド２，４や、接地電極パッド８に、半導体集積回
路上の接続パッドを位置合わせし、半田バンプを溶融さ
せて接続パッド間の接合を行う。接合を精度よく行うた
めには、配線基板１および半導体集積回路の接続パッド
の図心が一致し、しかも面積も等しいことが必要であ
る。一般に、半導体集積回路に形成される接続パッドは
正方形である。このため、配線基板１上の個別電極パッ
ド２，４および接地電極パッド８などの形状も正方形と
している。逆に、図４図示のような配線基板１上に装着
される半導体集積回路上の接続パッドの配置は、個別電
極パッド２，４や、接地電極パッド８の配置と一致す
る。
【０００５】配線基板１上に形成される個別電極パッド
２，４や、接地電極パッド８の間隔は、配線基板１を製
造する技術上の制限から一定の値以上とすることが要求
される。一方、半導体集積回路上ではより精度の高い製
造技術が用いられ、接続パッドや配線ラインの間隔をよ
り小さくすることが容易である。しかしながら、半田バ
ンプによるフェースダウンボンディング法を用いる限
り、半導体集積回路上の接続パッドの配置も配線基板１
上の接続パッドの配置に合わせる必要がある。
２，４や、接地電極パッド８の間隔は、配線基板１を製
造する技術上の制限から一定の値以上とすることが要求
される。一方、半導体集積回路上ではより精度の高い製
造技術が用いられ、接続パッドや配線ラインの間隔をよ
り小さくすることが容易である。しかしながら、半田バ
ンプによるフェースダウンボンディング法を用いる限
り、半導体集積回路上の接続パッドの配置も配線基板１
上の接続パッドの配置に合わせる必要がある。
【０００６】半導体集積回路は、その面積が製造コスト
や歩留まりに大きく影響する。図４図示のような配線基
板１の接続パッドに合わせて接続パッドを形成すると、
接続パッド間の間隔が大きく必要となり、半導体集積回
路としての必要な面積が大きくなる。
や歩留まりに大きく影響する。図４図示のような配線基
板１の接続パッドに合わせて接続パッドを形成すると、
接続パッド間の間隔が大きく必要となり、半導体集積回
路としての必要な面積が大きくなる。
【０００７】本発明の目的は、半導体集積回路側で形成
される接続パッドの間隔を、対応する配線基板上の接続
パッドの間隔よりも小さくすることができる半導体集積
回路の装着構造を提供することである。
される接続パッドの間隔を、対応する配線基板上の接続
パッドの間隔よりも小さくすることができる半導体集積
回路の装着構造を提供することである。
【０００８】
【課題を解決するための手段】本発明は、集積回路およ
び配線基板にそれぞれ２列以上に配列される複数の接続
パッドを設け、集積回路と配線基板とで図心を対向配置
させた接続パッド同士が双方の接続パッドに溶融して拡
がったろう材を介して接合する集積回路の装着構造にお
いて、配線基板に設けられる複数の接続パッドには、直
線状に配列され、該配列方向と直交する方向に、所定の
間隔をあけて配置される２列の接続パッドが含まれ、該
２列の接続パッドは、互いに他方の列に近い方の辺が長
く、遠い方の辺が短い台形であり、これら台形状の接続
パッドと接合される集積回路の接続パッドは、対応する
配線基板に設けられる接続パッドと、図心の位置および
面積が等しい矩形となるように形成されることを特徴と
する集積回路の装着構造である。
び配線基板にそれぞれ２列以上に配列される複数の接続
パッドを設け、集積回路と配線基板とで図心を対向配置
させた接続パッド同士が双方の接続パッドに溶融して拡
がったろう材を介して接合する集積回路の装着構造にお
いて、配線基板に設けられる複数の接続パッドには、直
線状に配列され、該配列方向と直交する方向に、所定の
間隔をあけて配置される２列の接続パッドが含まれ、該
２列の接続パッドは、互いに他方の列に近い方の辺が長
く、遠い方の辺が短い台形であり、これら台形状の接続
パッドと接合される集積回路の接続パッドは、対応する
配線基板に設けられる接続パッドと、図心の位置および
面積が等しい矩形となるように形成されることを特徴と
する集積回路の装着構造である。
【０００９】
【００１０】
【作用】本発明に従えば、集積回路および配線基板はそ
れぞれ２列以上に配列される複数の接続パッドが設けら
れ、図心を対向配置させた接続パッド同士が双方の接続
パッドに溶融して拡がったろう材を介して接合すること
によって、配線基板に集積回路を装着する。配線基板に
設けられる複数の接続パッドには、直線状に配置され、
該配列方向と直交する方向に、製造技術上の制限等に基
づいて予め定められる所定の間隔をあけて配置される２
列の接続パッドが含まれる。２列に配置される接続パッ
ドは、台形であり、互いに近い方の辺が遠い方の辺より
も長い。集積回路に設けられる接続パッドは、矩形であ
り、対応する配線基板に設けられる接続パッドと、図心
の位置および面積が等しくなるように形成される。配線
基板に設けられる２列の接続パッドが台形であり、互い
に近い方の辺が遠い方の辺よりも長い接続パッドの図心
を互いに近づく方向に偏心させることができるので、対
応する集積回路上の接続パッドを、正方形などの矩形で
図心が偏心しない形状で形成すると、集積回路上の接続
パッドの配列間の間隔を小さくすることができる。これ
によって、集積回路側では接続パッドを含めた面積を小
さくすることができ、製造コストの低減および製造歩留
まりの向上を図ることができる。
れぞれ２列以上に配列される複数の接続パッドが設けら
れ、図心を対向配置させた接続パッド同士が双方の接続
パッドに溶融して拡がったろう材を介して接合すること
によって、配線基板に集積回路を装着する。配線基板に
設けられる複数の接続パッドには、直線状に配置され、
該配列方向と直交する方向に、製造技術上の制限等に基
づいて予め定められる所定の間隔をあけて配置される２
列の接続パッドが含まれる。２列に配置される接続パッ
ドは、台形であり、互いに近い方の辺が遠い方の辺より
も長い。集積回路に設けられる接続パッドは、矩形であ
り、対応する配線基板に設けられる接続パッドと、図心
の位置および面積が等しくなるように形成される。配線
基板に設けられる２列の接続パッドが台形であり、互い
に近い方の辺が遠い方の辺よりも長い接続パッドの図心
を互いに近づく方向に偏心させることができるので、対
応する集積回路上の接続パッドを、正方形などの矩形で
図心が偏心しない形状で形成すると、集積回路上の接続
パッドの配列間の間隔を小さくすることができる。これ
によって、集積回路側では接続パッドを含めた面積を小
さくすることができ、製造コストの低減および製造歩留
まりの向上を図ることができる。
【００１１】
【００１２】
【実施例】図１は、本発明の一実施例による配線基板１
１上の電極パッドの配置を示す。アルミナなどのセラミ
ック電気絶縁基板上に、１段目の個別電極パッド１２お
よび個別電極ライン１３、２段目の個別電極パッド１４
および個別電極ライン１５、信号線ライン１６および３
段目の接地ライン１７上に設けられる接地電極パッド１
８がそれぞれ形成される。注目すべきは、２段目の個別
電極パッド１４および３段目の接地電極パッド１８は、
台形に形成され、その長辺側が対向していることであ
る。このように、個別電極パッド１４および接地電極パ
ッド１８を台形の形状にすることによって、その図心の
位置を各段の電極パッド１２，１４，１８の配列に直交
する方向に対し、相互に近付けることができる。
１上の電極パッドの配置を示す。アルミナなどのセラミ
ック電気絶縁基板上に、１段目の個別電極パッド１２お
よび個別電極ライン１３、２段目の個別電極パッド１４
および個別電極ライン１５、信号線ライン１６および３
段目の接地ライン１７上に設けられる接地電極パッド１
８がそれぞれ形成される。注目すべきは、２段目の個別
電極パッド１４および３段目の接地電極パッド１８は、
台形に形成され、その長辺側が対向していることであ
る。このように、個別電極パッド１４および接地電極パ
ッド１８を台形の形状にすることによって、その図心の
位置を各段の電極パッド１２，１４，１８の配列に直交
する方向に対し、相互に近付けることができる。
【００１３】図１において、１段目の個別電極パッド１
２の図心と２段目の個別電極パッド１４の図心との間隔
ｂ１は、たとえば０．１８ｍｍである。２段目の個別電
極パッド１４の図心と、３段目の接地電極１８の図心と
の間隔ｂ２も０．１８ｍｍである。１段目の個別電極ラ
イン１３と、２段目の個別電極ライン１５との間隔ａ１
は０．０７５ｍｍであり、１段目の個別電極ライン１３
相互間の間隔ａ２は０．１５ｍｍである。１段目の個別
電極パッド１２は長方形状であり、短辺ａ３の長さは
０．０８ｍｍであり、長辺ｂ３の長さは０．１２ｍｍで
ある。各個別電極ライン１３，１５の幅ａ４は０．０４
ｍｍであり、個別電極ライン１５と個別電極パッド１２
との間隔ａ５は０．０１５ｍｍである。
２の図心と２段目の個別電極パッド１４の図心との間隔
ｂ１は、たとえば０．１８ｍｍである。２段目の個別電
極パッド１４の図心と、３段目の接地電極１８の図心と
の間隔ｂ２も０．１８ｍｍである。１段目の個別電極ラ
イン１３と、２段目の個別電極ライン１５との間隔ａ１
は０．０７５ｍｍであり、１段目の個別電極ライン１３
相互間の間隔ａ２は０．１５ｍｍである。１段目の個別
電極パッド１２は長方形状であり、短辺ａ３の長さは
０．０８ｍｍであり、長辺ｂ３の長さは０．１２ｍｍで
ある。各個別電極ライン１３，１５の幅ａ４は０．０４
ｍｍであり、個別電極ライン１５と個別電極パッド１２
との間隔ａ５は０．０１５ｍｍである。
【００１４】台形の個別電極パッド１４および接地電極
パッド１８の形状のうち、短辺の長さａ６は０．０６ｍ
ｍであり、長辺の長さａ７は０．１０ｍｍである。短辺
と長辺との間隔ｂ４は、０．１２ｍｍである。このよう
な台形の図心の位置は、台形の高さｂ４の中点から０．
００７ｍｍの距離ｂ５だけ長辺側にずれて偏心してい
る。２段目の個別電極パッド１４と３段目の接地電極パ
ッド１８との図心間の距離ｂ２を、図４図示の従来の間
隔Ｂ２と等しくすると、個別電極パッド１４および接地
電極パッド１８の面積を大きくすることができる。信号
線ライン１６と、個別電極パッド１４との間隔ｂ７は、
０．０１５ｍｍ以上取ることができ、信号線ライン１６
の幅ｂ８は０．０４ｍｍである。
パッド１８の形状のうち、短辺の長さａ６は０．０６ｍ
ｍであり、長辺の長さａ７は０．１０ｍｍである。短辺
と長辺との間隔ｂ４は、０．１２ｍｍである。このよう
な台形の図心の位置は、台形の高さｂ４の中点から０．
００７ｍｍの距離ｂ５だけ長辺側にずれて偏心してい
る。２段目の個別電極パッド１４と３段目の接地電極パ
ッド１８との図心間の距離ｂ２を、図４図示の従来の間
隔Ｂ２と等しくすると、個別電極パッド１４および接地
電極パッド１８の面積を大きくすることができる。信号
線ライン１６と、個別電極パッド１４との間隔ｂ７は、
０．０１５ｍｍ以上取ることができ、信号線ライン１６
の幅ｂ８は０．０４ｍｍである。
【００１５】図１図示の配線基板１１上に、半導体集積
回路（以下、「ＩＣ」と略称する。）を装着するときの
ＩＣ側電極パッド２１，２２は、配線基板１１側の電極
パッドと図心および面積が等しくなるように形成され
る。ＩＣ側電極パッド２１，２２が長方形など、図心が
偏心していない形状であれば、ＩＣ側電極パッド２１，
２２間の間隔ｂ８は約０．０６ｍｍとなり、配線基板１
１側の間隔よりも小さくすることができる。
回路（以下、「ＩＣ」と略称する。）を装着するときの
ＩＣ側電極パッド２１，２２は、配線基板１１側の電極
パッドと図心および面積が等しくなるように形成され
る。ＩＣ側電極パッド２１，２２が長方形など、図心が
偏心していない形状であれば、ＩＣ側電極パッド２１，
２２間の間隔ｂ８は約０．０６ｍｍとなり、配線基板１
１側の間隔よりも小さくすることができる。
【００１６】図２は、図１図示の配線基板１１上に、フ
リップチップ形の半導体基板２３を装着する状態を示
す。半導体基板２３上には、ＩＣ側電極パッド２１，２
２が形成され、その上には半田バンプ２４，２５がそれ
ぞれ形成される。半導体基板２３を配線基板１１上に載
置した状態で、周囲から加熱すれば、半田バンプ２４，
２５が溶融し、ろう材である半田によって個別電極パッ
ド１４とＩＣ側電極パッド２１との間が接合される。接
地電極パッド１８と、ＩＣ側電極パッド２２との間も同
様に半田によって接合される。半田バンプ２４，２５の
代わりに、金（Ａｕ）などのボールの周囲を半田で覆う
ようにして接合してもよいことは勿論である。
リップチップ形の半導体基板２３を装着する状態を示
す。半導体基板２３上には、ＩＣ側電極パッド２１，２
２が形成され、その上には半田バンプ２４，２５がそれ
ぞれ形成される。半導体基板２３を配線基板１１上に載
置した状態で、周囲から加熱すれば、半田バンプ２４，
２５が溶融し、ろう材である半田によって個別電極パッ
ド１４とＩＣ側電極パッド２１との間が接合される。接
地電極パッド１８と、ＩＣ側電極パッド２２との間も同
様に半田によって接合される。半田バンプ２４，２５の
代わりに、金（Ａｕ）などのボールの周囲を半田で覆う
ようにして接合してもよいことは勿論である。
【００１７】図３は、本発明の他の実施例による接続パ
ッドの配置を示す。基板側電極パッド３１，３２は、そ
れぞれ台形に形成され、その長辺側が対向している。各
基板側電極パッド３１，３２の短辺側からは基板側配線
ライン３３，３４がそれぞれ接続される。半導体基板を
装着するときのＩＣ側電極パッド２１，２２の間隔ｂ１
０は、基板側電極パッド３１，３２間の間隔ｂ１１より
も小さくすることができる。
ッドの配置を示す。基板側電極パッド３１，３２は、そ
れぞれ台形に形成され、その長辺側が対向している。各
基板側電極パッド３１，３２の短辺側からは基板側配線
ライン３３，３４がそれぞれ接続される。半導体基板を
装着するときのＩＣ側電極パッド２１，２２の間隔ｂ１
０は、基板側電極パッド３１，３２間の間隔ｂ１１より
も小さくすることができる。
【００１８】
【００１９】
【００２０】
【発明の効果】以上のように本発明によれば、配線基板
側の接続パッド間隔は小さくしないでも半導体集積回路
側の接続パッドの間隔を小さくすることができ、半導体
集積回路の製造コストの低減および製造歩留まりの向上
を図ることができる。
側の接続パッド間隔は小さくしないでも半導体集積回路
側の接続パッドの間隔を小さくすることができ、半導体
集積回路の製造コストの低減および製造歩留まりの向上
を図ることができる。
【００２１】
【図１】本発明の一実施例による配線基板の概略的な平
面図である。
面図である。
【図２】図１図示の実施例による集積回路の装着構造を
示す概略的な断面図である。
示す概略的な断面図である。
【図３】本発明の他の実施例による配線基板の概略的な
平面図である。
平面図である。
【図４】従来からの配線基板１の電極配置を示す概略的
な平面図である。
な平面図である。
１１ 配線基板 １２，１４ 個別電極パッド １３，１５ 個別電極ライン １６ 信号線ライン １７ 接地線ライン １８ 接地電極パッド ２１，２２ ＩＣ側電極パッド ２３ 半導体基板 ２４，２５ 半田バンプ ３１，３２ 基板側電極パッド ３３，３４ 基板側配線ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 秀生 鹿児島県姶良郡隼人町内999番地３ 京 セラ株式会社鹿児島隼人工場内 (56)参考文献 特開 平１−251146（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (1)
- 【請求項１】 集積回路および配線基板にそれぞれ２列
以上に配列される複数の接続パッドを設け、集積回路と
配線基板とで図心を対向配置させた接続パッド同士が双
方の接続パッドに溶融して拡がったろう材を介して接合
する集積回路の装着構造において、 配線基板に設けられる複数の接続パッドには、直線状に
配列され、該配列方向と直交する方向に、所定の間隔を
あけて配置される２列の接続パッドが含まれ、 該２列の接続パッドは、互いに他方の列に近い方の辺が
長く、遠い方の辺が短い台形であり、 これら台形状の接続パッドと接合される集積回路の接続
パッドは、対応する配線基板に設けられる接続パッド
と、図心の位置および面積が等しい矩形となるように形
成されることを特徴とする集積回路の装着構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04202697A JP3073101B2 (ja) | 1992-07-29 | 1992-07-29 | 集積回路の装着構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04202697A JP3073101B2 (ja) | 1992-07-29 | 1992-07-29 | 集積回路の装着構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653278A JPH0653278A (ja) | 1994-02-25 |
| JP3073101B2 true JP3073101B2 (ja) | 2000-08-07 |
Family
ID=16461665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04202697A Expired - Fee Related JP3073101B2 (ja) | 1992-07-29 | 1992-07-29 | 集積回路の装着構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073101B2 (ja) |
-
1992
- 1992-07-29 JP JP04202697A patent/JP3073101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653278A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316838B1 (en) | Semiconductor device | |
| JP3516608B2 (ja) | 半導体装置 | |
| US20010003375A1 (en) | Dual-die integrated circuit package | |
| JP2014187410A (ja) | 基板とこの基板の第１の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 | |
| JPH06216182A (ja) | チップ・オン・ボード組立体およびその製造方法 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP3073101B2 (ja) | 集積回路の装着構造 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| JP3246129B2 (ja) | 半導体素子の製造方法 | |
| JP2708696B2 (ja) | 半導体素子実装コネクタ | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| KR100572515B1 (ko) | 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP4493795B2 (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH04102366A (ja) | ２チップ回路の実装構造 | |
| JP2973712B2 (ja) | 平行平板型コンデンサの電極取り付け構造 | |
| JPH02254747A (ja) | チップパッケージ | |
| JPH02192155A (ja) | 半導体装置 | |
| JPH0677284A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |