KR100572515B1 - 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법 - Google Patents

볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법 Download PDF

Info

Publication number
KR100572515B1
KR100572515B1 KR1019990009205A KR19990009205A KR100572515B1 KR 100572515 B1 KR100572515 B1 KR 100572515B1 KR 1019990009205 A KR1019990009205 A KR 1019990009205A KR 19990009205 A KR19990009205 A KR 19990009205A KR 100572515 B1 KR100572515 B1 KR 100572515B1
Authority
KR
South Korea
Prior art keywords
solder ball
pad
solder
ball
grid array
Prior art date
Application number
KR1019990009205A
Other languages
English (en)
Other versions
KR20000060671A (ko
Inventor
박태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990009205A priority Critical patent/KR100572515B1/ko
Publication of KR20000060671A publication Critical patent/KR20000060671A/ko
Application granted granted Critical
Publication of KR100572515B1 publication Critical patent/KR100572515B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지의 베이스 기판에 형성된 솔더볼 패드를 소정 극으로 대전시키고, 솔더볼 패드와 대향하는 솔더볼 마스크에 안착된 솔더볼은 솔더볼 패드와 반대 극으로 대전시키고, 솔더볼 패드와 솔더볼을 접근시켜 솔더볼 패드와 솔더볼의 사이에 작용하는 쿨롱력에 의하여 솔더볼 패드에 솔더볼이 임시 어탯치되도록 한 후, 솔더볼 패드에 어탯치된 솔더볼을 리플로우(reflow) 방식으로 어탯치한 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법에 관한 것으로, 본 발명에 의하면 인쇄회로기판과 전기적으로 연통된 솔더볼 패드를 소정 극성으로 대전시키고, 솔더볼 패드에 안착되는 솔더볼을 솔더볼 패드와 다른 극성으로 대전시켜 솔더볼 패드와 솔더볼 사이에 작용하는 쿨롱력에 의하여 솔더볼 패드에 솔더볼을 안착시켜 솔더볼 패드와 솔더볼의 미스 얼라인먼트 및 볼 그리드 어레이 패키지에 휨이 발생하더라도 솔더볼 어탯치 공정 불량이 발생하지 않도록 한다.
볼 그리드 어레이 패키지, BGA, 솔더볼, 어탯치

Description

볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법{Ball grid array package and method of attaching solder balls to a ball grid array package}
도 1은 본 발명에 의한 볼 그리드 어레이 패키지의 솔더볼 패드에 솔더볼을 얼라인먼트시킨 상태에서 솔더볼과 솔더볼 패드를 대전시킨 것을 도시한 개념도.
도 2a는 본 발명에 의한 볼 그리드 어레이 패키지의 솔더볼 패드와 솔더볼이 대전력에 의하여 임시적으로 부착된 것을 도시한 개념도.
도 2b는 도 2a의 솔더볼을 리플로우하여 솔더볼 패드에 부착한 것을 도시한 개념도.
도 3은 본 발명의 다른 실시예를 도시한 개념도.
도 4는 본 발명의 또다른 실시예를 도시한 개념도.
본 발명은 볼 그리드 어레이 패키지(Ball Grid Array package;BGA) 및 볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법에 관한 것으로 더욱 상세하게는 볼 그리드 어레이 패키지의 베이스 기판에 형성된 솔더볼 패드를 소정 극으로 대전 시키고, 솔더볼 패드와 대향하는 솔더볼 마스크에 안착된 솔더볼은 솔더볼 패드와 반대 극으로 대전시키고, 솔더볼 패드와 솔더볼을 접근시켜 솔더볼 패드와 솔더볼의 사이에 작용하는 쿨롱력에 의하여 솔더볼 패드에 솔더볼이 임시 어탯치되도록 한 후, 솔더볼 패드에 어탯치된 솔더볼을 리플로우(reflow) 방식으로 어탯치한 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법에 관한 것이다.
최근들어 전자 산업, 컴퓨터 산업, 정보통신산업 등 대부분의 산업에 많은 영향을 미치는 고성능 반도체 제품에 의하여 반도체 제품이 사용된 거의 모든 제품은 보다 소형화되면서도 뛰어난 성능을 갖는 것이 가능해지고 있다.
이와 같은 역할을 하는 반도체 제품을 제조하기 위해서는 반도체 제조 공정에 의하여 반도체 칩을 제조하는 공정, 제조된 반도체 칩으로 외부 데이터가 입력되도록 하거나 반도체 칩 내부에서 처리된 데이터가 외부로 출력되도록 함과 동시에 반도체 칩을 열악한 외부 환경에 대하여 보호하는 역할을 하는 패키지 공정을 필요로 한다.
최근 반도체 칩을 제조하는 공정이 급속히 개발되면서 단위 면적당 보다 많은 반도체 소자가 집적되고, 이로 인하여 일정 데이터를 단위 시간당 처리 할 수 있는 처리 속도 또한 빨라지고 있으며, 반도체 칩을 패키징하는 패키지 기술 역시 급속히 발전되면서 반도체 칩의 크기와 대등한 칩 스케일 패키지가 개발되어 작으면서도 강력한 성능을 갖는 반도체 제품이 널리 보급되고 있다.
이와 같은 칩 스케일 패키지의 일종으로 최근 개발된 볼 그리드 어레이 패키 지는 종래 핀 그리드 어레이 패키지(Pin Grid Array package;PGA)에 비하여 취급이 간편하고, 입출력 핀의 손상이 적은 장점을 갖고 있다.
이와 같은 장점을 갖는 볼 그리드 어레이 패키지는 일례로 일측면에는 반도체 칩의 범프와 와이어 본딩되도록 마련된 인쇄회로패턴이 형성되고 타측면에는 인쇄회로패턴과 전기적으로 연통된 솔더볼 패드를 형성하고, 솔더볼 패드에 솔더볼을 어탯치 시키는 타입과, 다른 일례로 플랙시블한 폴리이미드 수지 계열의 베이스 기판의 일측면에 반도체 칩을 부착시키고 타측면에는 반도체 칩의 범프와 본딩되는 빔리드 및 빔리드와 연결된 솔더볼 패드를 형성하고 솔더볼 패드에 솔더볼을 어탯치 시킨 타입이 있으며, 이외에도 많은 종류의 볼 그리드 어레이 패키지가 개발된 바 있다.
이와 같이 다양한 구성을 갖는 볼 그리드 어레이 패키지는 사용 목적에 따라서 독특한 구성을 갖지만 대부분의 볼 그리드 어레이 패키지는 공통적으로 외부 입, 출력 단자로 솔더볼을 사용하는 것은 공통성을 갖고 있다.
따라서 대부분의 볼 그리드 어레이 패키지는 솔더볼 패드의 크기 및 솔더볼 패드와 솔더볼 패드간 간격이 다를뿐 공통적으로 솔더볼 패드에 솔더볼을 가접착시킨 후 리플로우 방식으로 솔더볼 패드에 솔더볼을 녹여 접착시키는 방법을 사용하고 있다.
종래 솔더볼을 솔더볼 패드에 어탯치 시키는 과정을 일례로 살펴보면 먼저, 볼 그리드 어레이 패키지에 형성된 각각의 솔더볼 패드와 대응하면서 솔더볼이 안착된 솔더볼 마스크를 솔더볼 패드에 정확하게 얼라인먼트시킨 후, 솔더볼 패드와 솔더볼이 소정 거리를 이루도록 접근시킨 후 볼 그리드 어레이 패키지 및 솔더볼 마스크를 반전시켜 솔더볼 패드에 솔더볼이 안착되도록 한 후 솔더볼을 소정 온도에서 리플로우시켜 솔더볼 패드에 솔더볼을 어탯치한다.
그러나, 이와 같은 방식에 의하여 볼 그리드 어레이 패키지의 솔더볼 패드에 솔더볼을 안착시키는 방법을 사용하기 위해서는 다음의 조건이 충족되어야만 한다.
첫 번째 조건으로, 솔더볼 패드와 솔더볼의 얼라인먼트가 매우 정밀하여야 하는 것이다. 이는 크기가 매우 작은 솔더볼을 역시 크기가 매우 작은 솔더볼 패드에 얼라인먼트시키는 과정에서 조금이라도 얼라인먼트가 잘못될 경우 모든 솔더볼이 솔더볼 패드에 안착되지 못하기 때문이다.
두 번째 조건으로, 솔더볼 패드가 형성된 볼 그리드 어레이 패키지가 솔더볼 마스크와 평행을 이루어야 한다는 것이다. 즉, 솔더볼 마스크와 볼 그리드 어레이 패키지의 얼라인먼트는 잘 되었지만 솔더볼 마스크에 비하여 휨이 쉽게 발생하는 볼그리드 어레이 패키지에 미세한 휨이 발생하더라도 솔더볼의 직경이 매우 작기 때문에 솔더볼 패드에 솔더볼이 정확하게 안착되지 못하고 이와 같은 상태로 솔더볼 패드와 솔더볼 마스크가 반전될 경우 솔더볼은 솔더볼 패드에 정확하게 안착되지 못하게 된다.
그러나, 앞서 설명한 두 가지 조건을 모두 충족하기가 용이하지 못하여 솔더볼 패드에 솔더볼이 정확하게 안착되기 어려운 문제점이 있다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목 적은 솔더볼이 안착된 솔더볼 마스크와 솔더볼이 어탯치될 솔더볼 패드의 얼라인먼트가 소정 범위 내에서 미스 얼라인먼트되어도 솔더볼이 솔더볼 패드에 정확히 어탯치 되도록 함에 있다.
본 발명의 다른 목적은 볼 그리드 어레이 패키지에 휨이 발생하여 솔더볼과 솔더볼 패드의 간격이 소정 범위 내에서 불규칙하더라도 솔더볼 패드에 솔더볼이 정확하게 어탯치 되도록 함에 있다.
본 발명의 또다른 목적은 후술될 본 발명의 상세한 설명에서 보다 명확해질 것이다.
이와 같은 본 발명의 목적을 달성하기 위한 볼 그리드 어레이 패키지는 반도체 칩이 일측면에 부착된 베이스 기판과, 베이스 기판의 타측면에 형성된 복수개의 도전성 패드와, 각각의 도전성 패드와 대응하여 연결되며 반도체 칩과 전기적으로 연결된 인쇄회로패턴과, 인쇄회로패턴에 대하여 절연되도록 베이스 기판의 일측면에 일측 단부가 노출되고, 도전성 패드에 대하여 절연되도록 도전성 패드상에 타측 단부가 노출되며 소정 극성으로 대전되는 대전패턴과, 대전패턴과 반대 극성으로 대전되어 대전패턴에 쿨롱력에 의하여 피착된 후 소정 온도에서 용융되어 대전패턴 및 도전성 패드에 어탯치되는 볼(ball) 형상의 입출력 단자를 포함한다.
또한, 본 발명에 의한 볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법은 패드에 소정 극성을 갖도록 대전시키고 입출력 단자가 패드와 반대 극성을 갖도록 대전시키는 단계와, 패드와 입출력 단자를 접근시켜 패드와 단자가 전기적인 힘 에 의하여 일시적으로 부착되도록 하는 단계와, 패드에 부착된 입출력 단자를 소정 온도로 가열하여 패드에 입출력 단자를 어탯치하는 단계를 포함한다.
이하, 본 발명에 의한 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼을 어탯치 하는 방법을 첨부된 도면을 참조하여 설명하기로 한다.
볼 그리드 어레이 패키지에 솔더볼을 어탯치하는 방법을 설명하면, 첨부된 도 1에 도시된 바와 같이 인쇄회로기판(10) 또는 폴리이미드 기판의 일측면에 인쇄회로패턴(20)이 형성되고 타측면에 인쇄회로패턴(20)과 전기적으로 연통된 솔더볼 패드(30)가 형성되고 인쇄회로패턴(20)과 반도체 칩(40)의 본딩 패드(45)가 와이어 본더에 의하여 와이어 본딩 된 볼 그리드 어레이 패키지(100)의 솔더볼 패드(30)는 일실시예로 (+)극으로 대전된다.
이를 구현하기 위하여 각 솔더볼 패드(30)와 연결된 인쇄회로패턴(20)에는 가늘고 긴 대전 핀(200)이 접촉되고 대전 핀(200)은 제너레이터(300)와 전기적으로 연통된다.
(+)극으로 대전된 볼 그리드 어레이 패키지(100)의 각 솔더볼 패드(30)와 대응하여 대향하는 솔더볼 마스크(400)는 솔더볼 패드(30)와 반대 극성인 (-)극으로 대전되는 바, 이를 구현하기 위하여 솔더볼 마스크(400)는 도전성으로 제작되며 역시 제너레이터(300)와 전기적으로 연통된다.
이때, 솔더볼 마스크(400)의 솔더볼 수납홈(410)에 이미 안착된 솔더볼(420) 또한 솔더볼 패드(30)와 반대 극성인 (-)로 대전됨은 당연하다.
이후, 도 2a에 도시된 바와 같이 솔더볼 마스크(400)를 솔더볼 패드(30)로 향한 방향으로 볼 그리드 어레이 패키지(100)에 조금씩 접근시키게 되면 솔더볼 패드(30)와 솔더볼 마스크(400)에 안착된 솔더볼(420) 사이에는 쿨롱력이 작용하게 되고 솔더볼 패드(30)와 솔더볼(420)의 거리가 가까워질수록 쿨롱력은 점차 커지게 되어 솔더볼 패드(30)와 솔더볼(420)이 최초 접촉되기 이전에 솔더볼(420)은 솔더볼 패드(30)로 이동하여 쿨롱력에 의하여 부착된 상태가 된다.
이는 솔더볼(420)의 직경 및 중량이 미세하기 때문에 솔더볼(420)과 솔더볼 패드(30)가 충분히 대전되어 있을 경우 가능하며, 솔더볼 마스크(400)와 솔더볼 패드(30)의 얼라인먼트가 소정 범위 내에서 어긋나 있어도 쿨롱력에 의하여 솔더볼(420)이 솔더볼 패드(30)에 부착되는 것이 가능하며, 솔더볼(420)과 솔더볼 패드(30)가 충분히 대전되어 있을 경우에는 볼 그리드 어레이 패키지(100)에 소정 휨이 발생하더라도 솔더볼 패드(30)에 솔더볼(420)이 충분히 부착될 수 있게 된다.
이후, 도 2b에 도시된 바와 같이 볼 그리드 어레이(100)는 반전된 후 솔더볼(420)은 리플로우 방식 등에 의하여 솔더볼 패드(30)에 완전히 어탯치된다.
그러나, 솔더볼 패드(30)에 솔더볼(420)을 쿨롱력에 의하여 부착시키기 위해서는 무엇보다도 충분한 쿨롱력이 요구되고, 솔더볼 패드(30)와 솔더볼(420)에 충분한 쿨롱력을 가해졌을 경우 솔더볼 패드(30)와 솔더볼(420)의 피착이 원활하게 이루어질 수 있는 반면 솔더볼 패드(30)와 전기적으로 연통된 반도체 칩(40)에 불필요한 전기적 신호가 입력됨으로서 반도체 칩(40)에 전기적 쇼크가 발생할 수 있다.
이와 같이 부수적으로 발생하는 문제점을 극복하기 위해서 솔더볼(420)을 솔 더볼 패드(30)에 어탯치한 이후에 인쇄회로패턴(20)과 반도체 칩(40)의 본딩패드(45)를 와이어 본딩할 수도 있겠지만, 볼 그리드 어레이 패키지(100)의 특성상 솔더볼 어탯치 공정이 거의 마지막 공정인 것을 감안할 때(경우에 따라서는 소비자가 솔더볼 어탯치되지 않은 볼 그리드 어레이 패키지를 구입한 후 필요한 시점에서 볼 그리드 어레이 패키지에 솔더볼 직접 어탯치하여 사용할 수도 있음으로), 이와 같은 공정의 변경은 현실성이 결여된 것으로 본 발명에서는 이와 같은 부수적인 문제점을 보완 및 극복하기 위하여 도 3 또는 도 4에는 볼 그리드 어레이 패키지의 다른 2 개의 실시예가 제시되고 있다.
첨부된 도 3을 참조하면, 반도체 칩(40)의 본딩 패드(45)와 인쇄회로패턴(20)이 와이어 본딩된 상태에서 솔더볼 패드(30)에 솔더볼(420)을 어탯치할 때 솔더볼 패드(30)와 솔더볼(420)에 다른 극성을 가해 솔더볼(420)과 솔더볼 패드(30) 사이에 쿨롱력이 형성되더라도 전기적 신호가 인쇄회로패턴(20)에는 인가되지 않토록 인쇄회로패턴(20)에는 절연체(25)에 의하여 절연된 대전판(50)이 형성되는데, 대전판(50)은 솔더볼 패드(30)의 중앙에 형성된 개구에 위치하는 것이 바람직하다.
즉, 대전판(50)의 일측 단부는 인쇄회로패턴(20)과 절연되어 인쇄회로기판 (10)또는 폴리이미드 기판의 일측면에 형성되고, 타측 단부는 솔더볼 패드(30)와 절연된 상태로 솔더볼 패드(30)의 중앙 부분에 위치된다.
따라서, 솔더볼(420)은 솔더볼 패드(30)의 중앙 부분에 임시적으로 부착되었다가 리플로우 과정을 거치면서 비로소 솔더볼 패드(30)에 전기적으로 어탯치되고, 솔더볼 패드(30)와 인쇄회로패턴(20) 및 반도체 칩(40)은 전기적으로 연통된다.
도 4는 구조가 복잡한 인쇄회로패턴(20) 부분에 대전판(50)을 형성할 경우 와이어 본딩 등의 공정에 영향을 미침과 동시에 대전판(50) 형성이 어려운 것을 감안하여 대전판(50)과 인쇄회로패턴(20)을 분리 형성한 것을 제외하면 도 3의 실시예와 유사하며 이 경우 역시 솔더볼 패드(30)와 대전판(50)이 절연되어 대전판(50)에 솔더볼(420)을 임시적으로 부착한 후 리플로우함으로써 솔더볼 패드(30)와 인쇄회로패턴(20) 및 반도체 칩(40)은 전기적으로 연통된다.
도 3, 도 4의 미설명 도면부호 200은 대전 핀이고, 300은 제너레이터이다.
이상에서 상세하게 설명한 바와 같이, 인쇄회로기판과 전기적으로 연통된 솔더볼 패드를 소정 극성으로 대전시키고, 솔더볼 패드에 안착되는 솔더볼을 솔더볼 패드와 다른 극성으로 대전시켜 솔더볼 패드와 솔더볼 사이에 작용하는 쿨롱력에 의하여 솔더볼 패드에 솔더볼을 안착시켜 솔더볼 패드와 솔더볼의 미스 얼라인먼트 및 볼 그리드 어레이 패키지에 휨이 발생하더라도 솔더볼 어탯치 공정 불량이 발생하지 않토록 하는 효과가 있다.

Claims (4)

  1. 반도체 칩이 일측면에 부착된 베이스 기판과;
    상기 베이스 기판의 타측면에 형성된 복수개의 도전성 패드와;
    각각의 상기 도전성 패드와 대응하여 연결되며 상기 반도체 칩과 전기적으로 연결된 인쇄회로패턴과;
    상기 인쇄회로패턴에 대하여 절연되도록 상기 베이스 기판의 일측면에 일측 단부가 노출되고, 상기 도전성 패드에 대하여 절연되도록 상기 도전성 패드상에 타측 단부가 노출되며 소정 극성으로 대전되는 대전패턴과;
    상기 대전패턴과 반대 극성으로 대전되어 상기 대전패턴에 쿨롱력에 의하여 피착된 후 소정 온도에서 용융되어 상기 대전패턴 및 상기 도전성 패드에 어탯치되는 볼(ball) 형상의 입출력 단자를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 대전패턴은 절연부재에 의하여 절연된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 볼 그리드 어레이 패키지의 패드에 볼 형상의 입출력 단자를 어탯치하는 방법에 있어서,
    상기 패드에 소정 극성을 갖도록 대전시키고 상기 입출력 단자가 상기 패드 와 반대 극성을 갖도록 대전시키는 단계와;
    상기 패드와 상기 입출력 단자를 접근시켜 상기 패드와 상기 단자가 전기적인 힘에 의하여 일시적으로 부착되도록 하는 단계와;
    상기 패드에 부착된 상기 입출력 단자를 소정 온도로 가열하여 상기 패드에 상기 입출력 단자를 어탯치하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지에 입출력 단자를 어탯치하는 방법.
  4. 제 3 항에 있어서, 상기 패드와 상기 입출력 단자는 제너레이터에 의하여 상호 반대 극성으로 대전되는 것을 특징으로 하는 볼 그리드 어레이 패키지에 입출력 단자를 어탯치하는 방법.
KR1019990009205A 1999-03-18 1999-03-18 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법 KR100572515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009205A KR100572515B1 (ko) 1999-03-18 1999-03-18 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009205A KR100572515B1 (ko) 1999-03-18 1999-03-18 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법

Publications (2)

Publication Number Publication Date
KR20000060671A KR20000060671A (ko) 2000-10-16
KR100572515B1 true KR100572515B1 (ko) 2006-04-24

Family

ID=19576947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009205A KR100572515B1 (ko) 1999-03-18 1999-03-18 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법

Country Status (1)

Country Link
KR (1) KR100572515B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057351A (ko) * 2001-01-04 2002-07-11 윤종용 볼 그리드 어레이 패키지와 그 실장 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283521A (ja) * 1994-04-06 1995-10-27 Fujitsu Ltd 成形ハンダ搭載方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283521A (ja) * 1994-04-06 1995-10-27 Fujitsu Ltd 成形ハンダ搭載方法

Also Published As

Publication number Publication date
KR20000060671A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US5247423A (en) Stacking three dimensional leadless multi-chip module and method for making the same
US6062873A (en) Socket for chip package test
US7119427B2 (en) Stacked BGA packages
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US7745944B2 (en) Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US6031284A (en) Package body and semiconductor chip package using same
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JPS63503346A (ja) 反転チップキャリア
KR20150041029A (ko) Bva 인터포저
JP2003133518A (ja) 半導体モジュール
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
JP2002237549A (ja) 半導体装置
KR100572515B1 (ko) 볼 그리드 어레이 패키지 및 볼 그리드 어레이 패키지에 솔더볼 을 어탯치하는 방법
JP4042539B2 (ja) Csp接続方法
JPH0955466A (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
US6208027B1 (en) Temporary interconnect for semiconductor devices
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
JPH06268141A (ja) 電子回路装置の実装方法
JPS60123093A (ja) 半導体装置の装着方法
KR20080107589A (ko) 플립 칩 패키지
KR101123800B1 (ko) 반도체 패키지
JP4767556B2 (ja) 半導体装置
JPH1074885A (ja) 高密度集積回路パッケージ
JPH1117307A (ja) 半導体装置の実装構造
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee