JPH0955466A - 積層型の半導体パッケージ及び積層型のパッケージソケット - Google Patents

積層型の半導体パッケージ及び積層型のパッケージソケット

Info

Publication number
JPH0955466A
JPH0955466A JP7292960A JP29296095A JPH0955466A JP H0955466 A JPH0955466 A JP H0955466A JP 7292960 A JP7292960 A JP 7292960A JP 29296095 A JP29296095 A JP 29296095A JP H0955466 A JPH0955466 A JP H0955466A
Authority
JP
Japan
Prior art keywords
stacked
package
semiconductor package
support means
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7292960A
Other languages
English (en)
Other versions
JP2638758B2 (ja
Inventor
Kyu Jin Lee
揆 鎭 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0955466A publication Critical patent/JPH0955466A/ja
Application granted granted Critical
Publication of JP2638758B2 publication Critical patent/JP2638758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 既存のパッケージの形態を変えることなく適
用できる積層型の半導体パッケージを提供する。 【解決手段】 積層させる半導体パッケージ３２、３４
の外部リード３６、３８の間に積層方向に複数個の支持
バー３０を嵌めこみ、支持バー３０に塗布されている鉛
のメッキをソルダリフロー処理してそれぞれの半導体パ
ッケージ３２、３４の外部リード３６、３８を電気的に
連結することによって複数の半導体パッケージを積層さ
せる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は積層型の半導体パッ
ケージに係り、より具体的には、積層される半導体パッ
ケージを支持する支持バーによって外部リードの間の電
気的な連結が行なわれる積層型の半導体パッケージに関
するものである。
【０００２】
【従来の技術】一般的に、積層型の半導体パッケージ
は、プリント回路基板等の基板上に半導体素子を実装す
る際に、その実装密度を高めるための方法の一つであ
る。特に、メモリー用の半導体チップの場合に入出力端
子であるリードを並列に連結してメモリー容量を増加さ
せる方法があり、このために同一のパッケージを二つ以
上積層させたり、二つ以上の半導体チップを積層した後
に一つのパッケージ本体に樹脂封止する方法等が使用さ
れている。
【０００３】前者、即ち積層型のパッケージの場合に
は、電気的な機能が類似であり、積層される各パッケー
ジで対応するように位置される外部リードを連結するた
めに、特殊な形態のパッケージを製造する必要がある。
【０００４】例えば、図５に示すように別の基板１０を
二つの半導体装置１２と１４との間に置いてソルダボー
ル（ｓｏｌｄｅｒ ｂａｌｌ）８を使用して電気的な連
結をするものが米国特許第５，２４７，４２３号に開示
されている。図５からわかるように、外部リードとして
の金属導線４はボンディングワイヤによって基板１０上
の半導体チップ２と電気的に連結され、また、ビアホー
ル（ｖｉａ ｈｏｌｅ）６、ソルダボールパッド５、ソ
ルダボール８とも電気的に連結される。このようにして
半導体素子１２と１４との間に電気的な連結が行なわれ
て、積層型のパッケージとしての機能を遂行することが
できる。
【０００５】図６に示すものは日本国特許公開公報第６
０−１３３７４４号に開示されているもので、図５の従
来例とは異なり、中間に基板を使用せず、パッケージの
外部リードのそれぞれを半田づけして積層させるもので
ある。半導体素子２２、２４の外部リード２６、２８
は、その根元部分に挿入溝２０を具備している。下方に
位置した半導体素子２４の挿入溝２０に上方の半導体素
子２２の外部リード２６を挿入してからソルダーリング
（ｓｏｌｄｅｒｉｎｇ）処理をして二つの半導体素子を
積層させる。
【０００６】
【発明が解決しようとする課題】しかし、このような積
層構造を有する半導体パッケージはその施設投資および
作業性等を考慮すると効率的なものではない。例えば、
図５の場合には積層のための別途の基板とソルダボール
等を使用しなければならないので、その工程段階が増え
るようになり、ソルダボールの接着部分の信頼性等も問
題となる。また、図６の場合にも、外部リード２６、２
８を挿入溝２０が形成されるように特殊に製作しなけれ
ばならないし、各パッケージのピンの数が多くなる場合
には外部リードもそれに応じて細くなるので、挿入溝を
作ることが難しくなり、外部の衝撃によって外部リード
が容易に破損されうるという短所も生ずる。
【０００７】本発明の目的は、別途の施設投資を必要と
せず、既存のパッケージの形態を変形させない積層型の
半導体パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明に係る積層型半導
体パッケージは、積層される半導体パッケージの外部リ
ード間に鉛がメッキされている支持バーが嵌めこまれて
おり、電気的な機能が類似した各パッケージの外部リー
ドはこのような支持バーをソルダリフロー処理すること
によって電気的に相互に連結される。
【０００９】
【発明の実態の形態】図１は本発明による積層型の半導
体パッケージを示している図面である。半導体素子３４
の上に積層される半導体素子３２を配置してから、支持
バー３０（ｓｕｐｐｏｒｔｉｎｇ ｂａｒ）を外部リー
ド３６、３８の間に嵌めこむ。支持バー３０は非伝導性
の材質の支持バー３０に電気伝導性の物質を塗布した構
造をもつこともでき、電気伝導性の材質の支持バー３０
に絶縁物質を塗布した構造をもつこともできる。塗布さ
れる伝導性の物質としては、銅、アルミニウム、金また
は鉄−ニッケル合金等を使用することができる。塗布さ
れた伝導性の物質や、絶縁物質が塗布されなかった伝導
性の支持バー３０の部分には電気メッキ法等を使用して
鉛を被覆する。
【００１０】図２は、支持バーの構成例を示す図であ
る。図２（ａ）に示す支持バーは、電気伝導性材質から
なる支持バーの片側を絶縁物質３１ａでコーティング
し、逆側を鉛３１ｂでメッキしたものである。また、図
２（ｂ）に示す支持バーは、非伝導性材質からなる支持
バーの両側に電気伝導性の物質３１ｃを塗布し、鉛メッ
キしたものである。また、図２（ｃ）に示す支持バー
は、非伝導性材質からなる支持バーの片側に電気伝導性
の物質３１ｃを塗布し、鉛メッキしたものである。な
お、図２（ｂ）に示すような支持バーは、当該支持バー
が接触する両側の外部リードをそれぞれ相互連結させる
場合に使用される。
【００１１】２個以上の半導体素子の外部リードの間に
図１に示したように支持バー３０を嵌めこんだ状態で、
ソルダリフロー（ｓｏｌｄｅｒ ｒｅｆｌｏｗ）工程を
行うと、塗布された鉛によって支持バーと外部リードが
連結される。例えば、図２（ｃ）に示す支持バ−では、
伝導性の物質は非伝導性の支持バー３０の一方のみに塗
布されているので（また、図２（ａ）の場合は、絶縁物
質は伝導性の支持バー３０の一方のみに被覆されている
ので）支持バー３０と接触している両側の外部リードの
うち一方のみが下方の外部リードと電気的に連結されて
積層型のパッケージが完成される。このような積層型の
半導体パッケージは、簡単に製造することができる支持
バー３０によって達成され、既存のパッケージの構造を
変形させないでもそのままに適用することができる。
【００１２】図３は本発明による支持バーを使用して多
数個の半導体パッケージ、例えば８個の半導体素子を積
層した構造の半導体パッケージを示す。積層されたそれ
ぞれの半導体パッケージ４２のリード４０は支持バー４
４によって電気的に相互に連結されているばかりでな
く、半導体パッケージ４２が支持バー４４によって機械
的に安定に支持されている。
【００１３】図４は本発明による支持バーを利用した積
層型の半導体パッケージソケットを示した図面である。
このような積層型の半導体パッケージソケットは上述の
ように、半導体パッケージ５２を支持バー５４を使用し
て積層させるとき、パッケージのリード５０を電気的に
連結させてから、一定の回路パターンが形成されている
ソケット基板５６の上に載置してソケットの蓋５８を閉
じてから、ソルダリフロー工程処理をすればよいので、
極めて簡単なプロセスを利用して本発明の効果を得るこ
とができる。このような積層型の半導体パッケージソケ
ットはソケット基板５６の下に具備されているリードや
ボール６０によって外部基板と電気的に連結される。
【００１４】
【発明の効果】以上の説明のように本発明によれば、支
持バーを使用して半導体パッケージを積層させるので、
各種形態の半導体パッケージ、例えばＳＯＪ、ＳＯＰ、
ＰＬＣＣ、ＱＦＰ、ＴＳＯＰ、ＴＱＦＰ等、殆どすべて
の形態の半導体パッケージを積層するのに、別途の施設
投資や作業等を必要とせず実施することができる。
【図面の簡単な説明】
【図１】本発明による積層型の半導体パッケージに使用
される支持バーが結合された状態を示す構造図である。
【図２】本発明による積層型の半導体パッケージに使用
される支持バーの構造図である。
【図３】本発明による支持バーを利用した積層型の半導
体パッケージである。
【図４】本発明による支持バーを利用した積層型のパッ
ケージソケットである。
【図５】従来の積層型の半導体パッケージの一例として
各半導体素子の電気的な連結のために別途の基板を使用
した積層型の半導体パッケージを示す。
【図６】従来の積層型の半導体パッケージの一例として
各半導体素子の電気的な連結のために挿入溝を有する外
部リードを使用した積層型の半導体パッケージを示す。
【符号の説明】
２ 半導体チップ ４ 金属導線 ６ ビアホール ８ ソルダボール １０ 基板 １２、１４ 半導体パッケージ素子 ２０ 挿入溝 ２２、２４ 半導体素子 ２６、２８ パッケージリード ３０ 支持バー ３２、３４ 半導体素子 ３６、３８ パッケージリード ４０、５０ パッケージリード ４２、５２ 半導体素子 ４４、５４ 支持バー ５６ 回路基板 ５８ ソケットの蓋

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一方の側面から突出されて折
    曲形成されている複数の外部リードを有する半導体パッ
    ケージが積層された積層型の半導体パッケージにおい
    て、 前記半導体パッケージの外部リード間には半導体パッケ
    ージの積層方向に複数個の支持手段が嵌めこまれてお
    り、 該支持手段は、それぞれの支持手段が嵌めこまれている
    外部リードと接触される部分に鉛がメッキされており前
    記積層方向の外部リードを電気的に連結することを特徴
    とする積層型の半導体パッケージ。
  2. 【請求項２】 前記支持手段は、絶縁体の一部に電気伝
    導性の物質を塗布し、その上に鉛をメッキしたものであ
    ることを特徴とする請求項１記載の積層型の半導体パッ
    ケージ。
  3. 【請求項３】 前記電気伝導性の物質は、銅、アルミニ
    ウム、金、鉄−ニッケル合金から構成されたグループか
    ら選択されることを特徴とする請求項２記載の積層型の
    半導体パッケージ。
  4. 【請求項４】 前記支持手段は、電気伝導体の一部に絶
    縁物質を塗布し、該絶縁物質が塗布されなかった部分に
    鉛をメッキしたことを特徴とする請求項１記載の積層型
    の半導体パッケージ。
  5. 【請求項５】 複数個の半導体素子が積層されている積
    層型の半導体パッケージと、所定の回路パターンが形成
    されている回路基板と、ソケットの蓋とを具備する積層
    型のパッケージソケットにおいて、 前記積層された半導体パッケージの外部リード間には半
    導体パッケージの積層方向に支持手段が嵌めこまれてお
    り、 該支持手段は各支持手段が嵌めこまれている外部リード
    と接触される部分に鉛がメッキがされてあって前記積層
    方向の外部リードを電気的に連結することを特徴とする
    積層型のパッケージソケット。
  6. 【請求項６】 前記支持手段は、絶縁体の一部に電気伝
    導性の物質を塗布し、その上に鉛をメッキしたものであ
    ることを特徴とする請求項５記載の積層型のパッケージ
    ソケット。
  7. 【請求項７】 前記支持手段は、電気伝導体の一方に絶
    縁物質を塗布し、該絶縁物質が塗布されなかった部分に
    鉛をメッキしたものであることを特徴とする請求項５記
    載の積層型のパッケージソケット。
JP7292960A 1995-08-16 1995-11-10 積層型の半導体パッケージ及び積層型のパッケージソケット Expired - Fee Related JP2638758B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950025175A KR0148082B1 (ko) 1995-08-16 1995-08-16 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
KR1995-25175 1995-08-16

Publications (2)

Publication Number Publication Date
JPH0955466A true JPH0955466A (ja) 1997-02-25
JP2638758B2 JP2638758B2 (ja) 1997-08-06

Family

ID=19423579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7292960A Expired - Fee Related JP2638758B2 (ja) 1995-08-16 1995-11-10 積層型の半導体パッケージ及び積層型のパッケージソケット

Country Status (3)

Country Link
US (1) US5706172A (ja)
JP (1) JP2638758B2 (ja)
KR (1) KR0148082B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028352A (en) * 1997-06-13 2000-02-22 Irvine Sensors Corporation IC stack utilizing secondary leadframes
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6949818B2 (en) * 2002-12-30 2005-09-27 Dongbu Electronics Co., Inc. Semiconductor package and structure thereof
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
JPS60133744A (ja) * 1983-12-21 1985-07-16 Matsushita Electronics Corp 半導体パツケ−ジ
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5613033A (en) * 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits

Also Published As

Publication number Publication date
KR970013289A (ko) 1997-03-29
US5706172A (en) 1998-01-06
KR0148082B1 (ko) 1998-08-01
JP2638758B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
KR100299949B1 (ko) 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
US5225633A (en) Bridge chip interconnect system
US5206188A (en) Method of manufacturing a high lead count circuit board
US6037662A (en) Chip scale package
JP2840317B2 (ja) 半導体装置およびその製造方法
JP2638758B2 (ja) 積層型の半導体パッケージ及び積層型のパッケージソケット
JP2781019B2 (ja) 半導体装置およびその製造方法
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US6348142B1 (en) Electroplating multi-trace circuit board substrates using single tie bar
JPH04316897A (ja) Ｉｃカード
JP3297959B2 (ja) 半導体装置
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection
JP2876789B2 (ja) 半導体モジュール
JP2001024139A (ja) 半導体装置およびその製造方法
JP2950298B2 (ja) 半導体装置の積層構造およびその製造方法
KR200231862Y1 (ko) 반도체 패키지
JPH0319262A (ja) 半導体装置の実装構造
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JPH11102991A (ja) 半導体素子搭載フレーム
JP2573207B2 (ja) 表面実装部品用パツケ−ジ
JP2001319943A (ja) 半導体装置
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees