JPH0685161A - 高密度実装型半導体装置 - Google Patents

高密度実装型半導体装置

Info

Publication number
JPH0685161A
JPH0685161A JP4238015A JP23801592A JPH0685161A JP H0685161 A JPH0685161 A JP H0685161A JP 4238015 A JP4238015 A JP 4238015A JP 23801592 A JP23801592 A JP 23801592A JP H0685161 A JPH0685161 A JP H0685161A
Authority
JP
Japan
Prior art keywords
elements
bumps
lead
semiconductor device
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4238015A
Other languages
English (en)
Inventor
Masaji Ogata
正次 尾形
Teruo Kitamura
輝夫 北村
Kuniyuki Eguchi
州志 江口
Kenji Akeyama
健二 明山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4238015A priority Critical patent/JPH0685161A/ja
Priority to KR1019930006479A priority patent/KR940008070A/ko
Publication of JPH0685161A publication Critical patent/JPH0685161A/ja
Priority to US08/429,463 priority patent/US5602420A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】実装効率の高い半導体装置を提供することを目
的とする。 【構成】表面電極にバンプを形成した半導体素子を複数
個積層し、該素子の周辺に垂直に配列したリードとバン
プを接合することによって複数個の素子が一体化されて
なる構造を特徴とする半導体装置。 【効果】半導体素子の高密度実装が可能になり、電子機
器の小型軽量化，高機能化に役立つ。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を複数個積
層する実装構造に係り、特に実装効率が高い半導体装置
に関する。
【０００２】
【従来の技術】電子電気機器の小型軽量化，高機能化に
伴い、半導体部品には実装効率の高い構造が強く望まれ
ている。こうしたニーズに応えるために、これまでパッ
ケージの小型薄型化が積極的に推進されてきた。特に、
大きなチップをできるだけ小さなパッケージに収納する
ため、パッケージ構造にも種々の改良が加えられてき
た。例えば、リードフレームのダイパッド部に導電性接
着剤を用いて素子を固着し、素子表面の電極とインナー
リードとをワイヤボンディングし、その周辺を封止材料
で封止する構造が知られている。
【０００３】さらに、リードフレームからダイパッドを
なくしてインナーリードに直接素子を固着し、インナー
リードと素子表面の電極とをワイヤボンディングし、そ
の周辺を封止材料で封止する ＬＯＣ（Lead On Chip）
型パッケージが知られている（日経マイクロデバイス
１９９１年２月号，８９頁−９７頁）。
【０００４】しかし、半導体部品の高密度実装構造に対
するニーズは依然強く、最近では、ＴＡＢ（Tape Autom
ated Bonding）あるいは ＴＳＯＰ（Thin Small Outli
nePackage)のような薄型パッケージを複数個重ねて実装
する方式（日経マイクロデバイス１９９２年４月号，５
１頁）や、複数個のチップを一つのパッケージの中に封
止する方式（日経マイクロデバイス １９９１年４月
号，８０頁）も知られている。
【０００５】特に半導体素子を複数個積層する技術とし
ては、素子間をフィルムリードとピンとを用いて接続す
る方式（特開昭61−32560 号）や、素子側面に配線板を
配置して接続する方式（特開昭62−293749号）が知られ
ている。
【０００６】
【発明が解決しようとする課題】上記したようなパッケ
ージ構造に工夫を凝らしたものは、従来型パッケージの
素子の実装効率を著しく改善している。しかしパッケー
ジそのものの実装効率は向上しても、例えば積層したパ
ッケージを固定したり、他の素子との電気的な導通をと
るための枠が必要だったり、各パッケージから伸びたア
ウターリード同士を必要に応じて接合して全体を一つの
アウターリードに成形し直してプリント基板にはんだ付
けしたりするため、チップの投影面積に対して実装面積
がかなり大きくなってしまい、半導体装置全体としての
実装効率は必ずしも良くなかった。さらに、素子をパッ
ケージングしたものを配線基板上に接続するため、はん
だ付けやワイヤボンディング接続等の接続個所が増加
し、半導体素子の電極から別の半導体素子の電極までの
距離が長くなり、実装面積の増大をも招くことになって
いた。また、複数個のチップを積層して一つのパッケー
ジに収納する方式の場合も、チップサイズに比べてパッ
ケージサイズが大きく、さらに、積層可能なチップの枚
数にも限界があった。もちろんこの構造でも配線距離は
長くなるので、構造上の信頼性の低下や回路全体の電気
的な応答速度の低下につながる。
【０００７】上述の半導体素子を複数個積層する方式で
あれば、パッケージサイズに関する問題は解決できるか
もしれないが、例えば素子の周辺からフィルムリードを
引き出し、引き出したフィルムリードに接続したピンに
よって電気的接続をとる場合には、引き出されたフィル
ムリードとは別構成のピンが素子の積層方向に伸びるた
め、製造上簡便に行えて、電気的にも配線距離を短くす
ることが可能であっても、半導体素子の電極から別の半
導体素子の電極までに、フィルムリードを介して接続点
の多い構造となり、やはり電気的信頼性の点で問題があ
る。
【０００８】また素子側面に配線板を配置して素子を接
続する方式（特開昭62−293749号）では、半導体素子同
志が配線板によって固く固定されて柔軟性が無いため、
半導体素子の運転に伴う膨張，収縮の影響を受けざるを
得ない。
【０００９】
【課題を解決するための手段】本発明は上記状況を鑑み
てなされたものであり、実装効率が一段と高く、しかも
半導体装置の運転時の発生熱による応力の問題を除去し
た半導体装置を提供しようとするものである。
【００１０】本発明を要約すると、表面電極にバンプを
形成した半導体素子を複数個積層し、当該素子の周辺に
垂直に配列したリードとバンプを接合することによって
複数個の素子を一体化した半導体装置である。
【００１１】本発明による高密度実装型半導体装置の構
成例を幾つか説明する。
【００１２】第１例 素子の端面に形成された表面電極にバンプを形成した半
導体素子を複数個積層し、該素子の周辺に配列した複数
のリードと対応する該バンプを接合して複数個の素子を
電気的に一体化したことを特徴とする高密度実装型半導
体装置。
【００１３】第２例 素子の端面周辺に形成した複数の表面電極とそれに電気
的に接続された複数のバンプを有する半導体素子を複数
個積層し、該素子の周辺に配列した複数のリードと該バ
ンプを接合することによって複数個の素子を電気的に一
体化したことを特徴とする高密度実装型半導体装置。
【００１４】第３例 素子の端面近傍に形成した多数の表面電極と該表面電極
に対応する複数のバンプを形成した半導体素子を複数個
積層し、該素子の周辺に配列した複数のリードと該バン
プを電気的機械的に接合することによって複数個の素子
を一体化したことを特徴とする高密度実装型半導体装
置。
【００１５】第４例 素子の端面周辺に形成した複数の表面電極とそれに電気
的に接続された複数のバンプを有する半導体素子を複数
個積層し、該素子の周辺に配列した複数のリードと該バ
ンプを接合することによって複数個の半導体素子を電気
的に一体化し、その一体化された半導体素子を封止材で
外界から遮断したことを特徴とする高密度実装型半導体
装置。
【００１６】第５例 素子の端面近傍に形成した多数の表面電極と該表面電極
に対応する複数のバンプを形成した半導体素子を複数個
積層し、該素子の周辺に配列した複数のリードと該バン
プを電気的機械的に接合することによって複数個の素子
を一体化し、その一体化された半導体素子群を封止樹脂
でモールドしたことを特徴とする高密度実装型半導体装
置。
【００１７】第６例 表面電極にバンプを形成した半導体素子を複数個積層
し、当該素子の周辺に垂直に配列したリードとバンプを
接合することによって複数個の素子を一体化することを
特徴とする高密度実装型半導体装置。
【００１８】該リードは例えばＪ型構造のリード又はガ
ルウイング構造のリードである。
【００１９】
【作用】本発明の半導体装置は各素子が素子周辺に垂直
に配置されたリードによって接続されており、完成した
装置を実装するのに必要な面積はチップサイズとほとん
ど変わらず、実装効率を極めて高くすことができる。
【００２０】
【実施例】本発明の半導体装置の構造を実施例によって
詳しく説明する。図１は素子１を二枚重ねた半導体装置
であり、素子周辺の電極部に形成したバンプ２と図４
(Ａ)から(Ｆ)に示す各種リードを接合することによって
作製できる（図１は図４(Ｂ)に示すリードを用いた場合
の例である）。
【００２１】図２は素子１を四枚重ねた例、図３は素子
１を１２枚重ねた例であり、いずれも上記同様に作製す
ることができる。電極部に形成するバンプは金バンプが
望ましく、しかも、素子表面の電極全面を覆うように形
成することが望ましい。このような金バンプは金線を用
いてワイヤボンデイングを行う際に形成する金ボールを
電極表面に融着する方法、めっきあるいはガラス基板上
にめっき法により形成した金バンプを転写する方法など
によって形成することができる。
【００２２】このバンプの形状は図４（Ａ）に示すよう
に素子の側面にせりだすように形成した場合には図４
（Ａ）３に示す形状のリードを側面から接合することが
できる。また、図４（Ｂ）に示すように素子の上面に形
成した場合には図４（Ｂ）３に示す形状のリードを用い
素子の上面から接合すれば良い。本発明においてはリー
ド先端部の形状は特に限定されるものではなく、図１か
ら図３に示したＪ型リードの他に、図４（Ｃ）３及び
（Ｄ）３に示すようなガルウイング型、あるいは図４
（Ｅ）３及び（Ｆ）３に示すようなストレート型のいず
れを用いても良い。
【００２３】また、リードは最初にストレート型のもの
を取り付けておき、後からＪ型あるいはガルウイング型
に加工しても良い。なお、各リードと金バンプの接合に
は種々の加熱方式を用いることができるが、接合部以外
に不要な熱を加えないためにはレーザ光による局部加熱
融着方式が望ましい。
【００２４】本発明に用いる半導体素子は表面にポリイ
ミド，エポキシ樹脂，シリコーン樹脂などのチップコー
ト膜を形成しておくことにより、組立て後全体を特に樹
脂封止しなくても十分な信頼性が得られるが、より高度
な信頼性を必要とする場合にはエポキシ樹脂などの樹脂
組成物による封止、無溶剤系の低弾性ゴム状樹脂をチッ
プの上下面，隙間あるいはチップの側面部に塗布または
含浸することが望ましい。
【００２５】
【発明の効果】半導体素子の高密度実装が可能になり、
電子機器の小型軽量化，高機能化に役に立つ。
【図面の簡単な説明】
【図１】半導体素子１を２枚重ねて構成した本発明によ
る半導体装置の斜視図である。
【図２】半導体素子１を４枚重ねて構成した本発明によ
る半導体装置の斜視図である。
【図３】半導体素子１を１２枚重ねて構成した本発明に
よる半導体装置の斜視図である。
【図４】半導体素子１と表面電極２を接続するためのリ
ードの組合わせを示す断面図である。
【符号の説明】
１…半導体素子、２…バンプ、３…リード。
フロントページの続き (72)発明者 明山 健二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体設計開発センタ内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】素子の端面に形成された表面電極にバンプ
    を形成した半導体素子を複数個積層し、該素子の周辺に
    配列した複数のリードと対応する該バンプを接合して複
    数個の素子を電気的に一体化したことを特徴とする高密
    度実装型半導体装置。
  2. 【請求項２】素子の端面周辺に形成した複数の表面電極
    とそれに電気的に接続された複数のバンプを有する半導
    体素子を複数個積層し、該素子の周辺に配列した複数の
    リードと該バンプを接合することによって複数個の素子
    を電気的に一体化したことを特徴とする高密度実装型半
    導体装置。
  3. 【請求項３】素子の端面近傍に形成した多数の表面電極
    と該表面電極に対応する複数のバンプを形成した半導体
    素子を複数個積層し、該素子の周辺に配列した複数のリ
    ードと該バンプを電気的機械的に接合することによって
    複数個の素子を一体化したことを特徴とする高密度実装
    型半導体装置。
  4. 【請求項４】素子の端面周辺に形成した複数の表面電極
    とそれに電気的に接続された複数のバンプを有する半導
    体素子を複数個積層し、該素子の周辺に配列した複数の
    リードと該バンプを接合することによって複数個の半導
    体素子を電気的に一体化し、その一体化された半導体素
    子を封止材で外界から遮断したことを特徴とする高密度
    実装型半導体装置。
  5. 【請求項５】素子の端面近傍に形成した多数の表面電極
    と該表面電極に対応する複数のバンプを形成した半導体
    素子を複数個積層し、該素子の周辺に配列した複数のリ
    ードと該バンプを電気的機械的に接合することによって
    複数個の素子を一体化し、その一体化された半導体素子
    群を封止樹脂でモールドしたことを特徴とする高密度実
    装型半導体装置。
  6. 【請求項６】表面電極にバンプを形成した半導体素子を
    複数個積層し、当該素子の周辺に垂直に配列したリード
    とバンプを接合することによって複数個の素子を一体化
    することを特徴とする高密度実装型半導体装置。
  7. 【請求項７】該リードはＪ型構造のリードであることを
    特徴とする請求項１ないし６のいずれかに記載の高密度
    実装型半導体装置。
  8. 【請求項８】該リードはガルウイング構造のリードであ
    ることを特徴とする請求項１ないし６のいずれかに記載
    の高密度実装型半導体装置。
JP4238015A 1992-09-07 1992-09-07 高密度実装型半導体装置 Pending JPH0685161A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4238015A JPH0685161A (ja) 1992-09-07 1992-09-07 高密度実装型半導体装置
KR1019930006479A KR940008070A (ko) 1992-09-07 1993-04-17 고밀도 실장형 반도체장치
US08/429,463 US5602420A (en) 1992-09-07 1995-04-27 Stacked high mounting density semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4238015A JPH0685161A (ja) 1992-09-07 1992-09-07 高密度実装型半導体装置

Publications (1)

Publication Number Publication Date
JPH0685161A true JPH0685161A (ja) 1994-03-25

Family

ID=17023891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4238015A Pending JPH0685161A (ja) 1992-09-07 1992-09-07 高密度実装型半導体装置

Country Status (3)

Country Link
US (1) US5602420A (ja)
JP (1) JPH0685161A (ja)
KR (1) KR940008070A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
KR0148082B1 (ko) * 1995-08-16 1998-08-01 김광호 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5778522A (en) * 1996-05-20 1998-07-14 Staktek Corporation Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6163459A (en) * 1997-07-25 2000-12-19 Matsushita Electric Industrial Co., Ltd. Semiconductor mounting system and semiconductor chip
JPH1197619A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法と実装方法
US6207474B1 (en) 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6734538B1 (en) 2001-04-12 2004-05-11 Bae Systems Information & Electronic Systems Integration, Inc. Article comprising a multi-layer electronic package and method therefor
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
US20040108583A1 (en) * 2002-12-05 2004-06-10 Roeters Glen E. Thin scale outline package stack
TWI234246B (en) * 2004-08-03 2005-06-11 Ind Tech Res Inst 3-D stackable semiconductor package
KR100690247B1 (ko) * 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
KR101845143B1 (ko) * 2013-01-31 2018-05-18 파크 테크-파카징 테크놀로지이스 게엠베하 반도체 칩 배열 및 그 제조 방법
FR3033082B1 (fr) * 2015-02-20 2018-03-09 3D Plus Procede de fabrication d'un module electronique 3d a broches externes d'interconnexion
US10741466B2 (en) * 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275981A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS58159361A (ja) * 1982-03-17 1983-09-21 Sanyo Electric Co Ltd 多層混成集積回路装置
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JP2780355B2 (ja) * 1989-07-10 1998-07-30 日本電気株式会社 半導体集積回路装置
JP2682200B2 (ja) * 1990-05-24 1997-11-26 三菱電機株式会社 半導体装置
JPH04291753A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 半導体装置
JPH05315540A (ja) * 1992-05-14 1993-11-26 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
US5602420A (en) 1997-02-11
KR940008070A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
JPH0685161A (ja) 高密度実装型半導体装置
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US5637828A (en) High density semiconductor package
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US20050194673A1 (en) Multi-chip package, a semiconductor device used therein and manufacturing method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JPH07153903A (ja) 半導体装置パッケージ
JP2002222889A (ja) 半導体装置及びその製造方法
JPS6324647A (ja) 半導体パッケ−ジ
US5457071A (en) Stackable vertical thin package/plastic molded lead-on-chip memory cube
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH04179263A (ja) 樹脂封止型半導体装置とその製造方法
JP2002217514A (ja) マルチチップ半導体装置
JP2001077294A (ja) 半導体装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH06295935A (ja) 半導体パッケージ
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH02343A (ja) 電子部品搭載用基板
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JPH08153826A (ja) 半導体集積回路装置
JPH10214933A (ja) 半導体装置とその製造方法
JP3294998B2 (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2500664B2 (ja) 半導体装置