JP2682200B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2682200B2 JP2682200B2 JP2136662A JP13666290A JP2682200B2 JP 2682200 B2 JP2682200 B2 JP 2682200B2 JP 2136662 A JP2136662 A JP 2136662A JP 13666290 A JP13666290 A JP 13666290A JP 2682200 B2 JP2682200 B2 JP 2682200B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- semiconductor device
- bonding
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は樹脂封止型半導体装置に関し、特に２個以
上の半導体基板を１つのリードフレームにTAB（Tape Au
tomated Bonding）と呼ばれる方式を用いて搭載するマ
ルチチツプモジユールについて提供するものである。
上の半導体基板を１つのリードフレームにTAB（Tape Au
tomated Bonding）と呼ばれる方式を用いて搭載するマ
ルチチツプモジユールについて提供するものである。
第３図は一般的に現在実用化されているマルチチツプ
モジユールの従来の斜視図である。図において、（６）
はチツプを搭載するセラミツク等からなる基板、（2a）
〜（2i）は基板（６）上に搭載されたチツプである。
モジユールの従来の斜視図である。図において、（６）
はチツプを搭載するセラミツク等からなる基板、（2a）
〜（2i）は基板（６）上に搭載されたチツプである。
このようなマルチチツプモジユールは、現在チツプ
（2a）〜（2i）をテープキヤリアを用いたTAB技術、ま
たはベアチツプを直接バンプを介して実装するフリツプ
チツプ技術等を用いて基板（６）に搭載し、大型電子計
算機のCPU等に使用されている。
（2a）〜（2i）をテープキヤリアを用いたTAB技術、ま
たはベアチツプを直接バンプを介して実装するフリツプ
チツプ技術等を用いて基板（６）に搭載し、大型電子計
算機のCPU等に使用されている。
従来のマルチチツプモジユールは以上のように構成さ
れていたので、チツプが基板上に水平に並べられている
ため、チツプ数が増加するにつれて、マルチチツプモジ
ユールのサイズも増大するという問題点があつた。
れていたので、チツプが基板上に水平に並べられている
ため、チツプ数が増加するにつれて、マルチチツプモジ
ユールのサイズも増大するという問題点があつた。
この発明は上記のような問題点を解決するためになさ
れたもので、チツプ数が増加してもチツプの実装密度を
向上できる半導体装置を得ることを目的とする。
れたもので、チツプ数が増加してもチツプの実装密度を
向上できる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、リードフレームを数段
の段階状に曲げ、各段にチツプを搭載し、多チツプを１
つのパツケージ内にモールドし、各チツプのボンデイン
グにTAB技術を用い、チツプの片側のみをボンデイング
するようにしたものである。
の段階状に曲げ、各段にチツプを搭載し、多チツプを１
つのパツケージ内にモールドし、各チツプのボンデイン
グにTAB技術を用い、チツプの片側のみをボンデイング
するようにしたものである。
この発明における半導体装置は、多チツプを積層状に
搭載するため、搭載されるチツプ数が増加しても、半導
体装置のサイズはほとんど増大せず、さらに各チツプを
TAB技術によりボンデイングするため半導体装置の厚さ
を薄くでき、またチツプの片側のみをボンデイングすれ
ば、チツプの性能評価後、不良チツプを取り替えること
も容易である。
搭載するため、搭載されるチツプ数が増加しても、半導
体装置のサイズはほとんど増大せず、さらに各チツプを
TAB技術によりボンデイングするため半導体装置の厚さ
を薄くでき、またチツプの片側のみをボンデイングすれ
ば、チツプの性能評価後、不良チツプを取り替えること
も容易である。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である半導体装置の断面
図である。図において、（１）は階段状に曲げられたリ
ードフレーム、（2a）〜（2c）はチツプ、（3a）〜（3
c）はチツプをリードフレームに搭載するためのテープ
キヤリアに形成されたリード、以下のフイルムリードと
する。（4a）〜（4c）はフイルムリード（3a）〜（3c）
とチツプを接着させるためのバンプ、（５）はモールド
樹脂である。
図である。図において、（１）は階段状に曲げられたリ
ードフレーム、（2a）〜（2c）はチツプ、（3a）〜（3
c）はチツプをリードフレームに搭載するためのテープ
キヤリアに形成されたリード、以下のフイルムリードと
する。（4a）〜（4c）はフイルムリード（3a）〜（3c）
とチツプを接着させるためのバンプ、（５）はモールド
樹脂である。
このように構成された半導体装置において、まずチツ
プ（2a）〜（2c）上の片側にバンプ（4a）〜（4c）を形
成し、これらにフイルムリード（3a）〜（3c）を接着す
るインナーリードボンデイングを行い、階段状に曲げら
れたリードフレーム（１）にチツプ（2c），（2b），
（2a）の順で下からアウターリードボンデイングを行
い、最後に全体をモールド樹脂（５）により１つのパツ
ケージとしてモールドする。
プ（2a）〜（2c）上の片側にバンプ（4a）〜（4c）を形
成し、これらにフイルムリード（3a）〜（3c）を接着す
るインナーリードボンデイングを行い、階段状に曲げら
れたリードフレーム（１）にチツプ（2c），（2b），
（2a）の順で下からアウターリードボンデイングを行
い、最後に全体をモールド樹脂（５）により１つのパツ
ケージとしてモールドする。
以上のようにすることによつて、１つのパツケージ内
に多チツプをモールドすることができ、チツプを積層状
に搭載するため半導体装置のサイズも大きくならず、TA
B技術によりボンデイングしているため半導体装置の厚
さも薄くできる。
に多チツプをモールドすることができ、チツプを積層状
に搭載するため半導体装置のサイズも大きくならず、TA
B技術によりボンデイングしているため半導体装置の厚
さも薄くできる。
なお、モールドする前に各チツプ（2a）〜（2c）の性
能評価を行い、不良チツプが存在すれば、チツプの片側
のみをボンデイングしているためフイルムリード（3a）
〜（3c）を曲げることにより容易に不良チツプの交換が
可能である。さらに、チツプ間に絶縁シートを挾むこと
により、チツプ間の絶縁性も向上できる。
能評価を行い、不良チツプが存在すれば、チツプの片側
のみをボンデイングしているためフイルムリード（3a）
〜（3c）を曲げることにより容易に不良チツプの交換が
可能である。さらに、チツプ間に絶縁シートを挾むこと
により、チツプ間の絶縁性も向上できる。
また第２図は上記実施例におけるボンデイング部分の
拡大斜視図で、符号はすべて（′），（″）を含み第１
図と同等のものである。この図はリードフレーム
（１），（１′），（１″）にそれぞれチツプ（2a）
（2b），（2b），（2a）を接続した例であり、例えばリ
ードフレーム（１）を電気的なグランドとすれば、チツ
プ（2a）（2b）に対し１本のリードフレームで共通のグ
ランドとでき、リード数を減らすことができる。
拡大斜視図で、符号はすべて（′），（″）を含み第１
図と同等のものである。この図はリードフレーム
（１），（１′），（１″）にそれぞれチツプ（2a）
（2b），（2b），（2a）を接続した例であり、例えばリ
ードフレーム（１）を電気的なグランドとすれば、チツ
プ（2a）（2b）に対し１本のリードフレームで共通のグ
ランドとでき、リード数を減らすことができる。
なお、上記実施例では、チツプ（2a）〜（2c）上にバ
ンプ（4a）〜（4c）を形成した場合を示したが、フイル
ムリード（3a）〜（3c）上にバンプ（4a）〜（4c）を形
成しても同様な効果が得られることは言うまでもない。
ンプ（4a）〜（4c）を形成した場合を示したが、フイル
ムリード（3a）〜（3c）上にバンプ（4a）〜（4c）を形
成しても同様な効果が得られることは言うまでもない。
以上のようにこの発明によれば、多チツプを１つのモ
ールド内に積層状に搭載することができ、また不良チツ
プの交換も可能としたので、高密度に実装された半導体
装置が得られるという効果がある。
ールド内に積層状に搭載することができ、また不良チツ
プの交換も可能としたので、高密度に実装された半導体
装置が得られるという効果がある。
第１図はこの発明の一実施例を示す半導体装置の断面
図、第２図は第１図のボンデイング部分の拡大斜視図、
第３図は従来のマルチチツプモジユールの斜視図であ
る。 図において、（１）はリードフレーム、（2a）〜（2c）
はチツプ、（3a）〜（3c）はフイルムリード、（4a）〜
（4c）はバンプ、（５）はモールド樹脂を示す。 なお、図中、同一符号は同一、または相当部分を示す。
図、第２図は第１図のボンデイング部分の拡大斜視図、
第３図は従来のマルチチツプモジユールの斜視図であ
る。 図において、（１）はリードフレーム、（2a）〜（2c）
はチツプ、（3a）〜（3c）はフイルムリード、（4a）〜
（4c）はバンプ、（５）はモールド樹脂を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板を金属のリードフレームに搭載
し、封止する半導体装置において、複数の半導体基板を
階段状に形成したリードフレームの内部リードの各段
に、半導体基板上に形成した電極及びテープキヤリアの
リードを介して接続し、また各半導体基板の一辺のみに
電極を形成し、これをテープキヤリアのリードを介して
対向するリードフレームの各段に接続したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136662A JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136662A JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0429363A JPH0429363A (ja) | 1992-01-31 |
| JP2682200B2 true JP2682200B2 (ja) | 1997-11-26 |
Family
ID=15180566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136662A Expired - Fee Related JP2682200B2 (ja) | 1990-05-24 | 1990-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682200B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685161A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 高密度実装型半導体装置 |
| JP2000068444A (ja) * | 1998-08-26 | 2000-03-03 | Mitsubishi Electric Corp | 半導体装置 |
| KR100525450B1 (ko) * | 2001-02-14 | 2005-11-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 칩 적층형 반도체 패키지 |
| JP5072584B2 (ja) * | 2007-12-27 | 2012-11-14 | パナソニック株式会社 | 積層実装構造体 |
-
1990
- 1990-05-24 JP JP2136662A patent/JP2682200B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0429363A (ja) | 1992-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| TW510034B (en) | Ball grid array semiconductor package | |
| US6410987B1 (en) | Semiconductor device and a method of manufacturing the same and an electronic device | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| JPH09326452A (ja) | 半導体パッケージ | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| KR101440933B1 (ko) | 범프 기술을 이용하는 ｉｃ 패키지 시스템 | |
| US7372129B2 (en) | Two die semiconductor assembly and system including same | |
| JP2002231881A (ja) | 半導体チップパッケージ | |
| JPH06244360A (ja) | 半導体装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPH0384958A (ja) | マルチチップパッケージの製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US20180247886A1 (en) | Electronic package structure and method for manufacturing the same | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH05275570A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |