JPH0384958A - マルチチップパッケージの製造方法 - Google Patents

マルチチップパッケージの製造方法

Info

Publication number
JPH0384958A
JPH0384958A JP1222266A JP22226689A JPH0384958A JP H0384958 A JPH0384958 A JP H0384958A JP 1222266 A JP1222266 A JP 1222266A JP 22226689 A JP22226689 A JP 22226689A JP H0384958 A JPH0384958 A JP H0384958A
Authority
JP
Japan
Prior art keywords
chip
wiring pattern
substrate
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1222266A
Other languages
English (en)
Inventor
Akira Haga
羽賀　彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1222266A priority Critical patent/JPH0384958A/ja
Priority to US07/573,260 priority patent/US5102831A/en
Publication of JPH0384958A publication Critical patent/JPH0384958A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、基板上に少なくとも２個以上のＩＣチップが
搭載されたマルチチップパッケージの製造方法に関する
。
［従来の技術］ 従来、この種のマルチチップパッケージは、配線パター
ンが形成された基板上に複数のＩＣチップを搭載し、配
線パターンとＩＣチップとをワイヤボンディングして構
成されたものとなっている。
基板にはセラミック基板が使用されることが多いが、放
熱性及びＩＣチップへの低ストレス化を考慮する場合に
はシリコン基板を使用することもある。
第４図（ａ）乃至（Ｃ）は従来のマルチチップパッケー
ジの製造方法を工程順に示す斜視図である。
先ず、第４図（ａ）に示すように、シリコン基板１上の
３ｗｉ所のＩＣチップ搭載部に夫々ダイアタッチメタラ
イズ（ＩＣチップ搭載部の金属層）２及び配線パターン
′７を形成する。ダイアタッチメタライズ２は、シリコ
ン基板１と電気的に導通させるため、シリコン基板ｌ上
に直接形成される。
また、配線パターン７は、シリコン基板１上のダイアタ
ッチメタライズ２を除く領域にＮｓｔｏ２又はＳｉ３Ｎ
４系絶縁膜を介して形成される。
次に、第４図（ｂ）に示すように、ダイアタッチメタラ
イズ２上にＩＣチップ３を接合（グイボンド）する。こ
の接合工程における接合材料としては、コストの低減及
びＩＣチップへの低ストレス化のためにエポキシ系樹脂
が広く使用されているが、ＩＣチップ３の低熱及び低抵
抗化並びにシリコン基板１との導通性等を考慮する場合
にはＡｕ−８ｉ共晶合金による接合が一般的である。
次に、第４図（Ｃ）に示すように、各ＩＣチップ３と配
線パターン７とをボンディングワイヤ５によって接続す
る。その後、このシリコン基板１に封止等を施してマル
チチップパッケージを製造している。
［発明が解決しようとする課題］ しかしながら、上述した従来のマルチチップパッケージ
の製造方法においては、ＩＣチップ３のグイボンドに先
立ち、基板上にダイアタッチメタライズ２の他に配線パ
ターン７を形成する必要がある。このため、基板の製造
工期に時間を要し、コストが高くなると共に、配線パタ
ーンの変更が必要な場合に新たに基板を作成し直さなけ
ればならないといろ問題点がある。
また、ＩＣチップ３のグイボンドをＡｕ−８ｉ共品合金
法によって行なう場合に、加熱温度が４００℃以上にな
るため絶縁材料として有機物及び樹脂等を使用すること
ができないという問題点がある。
更に、従来のマルチチップパッケージの製造方法では、
ダイアタッチメタライズ２と配線パターン７との段差が
小さくなり、ＩＣチップ３と配線パターン７との段差が
大きくなるので、ボンディングワイヤ５の理想的な形状
を確保するのが困難である。これを改善するためには、
ＩＣチップ８の裏面を研磨するか、ダイアタッチメタラ
イズ２の直下の基板を窪ませることによりＩＣチップ３
と配線パターン７との段差を縮小すれば良いが、この場
合には、マルチチップパッケージの製造歩留りが低下す
るという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
製造工期が短く、配線パターンの設計及び変更が容易で
あり、しかもボンディングワイヤを安定した形状で接続
することができるマルチチップパッケージの製造方法を
提供することを目的とする。
［課題を解決するための手段］ 本発明に係るマルチチップパッケージの製造方法は、基
板上に少なくとも２個以上のＩＣチップが搭載されたマ
ルチチップパッケージの製造方法において、前記基板上
の前記ＩＣチップが搭載される部位に前記ＩＣチップよ
りも大きな面積の金属層を形成する工程と、この金属層
上に前記ＩＣチップを接合する工程と、前記基板上の前
記ＩＣチップが配置されない領域に配線パターンを接着
する工程と、前記ＩＣチップと前記配線パターンとをワ
イヤボンディングする工程とを有することを特徴とする
。
［作用］ 本発明においては、基板上のＩＣチップを配置する部位
にダイアタッチメタライズだけを形成した後に、このダ
イアタッチメタライズ上にＩＣチップをグイボンドする
。そして、基板上のＩＣチップが配置されない領域に配
線パターンを接着している。このため、基板及び配線パ
ターンを夫々別個に設計及び製造することができるので
、基板の製造工期が短くなり、製造コストを低減するこ
とができる。また、基板及び配線パターンを容易に設計
又は変更することができる。
また、本発明では、ＩＣチップのグイボンドを行なった
後に配線パターンを形成するため、配線等の絶縁材料と
して有機物又は樹脂等を使用することができる。
更に、本発明においては、リードフレーム及び配線パタ
ーンフィルム等の配線パターンを接着する方式を使用し
ているため、ダイアタッチメタライズよりも高い位置に
配線パターンが形成される。
このため、ＩＣチップと配線パターンとの段差を小さく
することができる。従って、ボンディングワイヤにより
ＩＣチップと配線パターンとを接続した場合に、ボンデ
ィングワイヤの形状を安定した理想的な形状にすること
ができる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
マルチチップパッケージの製造方法を工程順に示す斜視
図である。
先ず、第１図（ａ）に示すように、シリコン基板１上に
ＳｔＯ□又はＳｉ３Ｎ４系の絶縁膜（図示せず）を形成
した後に、シリコン基板１上の３箇所のＩＣ搭載部に選
択的なエツチングを施して前記絶縁膜を除去し、基板側
からＴｉ膜及びＡｕ膜（いずれも図示せず）を順次積層
してダイアタッチメタライズ２を形成する。これにより
、ダイアタッチメタライズ２はシリコン基板１と電気的
に導通が保たれている。
次に、第１図（ｂ）に示すように、シリコン基板１を４
００℃以上に加熱した後に、ダイアタッチメタライズ２
上にＡｕ−８１合金テープを介してＩＣチップ３を接合
する。これにより、ＩＣチップ３のグイボンドを行なう
。
次に、第１図（Ｃ）に示すように、シリコン基板１上の
ＩＣチップ３と嵌合する領域及び所定の配線パターンが
形成されたリードフレーム４を用意する。このリードフ
レーム４は所定の配線パターンからなる内部リード４ａ
と、この内部リード４ａを保穫及び支持するために内部
リード４ａの外周に形成された外部ダイパー４ｂと、内
部り一ド４ａのＩＣチップ３に接続される部位を固定す
る内部ダイパー４ｃとから構成されている。
そして、第１図（ｄ）に示すように、このリードフレー
ム４をシリコン基板１上に接着剤により接着した後に、
内部リード４ａだけを残し、外部ダイパー４ｂ及び内部
ダイパー４ｃを取り除く。
次いで、第１図（ｅ）に示すように、ＩＣチップ３と内
部リード４ａとをボンディングワイヤ５により接続する
。その後、このシリコン基板１に封止等の所定の加工を
施すことによりマルチチップパッケージを製造すること
ができる。
第２図（ａ）乃至（ｄ）は本発明の第２の実施例に係る
マルチチップパッケージの製造方法を工程順に示す斜視
図である。本実施例は、第１の実施例におけるリードフ
レームの替わりに配線パターンフィルムを使用している
点が第１の実施例とは異なっている。従って、第１図と
同一物には同一符号を付してその詳細な説明を省略する
。
先ず、第２図（ａ）に示すように、シリコン基板１上に
ダイアタッチメタライズ２を形成する。
次に、第２図（ｂ）に示すように、ダイアタッチメタラ
イズ２上にＡｕ−８ｉ合金テープを介してＩＣチップ３
をダイボンドした後に、ＩＣチップ３と嵌合される開口
部及び所定の配線パターンが形成された配線パターンフ
ィルム６を接着剤によりシリコン基板１上に接着する。
この配線パターンフィルム６は、ポリイミド等の有機物
を素材とするフィルムベース６ｂと、パターン密度を高
めるためにフィルムベース６ｂの両面に金属箔等によっ
て形成された配線パターン６ａと、フィルムベース６ｂ
の両面に形成された配線パターン６ａを接続するスルー
ホール６Ｃとから構成されている。
次に、第２図（Ｃ）に示すように、シリコン基板１上に
配線パターンフィルム６を接着した後に、第２図（ｄ）
に示すように、ＩＣチップ３と配線パターン６ａとをボ
ンディングワイヤ５により接続する。その後、このシリ
コン基板１に封止等の所定の加工を施すことによりマル
チチップパッケージを製造することができる。
本実施例においては、シリコン基板１上に複数の配線パ
ターンフィルム６を積層させてＩＣチップ３の配線を形
成することができるので、マルチチップパッケージの実
装密度をより一層高めることができる。
第３図（ａ）乃至（Ｃ）は第１及び第２の実施例並びに
従来例に係るマルチチップパッケージのボンディングワ
イヤ付近における断面構造を示す模式図であり、第３図
（ａ）は第１の実施例によるもの、第３図（ｂ）は第２
の実施例によるもの、第３図（Ｃ）は従来法によるもの
を夫々示す図である。なお、第３図において、第１図、
第２図及び第４図と同一物には同一符号を付してその詳
細な説明を省略する。
第３図（ａ）に示すように、第１の実施例に係るマルチ
チップパッケージにおいては、シリコン基板１上に所定
の厚さを有する内部リード４ａが接着層９を介して配置
されている。このため、内部リード４ａとＩＣチップ３
との段差が小さくなるので、ボンディングワイヤ５を理
想的な形状で形成することができる。また、ＩＣチップ
３は、ＴｉＭ２ａ及びＡｕ＠２ｂからなるダイアタッチ
メタライズ２上に、Ａｕ−８ｉ合金層８によって接合さ
れているが、この接合は、シリコン基板１上に内部リー
ド４ａを接着する以前に行われる。
このため、内部リード４ａの絶縁材料として有機物又は
樹脂等を使用することができる。
また、第３図（ｂ）に示すように、第２の実施例に係る
マルチチップパッケージにおいても、配線パターンフィ
ルム６とＩＣチップ３との段差が小さいので、ボンディ
ングワイヤ６を理想的な形状で形成することができる。
一方、第３図（Ｃ）に示すように、従来のマルチチップ
パッケージにおいては、シリコン基板１上に絶縁膜１０
を介して形成された配線パターン７とダイアタッチメタ
ライズ２との段差が小さく、配線パターン７とダイアタ
ッチメタライズ２上のＩＣチップ３との段差が大きい。
このため、従来の製造方法では、ボンディングワイヤ５
の形状に無理が生じ、接続部が不安定であるという欠点
がある。
［発明の効果２ 以上説明したように本発明によれば、ＩＣチップを基板
上にダイボンドした後に、この基板上に配線パターンを
接着している。このため、基板及び配線パターンを別個
に設計及び製造することができるので、マルチチップパ
ッケージの製造工期を短縮することができ、コストの低
減を図ることができると共に、基板及び配線パターンを
容易に設計又は変更することができる。、特にダイアタ
ッチメタライズを基板全面に設ければ、設計変更に際し
、配線パターンの変更のみで対処することができる。
また、本発明は、ＩＣチップのグイボンドを行なった後
に配線パターンを形成するため、配線等の絶縁材料とし
て有機物又は樹脂等を使用することができる。
更に、本発明によれば、ＩＣチップと配線パターンとの
段差を小さくすることができるので、ボンディングワイ
ヤを理想的な形状で形成することができる。
【図面の簡単な説明】
第１図（ａ）乃至（ｅ）は本発明の第１の実施例に係る
マルチチップパッケージの製造方法を工程順に示す斜視
図、第２図（ａ）乃至Ｃｄ）は本発明の第２の実施例に
係るマルチチップパッケージの製造方法を工程順に示す
斜視図、第８図（ａ）乃至（Ｃ）は第１及び第２の実施
例並びに従来例に係るマルチチップパッケージのボンデ
ィングワイヤ付近における断面構造を示す模式図、第４
図（ａ）乃至（Ｃ）は従来のマルチチップパッケージの
製造方法を工程順に示す斜視図である。 １；シリコン基板、２；ダイアタッチメタライズ、２ａ
；Ｔｉ膜、２　ｂ　；　Ａ　ｕ膜、３；ＩＣチップ、４
；リードフレーム、４ａ；内部リード、４ｂ；外部ダイ
パー、４ｃ内部ダイパー、５；ボンディングワイヤ、６
；配線パターンフィルム、６ａ、７；配線パターン、ｅ
ｂ；フィルムベース、６ｃ；スルーホール、８；Ａｕ−
８ｉ合金層、９；接着層、１０：絶縁膜

Claims (1)

    【特許請求の範囲】
  1. （１）基板上に少なくとも２個以上のＩＣチップが搭載
    されたマルチチップパッケージの製造方法において、前
    記基板上の前記ＩＣチップが搭載される部位に前記ＩＣ
    チップよりも大きな面積の金属層を形成する工程と、こ
    の金属層上に前記ＩＣチップを接合する工程と、前記基
    板上の前記ＩＣチップが配置されない領域に配線パター
    ンを接着する工程と、前記ＩＣチップと前記配線パター
    ンとをワイヤボンディングする工程とを有することを特
    徴とするマルチチップパッケージの製造方法。
JP1222266A 1989-08-29 1989-08-29 マルチチップパッケージの製造方法 Pending JPH0384958A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1222266A JPH0384958A (ja) 1989-08-29 1989-08-29 マルチチップパッケージの製造方法
US07/573,260 US5102831A (en) 1989-08-29 1990-08-24 Method of manufacturing multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1222266A JPH0384958A (ja) 1989-08-29 1989-08-29 マルチチップパッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH0384958A true JPH0384958A (ja) 1991-04-10

Family

ID=16779693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1222266A Pending JPH0384958A (ja) 1989-08-29 1989-08-29 マルチチップパッケージの製造方法

Country Status (2)

Country Link
US (1) US5102831A (ja)
JP (1) JPH0384958A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US6467163B1 (en) * 1992-08-03 2002-10-22 Robert A. Laschinski Universal component mounting structure for surface mountable electronic devices
US5665649A (en) * 1993-05-21 1997-09-09 Gardiner Communications Corporation Process for forming a semiconductor device base array and mounting semiconductor devices thereon
AU1901299A (en) * 1997-11-06 1999-05-31 Lockheed Martin Corporation Modular and multifunctional structure
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6510606B2 (en) * 1998-06-15 2003-01-28 Lockheed Martin Corporation Multichip module
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
US20220199500A1 (en) * 2020-12-18 2022-06-23 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, component for use therein and corresponding semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package

Also Published As

Publication number Publication date
US5102831A (en) 1992-04-07

Similar Documents

Publication Publication Date Title
US6723585B1 (en) Leadless package
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US20020109216A1 (en) Integrated electronic device and integration method
US9362208B2 (en) Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
US20100193922A1 (en) Semiconductor chip package
JP2560205B2 (ja) 電力素子用プラスチックパッケージ構造及びその組立方法
US20040124515A1 (en) [chip package structure and method for manufacturing the same]
JP2001237361A (ja) 小さな持上げマウントパッドを有するリードフレーム
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
US7642638B2 (en) Inverted lead frame in substrate
JP2895920B2 (ja) 半導体装置及びその製造方法
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
JP3638750B2 (ja) 半導体装置
JPH0384958A (ja) マルチチップパッケージの製造方法
US6576988B2 (en) Semiconductor package
JPH10335577A (ja) 半導体装置及びその製造方法
JP3497775B2 (ja) 半導体装置
US6339253B1 (en) Semiconductor package
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI757133B (zh) 四方扁平無引腳封裝結構
JP3203228B2 (ja) 半導体装置とその製造方法
KR100487135B1 (ko) 볼그리드어레이패키지
JP2682200B2 (ja) 半導体装置
JP2002124627A (ja) 半導体装置及びその製造方法
JP3013810B2 (ja) 半導体装置の製造方法