JP3655338B2 - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3655338B2 JP3655338B2 JP3951495A JP3951495A JP3655338B2 JP 3655338 B2 JP3655338 B2 JP 3655338B2 JP 3951495 A JP3951495 A JP 3951495A JP 3951495 A JP3951495 A JP 3951495A JP 3655338 B2 JP3655338 B2 JP 3655338B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- circuit board
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、放熱特性を改善した樹脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、樹脂基板の上面側に設けたＩＣチップの接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田パンプを設けると共に前記樹脂基板の上面を樹脂封止してなる樹脂封止型半導体装置が開発され、これらの半導体装置はプラスチック・ボ−ルグリッドアレイ（以後ＰＢＧＡと略記する）の名称にて商品化されている。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに比較して低価格にて製造出来るというメリットがある反面、放熱特性が悪い為、端子数が少なく放熱特性が問題にならない小型のＰＢＧＡにその用途が限定されるという欠点があった。
【０００３】
上記の欠点を解決する方法としては従来より各種の提案があるが、特に回路基板の下面側に放熱する方式としては米国特許５、２８５、３５２号に開示がありその構成を図３により説明する。
【０００４】
図３は回路基板の下面側に放熱機構を設けたＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板１の上面には接続電極２が、又下面側には外部接続用のパッド電極３が形成され、前記樹脂基板１の上面側の接続電極２と下面側のパッド電極３とはスル−ホ−ル４を介して接続されている。更に樹脂基板１のＩＣチップ搭載部には貫通穴５が形成され、該貫通穴５には熱伝導の良い金属よりなる放熱ブロック６が埋設される事により回路基板７が構成されている。
【０００５】
そして前記回路基板１の上面側のＩＣチップ搭載部にはＩＣチップ９が熱伝導の良い接着材１０により固着されると共に前記ＩＣチップ９の各電極はボンディング・ワイヤ−１１によって前記接続電極２に接続されている。更に回路基板７の上面側を封止樹脂１２により封止した後、回路基板７の下面側のパッド電極３と前記放熱ブロック６の下面とに半田バンプ１３を形成する事によりＰＢＧＡ１５が完成する。
【０００６】
上記構成を有するＰＢＧＡ１５は、図示しないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装される事により、前記ＩＣチップ９に発生した発熱は熱伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１３を介してマザ−ボ−ド側に放出される。
【０００７】
【発明が解決しようとする課題】
前記ＰＢＧＡ１５の構成はＩＣチップの発熱を回路基板側に放出できる、という点に於いて優れているが構成的には樹脂基板１の貫通穴５に放熱ブロック６を整合して位置決めする方式である為、樹脂基板１の厚さのバラツキや貫通穴５の加工制度のバラツキの影響を受けやすく回路基板７の上面側及び下面側の位置制度が安定せず、ＩＣチップ９の接着位置や半田バンプ１３の形成高さが安定しないという問題がある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明の要旨は下記の通りである。
回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に貫通穴を設けると共に、該貫通穴内に前記ＩＣチップを配設し、該ＩＣチップの下面に放熱用の半田バンプを設けたことを特徴とするものであり、この構成に於いて、前記回路基板は樹脂基板により形成されているものであり、また前記貫通穴は前記ＩＣチップの径よりも大きく形成されていて、更に前記封止樹脂の上側に放熱板を設けたことを特徴としている。
【０００９】
又、回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続すると共に、ＩＣチップ搭載部に貫通穴を設けた前記回路基板と前記ＩＣチップとを、前記回路基板の貫通穴内に前記ＩＣチップを位置決めした状態にて治具板に仮固定する工程と、前記ＩＣチップの電極と前記回路基板の前記接続電極とを接続する工程と、前記回路基板の上面側を樹脂封止する工程と、前記治具板を剥離する工程と、前記回路基板下面の前記パッド電極と前記ＩＣチップの下面とに半田バンプを形成する工程とを有することを特徴とするものであり、この構成に於いて、前記回路基板は樹脂基板により形成されているものであり、また前記貫通穴は前記ＩＣチップの径よりも大きく形成されていて、更に前記封止樹脂の上側に放熱板を設けたことを特徴としている。
【００１０】
【実施例】
図１は本発明の樹脂封止型半導体装置の実施例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと同一部材には同一番号を付し説明を省略する。図１に示すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５との違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よりも大きく形成し、その貫通穴５０の中にＩＣチップ９を直接配置すると共に、該ＩＣチップ９の裏面に放熱用の半田バンプ１３を直接形成したことである。尚２０はＩＣチップ９の裏面と半田バンプ１３との密着力を改善する為に塗布された銀ペ−スト層、２１は半田バンプ１３の形成と回路基板７の防湿処理を兼ねたレジスト・フィルムである。
【００１１】
次に図１に示すＰＢＧＡ１５０の製造方法を説明する。
図２は図１に示すＰＢＧＡ１５０の製造工程を示す工程図であり、図２（ａ）は前記回路基板７の貫通穴５０内に前記ＩＣチップ９を位置決めした状態にて、前記回路基板７とＩＣチップ９とを熱可塑性のフィルム状接着剤４１により金属製の治具板４０に仮接着した状態を示す仮接着工程であり、この状態では回路基板７の下面側のパッド電極３はフィルム状接着剤４１のなかに食い込んだ状態となっている。
【００１２】
図２（ｂ）はワイヤーボンデング工程とモールド工程とを示すものであり、前記ＩＣチップ９の電極をボンデング・ワイヤー１１により前記接続電極２に接続した後、前記治具板４０ごと金型内にセットして射出成形により封止樹脂１２を形成する。
【００１３】
図２（ｃ）は治具板剥離工程とＩＣチップ裏面処理工程とを示すものであり、加熱処理によって熱可塑性のフィルム状接着剤４１を軟化させた状態にて前記治具板４０を剥離し、しかる後ＩＣチップ９の裏面に半田バンプとの密着力を良くする為の銀ペースト層２０を塗布する。尚、前記ＩＣチップ９の裏面が金メッキ処理されている場合は、金メッキ層が半田バンプとの密着力が良い為、前記銀ペースト層２０の塗布工程を省略する事ができる。
【００１４】
更に前記図１に示す如く、回路基板７の下面側に各パッド電極３及びＩＣチップ９の半田バンプ形成部に円形の窓穴を有する耐熱性のレジスト・フィルム２１を張り、該レジスト・フィルム２１の各窓穴に半田ボ−ルを供給した後、加熱処理を行って半田バンプ１３を形成する事によりＰＢＧＡ１５０が完成する。
【００１５】
図４は本発明の他の実施例を示すＰＢＧＡの断面図であり、図１に示すＰＢＧＡと異なるのは、前記封止樹脂１２に上放熱板６０をインサ−トモ−ルドした構成である。この構成によってＩＣチップ９より発生した発熱は下面側の放熱用半田バンプ１３と上放熱板６０との上下両方向に発散される為、更に放熱特性は改善される。
【００１６】
尚、前記各実施例ではモ−ルド工程として射出成形による樹脂封止を示したが本願はこれに限定される物ではなく、例えば熱可塑性樹脂によるポッティング等の技術によって封止樹脂を形成する事も本願の範囲に含まれるものである。
【００１７】
【発明の効果】
上記のごとく本発明によれば、ＩＣチップが発生する発熱を回路基板の下面側より放出する方式に於いて、従来の様なＩＣチップの下側に熱伝導性の良い金属の放熱ブロックを設けなくても、ＩＣチップの裏面より直接放熱する構成となっている為極めて優れた放熱効果を奏すると共に放熱ブロックの廃止によるコストダウンができる。
又、回路基板とＩＣチップとの位置決めは治具板を用いて両者の底面位置をそろえる事が出来る為、各位置精度を高めると共にその製造工程を簡素化する事が出来る。
更に、ＩＣチップを回路基板の貫通穴に完全に埋設する構造である為、その分だけＰＢＧＡの薄型化が可能となる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置を示す断面図である。
【図２】本発明の樹脂封止型半導体装置の製造工程を示す工程図である。
【図３】従来の樹脂封止型半導体装置を示す断面図である。
【図４】本発明の樹脂封止型半導体装置の他の実施例を示す断面図である。
【符号の説明】
１ 樹脂基板
３ パッド電極
５、５０ 貫通穴
７ 回路基板
９ ＩＣチップ
１２ 封止樹脂
１３ 半田バンプ
１５、１５０ 樹脂封止型半導体装置
【産業上の利用分野】
本発明は、放熱特性を改善した樹脂封止型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、樹脂基板の上面側に設けたＩＣチップの接続電極と、下面側に設けた外部接続用のパッド電極とをスル−ホ−ルを介して接続し、前記パッド電極には半田パンプを設けると共に前記樹脂基板の上面を樹脂封止してなる樹脂封止型半導体装置が開発され、これらの半導体装置はプラスチック・ボ−ルグリッドアレイ（以後ＰＢＧＡと略記する）の名称にて商品化されている。然るに、上記ＰＢＧＡは従来のセラミックＢＧＡに比較して低価格にて製造出来るというメリットがある反面、放熱特性が悪い為、端子数が少なく放熱特性が問題にならない小型のＰＢＧＡにその用途が限定されるという欠点があった。
【０００３】
上記の欠点を解決する方法としては従来より各種の提案があるが、特に回路基板の下面側に放熱する方式としては米国特許５、２８５、３５２号に開示がありその構成を図３により説明する。
【０００４】
図３は回路基板の下面側に放熱機構を設けたＰＢＧＡの断面図で、１は樹脂基板であり該樹脂基板１の上面には接続電極２が、又下面側には外部接続用のパッド電極３が形成され、前記樹脂基板１の上面側の接続電極２と下面側のパッド電極３とはスル−ホ−ル４を介して接続されている。更に樹脂基板１のＩＣチップ搭載部には貫通穴５が形成され、該貫通穴５には熱伝導の良い金属よりなる放熱ブロック６が埋設される事により回路基板７が構成されている。
【０００５】
そして前記回路基板１の上面側のＩＣチップ搭載部にはＩＣチップ９が熱伝導の良い接着材１０により固着されると共に前記ＩＣチップ９の各電極はボンディング・ワイヤ−１１によって前記接続電極２に接続されている。更に回路基板７の上面側を封止樹脂１２により封止した後、回路基板７の下面側のパッド電極３と前記放熱ブロック６の下面とに半田バンプ１３を形成する事によりＰＢＧＡ１５が完成する。
【０００６】
上記構成を有するＰＢＧＡ１５は、図示しないマザ−ボ−ドに前記半田ボ−ル１３を溶融して実装される事により、前記ＩＣチップ９に発生した発熱は熱伝導の良い接着剤１０、放熱ブロック６、半田ボ−ル１３を介してマザ−ボ−ド側に放出される。
【０００７】
【発明が解決しようとする課題】
前記ＰＢＧＡ１５の構成はＩＣチップの発熱を回路基板側に放出できる、という点に於いて優れているが構成的には樹脂基板１の貫通穴５に放熱ブロック６を整合して位置決めする方式である為、樹脂基板１の厚さのバラツキや貫通穴５の加工制度のバラツキの影響を受けやすく回路基板７の上面側及び下面側の位置制度が安定せず、ＩＣチップ９の接着位置や半田バンプ１３の形成高さが安定しないという問題がある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明の要旨は下記の通りである。
回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に貫通穴を設けると共に、該貫通穴内に前記ＩＣチップを配設し、該ＩＣチップの下面に放熱用の半田バンプを設けたことを特徴とするものであり、この構成に於いて、前記回路基板は樹脂基板により形成されているものであり、また前記貫通穴は前記ＩＣチップの径よりも大きく形成されていて、更に前記封止樹脂の上側に放熱板を設けたことを特徴としている。
【０００９】
又、回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続すると共に、ＩＣチップ搭載部に貫通穴を設けた前記回路基板と前記ＩＣチップとを、前記回路基板の貫通穴内に前記ＩＣチップを位置決めした状態にて治具板に仮固定する工程と、前記ＩＣチップの電極と前記回路基板の前記接続電極とを接続する工程と、前記回路基板の上面側を樹脂封止する工程と、前記治具板を剥離する工程と、前記回路基板下面の前記パッド電極と前記ＩＣチップの下面とに半田バンプを形成する工程とを有することを特徴とするものであり、この構成に於いて、前記回路基板は樹脂基板により形成されているものであり、また前記貫通穴は前記ＩＣチップの径よりも大きく形成されていて、更に前記封止樹脂の上側に放熱板を設けたことを特徴としている。
【００１０】
【実施例】
図１は本発明の樹脂封止型半導体装置の実施例であるＰＢＧＡの断面図であり図３に示すＰＢＧＡと同一部材には同一番号を付し説明を省略する。図１に示すＰＢＧＡ１５０に於いて図３にしめすＰＢＧＡ１５との違いは樹脂基板１の貫通穴５０をＩＣチップ９の径よりも大きく形成し、その貫通穴５０の中にＩＣチップ９を直接配置すると共に、該ＩＣチップ９の裏面に放熱用の半田バンプ１３を直接形成したことである。尚２０はＩＣチップ９の裏面と半田バンプ１３との密着力を改善する為に塗布された銀ペ−スト層、２１は半田バンプ１３の形成と回路基板７の防湿処理を兼ねたレジスト・フィルムである。
【００１１】
次に図１に示すＰＢＧＡ１５０の製造方法を説明する。
図２は図１に示すＰＢＧＡ１５０の製造工程を示す工程図であり、図２（ａ）は前記回路基板７の貫通穴５０内に前記ＩＣチップ９を位置決めした状態にて、前記回路基板７とＩＣチップ９とを熱可塑性のフィルム状接着剤４１により金属製の治具板４０に仮接着した状態を示す仮接着工程であり、この状態では回路基板７の下面側のパッド電極３はフィルム状接着剤４１のなかに食い込んだ状態となっている。
【００１２】
図２（ｂ）はワイヤーボンデング工程とモールド工程とを示すものであり、前記ＩＣチップ９の電極をボンデング・ワイヤー１１により前記接続電極２に接続した後、前記治具板４０ごと金型内にセットして射出成形により封止樹脂１２を形成する。
【００１３】
図２（ｃ）は治具板剥離工程とＩＣチップ裏面処理工程とを示すものであり、加熱処理によって熱可塑性のフィルム状接着剤４１を軟化させた状態にて前記治具板４０を剥離し、しかる後ＩＣチップ９の裏面に半田バンプとの密着力を良くする為の銀ペースト層２０を塗布する。尚、前記ＩＣチップ９の裏面が金メッキ処理されている場合は、金メッキ層が半田バンプとの密着力が良い為、前記銀ペースト層２０の塗布工程を省略する事ができる。
【００１４】
更に前記図１に示す如く、回路基板７の下面側に各パッド電極３及びＩＣチップ９の半田バンプ形成部に円形の窓穴を有する耐熱性のレジスト・フィルム２１を張り、該レジスト・フィルム２１の各窓穴に半田ボ−ルを供給した後、加熱処理を行って半田バンプ１３を形成する事によりＰＢＧＡ１５０が完成する。
【００１５】
図４は本発明の他の実施例を示すＰＢＧＡの断面図であり、図１に示すＰＢＧＡと異なるのは、前記封止樹脂１２に上放熱板６０をインサ−トモ−ルドした構成である。この構成によってＩＣチップ９より発生した発熱は下面側の放熱用半田バンプ１３と上放熱板６０との上下両方向に発散される為、更に放熱特性は改善される。
【００１６】
尚、前記各実施例ではモ−ルド工程として射出成形による樹脂封止を示したが本願はこれに限定される物ではなく、例えば熱可塑性樹脂によるポッティング等の技術によって封止樹脂を形成する事も本願の範囲に含まれるものである。
【００１７】
【発明の効果】
上記のごとく本発明によれば、ＩＣチップが発生する発熱を回路基板の下面側より放出する方式に於いて、従来の様なＩＣチップの下側に熱伝導性の良い金属の放熱ブロックを設けなくても、ＩＣチップの裏面より直接放熱する構成となっている為極めて優れた放熱効果を奏すると共に放熱ブロックの廃止によるコストダウンができる。
又、回路基板とＩＣチップとの位置決めは治具板を用いて両者の底面位置をそろえる事が出来る為、各位置精度を高めると共にその製造工程を簡素化する事が出来る。
更に、ＩＣチップを回路基板の貫通穴に完全に埋設する構造である為、その分だけＰＢＧＡの薄型化が可能となる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置を示す断面図である。
【図２】本発明の樹脂封止型半導体装置の製造工程を示す工程図である。
【図３】従来の樹脂封止型半導体装置を示す断面図である。
【図４】本発明の樹脂封止型半導体装置の他の実施例を示す断面図である。
【符号の説明】
１ 樹脂基板
３ パッド電極
５、５０ 貫通穴
７ 回路基板
９ ＩＣチップ
１２ 封止樹脂
１３ 半田バンプ
１５、１５０ 樹脂封止型半導体装置
Claims (8)
- 回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続し、前記パッド電極には半田バンプを設けると共に前記回路基板の上面を樹脂封止してなる半導体装置に於いて、前記回路基板のＩＣチップ搭載部に貫通穴を設けると共に、該貫通穴内に前記ＩＣチップを配設し、該ＩＣチップの下面に放熱用の半田バンプを設けた事を特徴とする樹脂封止型半導体装置。
- 前記回路基板は、樹脂基板により形成されている事を特徴とする請求項１に記載の樹脂封止型半導体装置。
- 前記貫通穴は、前記ＩＣチップの径よりも大きく形成されている事を特徴とする請求項１又は請求項２に記載の樹脂封止型半導体装置。
- 前記封止樹脂の上側に放熱板を設けた事を特徴とする請求項１乃至請求項３のいずれか１に記載の樹脂封止型半導体装置。
- 回路基板の上面側に設けたＩＣチップ用の接続電極と下面側に設けた外部接続用のパッド電極とをスルーホールを介して接続すると共に、ＩＣチップ搭載部に貫通穴を設けた前記回路基板と前記ＩＣチップとを、前記回路基板の貫通穴内に前記ＩＣチップを位置決めした状態にて治具板に仮固定する工程と、前記ＩＣチップの電極と前記回路基板の前記接続電極とを接続する工程と、前記回路基板の上面側を樹脂封止する工程と、前記治具板を剥離する工程と、前記回路基板下面の前記パッド電極と前記ＩＣチップの下面とに半田バンプを形成する工程とを有する事を特徴とする樹脂封止型半導体装置の製造方法。
- 前記回路基板は、樹脂基板により形成されている事を特徴とする請求項５に記載の樹脂封止型半導体装置の製造方法。
- 前記貫通穴は、前記ＩＣチップの径よりも大きく形成されている事を特徴とする請求項５又は請求項６に記載の樹脂封止型半導体装置の製造方法。
- 前記封止樹脂の上側に放熱板を設けた事を特徴とする請求項５乃至請求項７のいずれか１に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951495A JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3951495A JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236665A JPH08236665A (ja) | 1996-09-13 |
| JP3655338B2 true JP3655338B2 (ja) | 2005-06-02 |
Family
ID=12555160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3951495A Expired - Lifetime JP3655338B2 (ja) | 1995-02-28 | 1995-02-28 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655338B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208905A (ja) * | 1999-01-14 | 2000-07-28 | Nec Corp | プリント基板 |
| KR20010018381A (ko) * | 1999-08-19 | 2001-03-05 | 마이클 디. 오브라이언 | 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지 |
| KR100400826B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP3597754B2 (ja) | 2000-04-24 | 2004-12-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2003078108A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
| JP4322844B2 (ja) * | 2005-06-10 | 2009-09-02 | シャープ株式会社 | 半導体装置および積層型半導体装置 |
| JP2010272734A (ja) * | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
1995
- 1995-02-28 JP JP3951495A patent/JP3655338B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236665A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| TW200411871A (en) | Thermal-enhance package and manufacturing method thereof | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JPH08111491A (ja) | 半導体装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| US5218215A (en) | Semiconductor device package having a thermal dissipation means that allows for lateral movement of the lead frame with respect to the housing without breakage of the thermal dissipation path | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3628991B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP2004260051A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02189959A (ja) | 半導体装置 | |
| JPH04245462A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |