JP3597754B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3597754B2
JP3597754B2 JP2000123306A JP2000123306A JP3597754B2 JP 3597754 B2 JP3597754 B2 JP 3597754B2 JP 2000123306 A JP2000123306 A JP 2000123306A JP 2000123306 A JP2000123306 A JP 2000123306A JP 3597754 B2 JP3597754 B2 JP 3597754B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
bumps
adhesive layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000123306A
Other languages
English (en)
Other versions
JP2001308140A (ja
Inventor
路高 漆島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000123306A priority Critical patent/JP3597754B2/ja
Priority to EP01109690A priority patent/EP1150347A2/en
Priority to US09/839,298 priority patent/US6791195B2/en
Priority to KR10-2001-0022093A priority patent/KR100384260B1/ko
Priority to SG200102293A priority patent/SG100674A1/en
Priority to TW090109843A priority patent/TW501208B/zh
Priority to CN01109597A priority patent/CN1320964A/zh
Publication of JP2001308140A publication Critical patent/JP2001308140A/ja
Priority to US10/107,367 priority patent/US20020132463A1/en
Application granted granted Critical
Publication of JP3597754B2 publication Critical patent/JP3597754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7438—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/17—Containers or parts thereof characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、フリップチップ方式の高密度型半導体装置（ＨＤＰ：ｈｉｇｈ ｄｅｎｓｉｔｙ ｐａｃｋａｇｅ）、これをインターポーザに実装した半導体装置（特に、ＣＳＰ：Ｃｈｉｐ Ｓｉｚｅ（Ｓｃａｌｅ） Ｐａｃｋａｇｅｅ）及び前記ＨＤＰを複数組み合わせたマルチチップモジュール（ＭＣＭ：ｍｕｌｔｉ ｃｈｉｐ ｍｏｄｕｌｅ、ｓｔａｃｋｅｄＭＣＰ：ｍｕｌｔｉ ｃｈｉｐ ｐａｃｋａｇｅ）並びにそれらの製造方法に関するものである。
【０００２】
【従来の技術】
近時、半導体装置の実装の高密度化に関して盛んに研究開発がなされてきており、パッケージの形態や実装方法についても多くの構造や方法が提案された。その形態は多ピン化、軽薄短小化の要請の下、従来の半導体パッケージの代表とされたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）からエリアアレイ状のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージへと推移し、ＣＳＰと称されるパッケージサイズをチップサイズとほぼ同等なサイズに小型化した高密度型半導体パッケージが、小型電子機器に数多く採用されてきている。
現在、これらＢＧＡ、ＣＳＰに使用されるインターポーザとしては、ポリイミド等からなる配線テープ、ガラスエポキシ等からなるプリント配線板タイプのプリント基板、セラミック基板の３種が主流となっている。このインターポーザは半導体チップと実装基板を電気的機械的に繋ぐ役割を有するものである。
【０００３】
インターポーザへ半導体チップを高密度に実装する理想的な技術としてフリップチップ技術がある。図１１（ａ）に従来のフリップチップ技術を用いたフリップチップＢＧＡの断面図を示す。フリップチップ技術では、半導体チップ１１の電極１２上にバンプ（突起状電極）１３を形成した半導体装置１を用いる。このバンプ１３は、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ等の材料からなりフォトリソグラフィー技術及びメッキ法を用いて形成されている。この半導体装置１をインターポーザ１４にフェイスダウンボンディングする。その際、バンプ１３はインターポーザ１４の表面上の配線パターン１５の各端部に形成されたボンディングパッド１６に、金属接合によって電気的接続する。このフリップチップ技術によれば、多ピン化、実装面積の狭小化、信号処理の高速化が実現できる。
【０００４】
しかし、かかるフリップチップ実装では、半導体装置１をインターポーザ１４に実装した際、半導体チップ１１とインターポーザ１４との熱膨張差により、半導体装置１とインターポーザ１４との接合部に応力集中が生じ、接続不良が発生することがある。したがって、十分な信頼性を確保しがたい。そのため、実装信頼性を確保する努力と、実装後の不良品を個別単位で交換可能にすることが必須である。
かかる実装の信頼性を確保するために、保護樹脂を半導体チップ１１とインターポーザ１４の間に充填するアンダーフィル技術が開発されている。図１１（ｂ）に従来のフリップチップ技術及びアンダーフィル技術を用いたフリップチップＢＧＡの断面図を示す。このアンダーフィル技術は、半導体装置１をインターポーザ１４に実装した後、半導体チップ１１とインターポーザ１４の間にエポキシ樹脂等のアンダーフィル樹脂１７を充填し、半導体チップ１１の表面を保護するとともに、バンプ１３の周辺を補強して接続信頼性を高めるものである。
【０００５】
しかしながら、電極１２の狭ピッチ（ファインピッチ）化と、それに伴うバンプ１３の微細化、半導体チップ１１とインターポーザ１４との間の狭ギャップ化が進んだ結果、アンダーフィル樹脂１７を半導体チップ１１とインターポーザ１４間に完全に充填することが難しく、また、実装後、未充填部（ボイド）の有無を確認することも容易でないという問題がある。
かかる問題を解決可能な方法として例えば、特開平５−３１８３に開示された方法がある。特開平５−３１８３に開示された方法では、図１２に示すように、まず、半導体ウエハ２０上に多数割り付けられる半導体チップ１１の電極１２上にバンプ１３を付設する（図１２（ｂ））。次いで樹脂を半導体ウエハ２０（半導体チップ１１）の表面に塗布し保護膜１８を形成し、その後、保護膜１８を硬化させる（図１２（ｃ））。次に、半導体ウエハ２０（半導体チップ１１）の裏面を研削し、チップの薄型化を図る（図１２（ｄ））。また、保護膜１８を研削し、バンプ１３の表面を露出させ、半導体装置２を完成させる。
半導体装置２をインターポーザに実装する際には、インターポーザ側にもバンプをを設け、バンプ１３と接合させる。
この方法では半導体チップ１１の表面が確実に被服保護される。電気選別を行って良品のみをインターポーザに搭載することができ、かつ、保護樹脂１８を形成後に半導体ウエハ２０（半導体チップ１１）を研削するためチップ厚を５０μｍ程度まで薄くでき、薄型化に適している。また、インターポーザに搭載後に不良が発生した場合、エポキシ樹脂などでインターポーザに完全固定するわけではないので、個別単位で容易に交換ができる。
【０００６】
一方、特開平１１−２６６４２号には、バンプ８０を有する半導体装置７０と、通孔１０２を有する接着剤シート９８と、接続孔９６を有するインタポーザ７２Ｂとをそれぞれ別個に作製し、その後これらを組み立てる方法が開示されている。この方法によれば、バンプ８０と接続孔９６との位置決めを行なった上で、半導体装置本体７０とインタポーザ７２Ｂとの間に接着剤シート９８を介装して、対向するバンプ８０と接続孔９６との間に通孔１０２を介在させ、半導体装置７０をインタポーザ７２Ｂに押圧し、バンプ８０を通孔１０２に通して接続孔９６に接続させ、接着固定する（図１３参照）。
また、同公報においては、接着剤シート９８の代わりに異方性導電膜を使用する方法が開示されている。
【０００７】
また、特開平８−１０２４７４には、半導体チップの電極が形成された主面上に接着剤を敷設後、電極上の接着剤を取り除き接着剤層に孔を形成して電極を露出させ、さらにその後、その孔にバンプを充填する方法が開示されている。かかる公報によると、半導体ウェハーの一面全域にポリイミドやエポキシ等の感光性樹脂による接着層を形成し、電極パッドを露出させるために、これに対応する接着層に孔をケミカルエッチングにより形成するとされている。その後、その孔にメッキ法等でＡｕ等の金属を充填するとされている。
【０００８】
【発明が解決しようとする課題】
しかし、以上の従来技術にあってはさらに次のような問題があった。
特開平５−３１８３に開示された方法では、バンプ１３と半導体チップ１１は保護膜１８で固定されているため、半導体チップ１１とバンプ１３との接合面の基板実装時の信頼性はあるが、種々のインターポーザに実装する際には、インターポーザとの接合面の信頼性が十分に確保できない。また、半導体チップ１１を薄くすることで、接合界面より半導体チップ１１に熱ストレス、反りストレスがかかり、半導体チップ１１自体が破壊される場合があった。これは、種々のインターポーザに実装する際に接続端子（バンプ）のみでインターポーザとの熱及び機械的ストレスを受けているため、端子配置やピン数、チップ（パッケージ）サイズ、チップ厚等に対する依存性が大きいためである。
この接合信頼性を確保するためには、やはりアンダーフィル樹脂を注入する必要が生じるが、その場合、実装構造の複雑化及び実装工数の増加を招きコスト増となるという問題がある。また上述したように、アンダーフィル樹脂を半導体チップとインターポーザ間に注入することが難しく、特に１０００ピン以上の多ピンになるとボイドの発生が多発し、高価な基板を廃材へと変えてしまうなどの問題がある。
【０００９】
特開平１１−２６６４２号に開示された方法によって実装が成功すれば、接着剤シート９８が半導体装置７０とインタポーザ７２Ｂの双方に接着するとともに、バンプ８０の周辺も補強されて接合の信頼性が確保できる。
しかし、接着剤シート９８の位置を制御して、対向するバンプ８０と接続孔９６との間に通孔１０２を精度良く配置することが困難である。特に、電極の狭ピッチ化、バンプの微細化が進んだ細密な半導体装置になる程、困難になるので、半導体装置の微細化に支障を来す。また、実装前からバンプ８０の周囲を補強する部材があればよいが、そのような補強部材はないので、押圧時にバンプ８０に負荷がかかり、接続不良が生じやすい。異方性導電膜を使用する場合は、シートの位置決めは不要となるものの、やはり、押圧時にバンプにかかる負荷によって接続不良が生じやすい。また、一般に異方性導電膜はあまり安価ではない。
したがって、特開平１１−２６６４２号に開示された方法によっては、たとえば１０ｍｍ角に１０００ピンの電極が形成された電極密度の高い半導体装置を信頼性高く低コストで実装することは難しかった。
【００１０】
また、特開平８−１０２４７４に開示された方法では、半導体チップの電極か形成された主面上の接着剤層に孔を形成した後に、その孔にバンプを充填するので、ワイヤボンディング技術を応用したスタッドバンプ法を使用することができない。ワイヤボンディング技術を適用できないと、個別対応力を持てず、多品種少量生産を行うことを困難にするという問題がある。
【００１１】
一方、インターポーザのベース材としてポリイミド、ＢＴレジン、セラミックスなどは高価であり、製品価格に対するコスト比重が懸念され、安価な代替え手段又は手法が望まれる。
また、従来のフリップチップ方式のＢＧＡ型半導体パッケージでは、半導体チップの２００μという非常に狭いパッドピッチに対応するため、インターポーザとしてビルドアップＢＴ基板を用いていた。しかし、ビルドアップＢＴ基板は高価であり、製品価格に対するコスト比重が懸念され、安価な代替え手段又は手法が望まれる。
【００１２】
本発明は以上の従来技術における問題に鑑みてなされたものであって、半導体チップの電極（ボンディングパッド）とリードの間に金属バンプを形成して接続するフリップチップボンディングの採用の下、狭ピッチ化されたベアチップと同等の高密度型半導体装置を高い信頼性をもってインターポーザ又は実装基板（以下、インターポーザ等いう。）に実装可能にすること、及び、実装構造簡素化、実装の容易化、実装工数の削減、歩留まりの向上を図り、半導体装置を安価に提供することを課題とする。
また、実装後の交換の容易化を図ることを課題とする。
さらに、インターポーザの製造方法を工夫することにより、その工数及び材料費の削減を図り、半導体装置を安価に提供することを課題とする。
また、ベアチップと同等の高密度型半導体装置を複数用いて組み立てたマルチチップモジュールを高い信頼性をもって安価に提供することを課題とする。
【００２１】
【課題を解決するための手段】
また本出願の発明は、半導体チップと半導体チップの電極上に付設されたスタッドバンプと半導体チップの前記電極の形成面上に設けられた接着剤層とを有する半導体アセンブリと、半導体アセンブリと接着剤層を介して接着されるとともにスタッドバンプと電気的に接続される配線パターンとを備え、配線パターンの接着剤層と接着する面の裏面は、選択的に開口されて外部接続部をなす部分以外は絶縁被覆層で被覆されることを特徴とする半導体装置である。
【００２２】
したがって本出願の発明の半導体装置によれば、インターポーザに該当する部分が、配線パターンと絶縁被覆層のみであるため、インターポーザのベース材として使用されるポリイミド、ＢＴレジン、セラミックスなどの高価な材料を使用せずに、かつ、インターポーザの機能、すなわち、半導体チップと実装基板との間に介在してチップ電極のピッチより広いピッチの端子を配列させて実装基板に実装可能にする機能を持つことができる。その結果、既存のインターポーザを使用せずに済み、安価に製造することができるという利点がある。
また、配線パターンは接着剤層によって固定され高い接合信頼性が確保されるという利点がある。
【００２３】
また本出願の発明は、半導体チップと半導体チップの電極上に付設されたスタッドバンプと半導体チップの電極の形成面上に設けられた保護樹脂層とその保護樹脂層上に形成されたフラックス層とを有する半導体アセンブリと、半導体アセンブリとフラックス層が硬化することで接着されるとともにスタッドバンプと電気的に接続される配線パターンとを備え、配線パターンのフラックス層と接着する面の裏面は、選択的に開口されて外部接続部をなす部分以外は絶縁被覆層で被覆されることを特徴とする半導体装置である。
【００２４】
したがって本出願の発明の半導体装置によれば、インターポーザに該当する部分が、配線パターンと絶縁被覆層のみであるため、インターポーザのベース材として使用されるポリイミド、ＢＴレジン、セラミックスなどの高価な材料を使用せずに、かつ、インターポーザの機能、すなわち、半導体チップと失踪基板との間に介在してチップ電極のピッチより広いピッチの端子を配列させて実装基板に実装可能にする機能を持つことができる。その結果、既存のインターポーザを使用せずに済み、安価に製造することができるという利点がある。
また、配線パターンは硬化したフラックスによって固定され高い接合信頼性が確保されるという利点がある。バンプと配線パターンの接続の際に熱硬化性フラックスを使用しておれば、工程増とならず、アンダーフィルを使用する必要もない。
【００２５】
また本出願の発明は、半導体チップと、前記半導体チップの電極形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプとからなる半導体アセンブリを２以上備え、一の前記半導体アセンブリの前記接着剤層が敷設された面の一部と、他の一の前記半導体アセンブリの前記接着剤層が敷設された面の一部又は全部とが貼り合わされ、かつ、その貼り合わせ面で互いの前記バンプにより電気的に接続されてなることを特徴とする半導体装置（マルチチップモジュール）である。
【００２６】
本出願の発明は、半導体チップの電極形成面が向き合わせに貼り合わされたマルチチップモジュールであり、実装密度が高く、接着剤層により信頼性の高い接合が確保されているという利点がある。なお、半導体チップどうしの接着面から外れた範囲の接着剤層が敷設された面に、インターポーザ等を接着し、その範囲でバンプをインターポーザ等のリードに接合させて実装することができる。
【００２７】
また本出願の発明は、 表裏に電極が形成された第１の半導体チップと、少なくとも裏面に電極が形成され、第１の半導体チップの上方に配置される第２の半導体チップと、第１の半導体チップの下方に配置される第３の半導体チップ及び基板の何れか一方とを備え、第１の半導体チップと第２の半導体チップとの間に配置される第１のバンプによって第１の半導体チップの電極と第２の半導体チップの電極とは電気的に接続され、第１の半導体チップと第３の半導体チップ又は基板との間に配置される第２のバンプによって、前記第１の半導体チップの電極と前記第３の半導体チップの表面に形成された電極又は前記基板の表面に形成された配線とは電気的に接続され、第１半導体チップの表面上或いは第２の半導体チップの裏面上に予め形成される第１の接着剤層によって、第１の半導体チップと第２の半導体チップとは接着され、第１半導体チップの裏面上又は第３の半導体チップ若しくは基板の表面上に予め形成される第２の接着剤層によって、第１の半導体チップと第３の半導体チップ又は基板とは接着されることを特徴とする半導体装置（マルチチップモジュール）である。
本出願の発明の半導体装置は、複数の半導体チップを貼り合わせながら積み重ね、バンプにより導通をとったマルチチップモジュールであり、実装密度が高く、接着剤層により高い信頼性が確保できているという利点がある。
【００２８】
また本出願の発明の構成に加えて、前記第１の半導体チップの表に形成された電極と裏に形成された電極とが、前記第１の半導体チップを貫通するビアにより接続されてなる様にしてもよい。
【００２９】
また本出願の発明は、前記接着剤層を、接着性を有する熱可塑性樹脂とすることができる。
【００３０】
したがって本出願の発明の半導体装置によれば、接着剤層を、接着性を有する熱可塑性樹脂とするので、接着剤層に熱をあたえれば、半導体チップを母材から離脱することができるので、接着後、不良が発生した半導体チップを個別に交換することができるという利点がある。特に、一枚の配線基材に多数の半導体チップを接着した後にも、不良品を交換できるので、配線基材を無駄にせずに済むという利点がある。
【００３５】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離し、前記半導体チップの１個又は２個以上につき、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させることを特徴とする半導体装置の製造方法である。
【００３６】
したがって本出願の発明の半導体装置の製造方法によれば、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材とを接合させるので、インターポーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００３７】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して貼り合わせ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００３８】
したがって本出願の発明の半導体装置の製造方法によれば、半導体チップと、配線基材を貼り合わて切断するので、半導体ウエハのダイシングと、配線基材のダイシングとで２回必要であったダイシング工程が１回となるという利点がある。
本出願の発明の半導体装置の製造方法によれば、半導体チップの面積とインターポーザの面積が等しく完全に重なり合ったＣＳＰを簡単に製造することができる。インターポーザの面積を半導体チップの面積より大きくとったフランジ型の半導体パッケージを製造する場合には、半導体チップを個片に分離した後に、配線基材上に搭載すると良い。
また接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００３９】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記配線基材への接着及び前記バンプによる前記配線基材上の配線への電気接続を行い、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００４０】
したがって本出願の発明の半導体装置の製造方法によれば、インターポーザへの接着と電気的接続を同時に行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと配線基材の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００４１】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００４２】
したがって本出願の発明の半導体装置の製造方法によれば、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターポーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００４３】
また本出願の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。
【００４４】
したがって本出願の発明の半導体装置の製造方法によれば、半導体チップをベースにして、半導体チップと実装基板との間を繋ぐ配線パターンを形成するので、他にインターポーザを用いる必要がなくなり、その分の材料とプロセスが削減され、低コスト化が図られるという利点があり、また、半導体パッケージの薄型化が図られるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００４５】
また本出願の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。
【００４６】
したがって本出願の発明の半導体装置の製造方法によれば、金属箔への接着と電気的接続を同時に行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと金属箔の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
【００４７】
また本出願の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記保護樹脂層上若しくは金属箔上に熱硬化性フラックスを敷設し、
前記半導体チップと金属箔とを前記保護樹脂層及び前記熱硬化性フラックスを介して合わせ、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。
【００４８】
したがって本出願の発明の半導体装置の製造方法によれば、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターポーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００４９】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００５０】
したがって本出願の発明の半導体装置によれば、半導体ウエハ上に施すプロセスにおいて、半導体チップと実装基板との間を繋ぐ配線パターンが半導体チップに付設されるので、他にインターポーザを用いる必要がなくなり、その分の材料とプロセスが削減され、低コスト化が図られるという利点があり、また、半導体パッケージの薄型化が図られるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００５１】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００５２】
したがって本出願の発明の半導体装置の製造方法によれば、金属箔への接着と電気的接続を同時に行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと金属箔の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
【００５３】
また本出願の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記保護樹脂層上若しくは金属箔上に熱硬化性フラックスを敷設し、前記半導体ウエハと金属箔とを前記保護樹脂層及び前記熱硬化性フラックスを介して合わせ、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。
【００５４】
したがって本出願の発明の半導体装置の製造方法によれば、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターポーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。
また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。
【００５５】
また本出願の発明によれば、前記金属箔を配線パターンに形成した後、前記配線パターン上に絶縁被覆層を選択的に形成することができる。
【００５６】
本出願の発明の半導体装置の製造方法によれば、配線パターン上に絶縁被覆層を選択的に形成することにより、配線パターンが絶縁被覆され、絶縁被覆層の開口部によって配線パターンの一部が露出し、外部と電気的接続をするための電極（ランド部）が形成される。これをＬＧＡ型パッケージとしても使用しても良い。
【００５７】
また本出願の発明は、前記配線パターン上に絶縁被覆層を選択的に形成した後、前記絶縁被覆層の開口部により露出した配線パターンのランド部に半田ボールを付設することができる。
【００５８】
本出願の発明によれば、ＢＧＡ型パッケージが得られる。
【００５９】
また本出願の発明は、前記接着剤層を接着性を有する熱可塑性樹脂とすることができる。
【００６０】
したがって本出願の発明の半導体装置の製造方法によれば、接着剤層を接着性を有する熱可塑性樹脂とするので、接着剤層に熱をあたえれば、半導体チップを母材から離脱することができるので、接着後、不良が発生した半導体チップを個別に交換することができるという利点がある。特に、一枚の配線基材に多数の半導体チップを接着した後にも、不良品を交換できるので、配線基材を無駄にせずに済むという利点がある。
【００６２】
【発明の実施の形態】
以下に本発明の一実施の形態の半導体装置及びその製造方法につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００６３】
実施の形態１
まず、本発明の実施の形態１の半導体装置及びその製造方法につき、図１を参照して説明する。図１は本発明の実施の形態１の半導体装置及びその製造方法を説明するための工程断面図である。
【００６４】
図１（ｄ）に示すように、実施の形態１の半導体装置３（ＨＤＰ：ｈｉｇｈ ｄｅｎｓｉｔｙ ｐａｃｋａｇｅ）は、半導体チップ１１と、チップ電極１２上にスタッドバンプ法で付設されたＡｕボールバンプ２１と、半導体チップのチップ電極１２が形成された面上に敷設された熱可塑性の接着剤層２２とを備え、Ａｕボールバンプ２１が接着剤層２２の表面上にその先端部を突出して構成される。
接着後の不良品の交換を考慮して接着剤層２２を熱可塑性の接着剤としたが、交換が不要の場合は、熱可塑性の接着剤とせず、熱硬化性の接着剤としても良い。
【００６５】
この半導体装置３は以下のように製造する。図１の（ａ）以下に、半導体ウエハ２０に構成される１つの半導体チップ１１を取り出して拡大した図を示した。まず、半導体ウエハ２０上に半導体チップ１１を所定数形成した後、各半導体チップ１１のチップ電極１２上にＡｕボールバンプ２１を付設する。このＡｕボールバンプ２１は、ワイヤボンディング技術を応用したスタッドバンプ法により形成されるスタッドバンプである。すなわち、ワイヤボンディング装置を用い、キャピラリから延出した金線の先端部に金ボールを形成し、この金ボールをチップ電極１２上に押圧する。続いてキャピラリを超音波振動させて金ボールをチップ電極１２に超音波溶接し、金線を切断する。以上のようにして、Ａｕボールバンプ２１をチップ電極１２上に形成する（図１（ｂ））。
次に、Ａｕボールバンプ２１が付設された面に、例えば、熱可塑系ＰＩ樹脂を５０μｍ程度塗布し、流動性がない程度に仮硬化することにより、接着剤層２２を敷設する（図１（ｃ））。
次に、接着剤層２２の全面をＫＯＨ、又はＮ２Ｈ４（ヒドラジン）等のエッチング溶液に浸し、Ａｕボールバンプ２１が突出するまでエッチングする（図１（ｄ））。
【００６６】
以上の工程により分離前の半導体装置３が構成される。この後、半導体ウエハ２０を切断し半導体装置３を分離して、次のプロセスに用いるか、又はそのまま、次のプロセスに用いる。これについては以下に説明する。
【００６７】
実施の形態２
次ぎに本発明の実施の形態２の半導体装置及びその製造方法につき図２（ａ）を参照して説明する。図２（ａ）は本発明の実施の形態２の半導体装置を示す断面図である。
【００６８】
図２（ａ）に示す半導体装置は、半導体装置３を熱圧着によりインターポーザとしての配線テープ２３にボンディングし、樹脂モールドした半導体装置（ＢＧＡ型半導体パッケージ）である。製造に当たっては、まず、上記半導体ウエハ２０（図１参照）を切断し半導体装置３を個片に分離する。
次に、半導体装置３を１個又は２個以上、一枚の配線テープ２３に搭載して、加熱、押圧することにより接着剤層２２による配線テープ２３との接着及びＡｕボールバンプ２１による配線テープ２３上の銅配線２４との電気接続を行う。それには以下のように行うと良い。
【００６９】
配線テープ２３としては、チップ電極１２に対応する範囲で銅配線２４が、絶縁フィルム２５に支持されているもの、すなわち、絶縁フィルム２５のチップ電極１２に対応する範囲にボンディングツールを当てるための孔部が設けられていないものを用いる。本実施形態ではボンディングツールによるシングルポイントボンディング法を採用しないからである。
まず、配線テープ２３を０．２〜１．０ｍｍ厚程度のシリコンシート（図示せず）上に設置し、半導体装置３を銅配線２４上のＡｕメッキパッド２６上に位置決めし搭載する。その後、これらの雰囲気を真空にする。
その真空雰囲気内で、一のヒータプレート（図示せず）を上方から降ろし、多数の半導体チップ１１の裏面（電極形成面の反対側）に押しつけることにより、配線テープ２３を各半導体チップ１１のチップ電極１２が形成された面のほぼ全範囲に押圧しつつ、接着剤層２２及びＡｕボールバンプ２１を含むインナーリード接続部に熱を加える。
このとき、チップ電極１２に対応する範囲で銅配線２４が、絶縁フィルム２５に支持されているので、ヒータプレートの押圧力をインナーリード接続部に確実に伝えることができる。この押圧は、真空中で行われるので、半導体チップ１１と接着剤層２２の間に空気が溜まることがなくなり接着も良好に行える。
なお、予め、接着剤層２２の最適な接着を得るための加熱値及び加圧値と、Ａｕボールバンプ２１による最適な金属接合を得るための加熱値及び加圧値とがほぼ同一の値なるように両者を選定しておくと良い。そのようにすれば、接着剤層２２及びインナーリード接続部の双方に過不足なく熱及び押圧力を加えることができ、そのため、良好な接着状態及び金属接合状態を得ることができるからである。
【００７０】
以上のようにして、Ａｕボールバンプ２１を溶融させるとともに接着剤層２２を硬化させ、Ａｕメッキパッド２６とＡｕボールバンプ２１との金属接合と、接着剤層２２による半導体チップ１１と配線テープ４との接着とを完了させる。その結果、良好な接着状態及び金属接合状態を得ることができる。真空雰囲気内で行ったため、半導体チップ１１のチップ電極１２が形成された面と接着剤層２２との間にボイドを発生させることがない。チップサイズが大きいほど、ボイドの発生が懸念される。そのような場合には、本実施の形態のように真空雰囲気内で貼り合わせることが有効である。
例えば、Ａｕメッキパッド２６とＡｕボールバンプ２１とは２７０℃、１０秒、９８０ｍＮ／バンプ程度の条件で容易に導通がとれる接合ができる。この場合、２７０℃、１０秒、９８０ｍＮ／バンプ程度の条件で接着剤層２２による半導体チップ１１と配線テープ４との接着が好適に完了するように接着剤層２２に使用する接着剤の組成、接着剤層２２の層厚等を選定すると良い。
【００７１】
その後、半導体装置３が搭載された配線テープを樹脂モールド装置に移送し、金型に収め、配線テープ２３の半導体装置３が接合された面を樹脂封止する。さらに、封止樹脂２７を硬化させ、カバーレジスト５０を形成し、半田ボール３１を付設し、個々のパッケージにダイシングする。以上により図２（ａ）に示した半導体装置（ＢＧＡ型半導体パッケージ）が得られる。
【００７２】
図２（ａ）には、シングルチップパッケージが示されるが、一パッケージ内に複数の半導体装置３を、並設し、マルチチップパッケージとしても良い。
【００７３】
また、半導体ウエハ２０を切断し半導体装置３を個片に分離する前に、半導体ウエハ２０と配線テープ２３とを接着剤層２２を介して貼り合わせ、その後に、半導体チップ１１の外周に沿って切断し個片に分離して製造することも有効である。この場合、半導体チップ１１の各端面と、配線テープ２３の各端面とがそれぞれ同一切断面として同一平面で構成される半導体パッケージが得られる。
【００７４】
実施の形態３
次ぎに本発明の実施の形態３の半導体装置及びその製造方法につき図２（ｂ）を参照して説明する。図２（ｂ）は本発明の実施の形態３の半導体装置を示す断面図である。
【００７５】
図２（ｂ）に示す半導体装置は、半導体チップ１１と、チップ電極１２の形成面上に敷設された保護樹脂層としての接着剤層２２と、チップ電極１２上に付設され、接着剤層２２の表面上に露出するＡｕボールバンプ２１と、接着剤層２２の表面に硬化したフラックス２８を介して接着され、Ａｕボールバンプ２１に電気的に接続するインターポーザとしての配線テープ２３とを備えて構成される。半導体装置３を熱圧着により配線テープ２３にボンディングし、樹脂モールドした半導体装置（ＢＧＡ型半導体パッケージ）である。
【００７６】
製造に当たっては、まず、半導体ウエハ２０（図１参照）を切断し半導体チップ１１を個片に分離する。半導体チップ１１の１個又は２個以上につき、Ａｕボールバンプ２１及び接着剤層２２に熱硬化性フラックス２８を塗布するか、又は、それらに対応する配線テープ２３上に熱硬化性フラックス２８を塗布する。
次に、Ａｕボールバンプ２１を配線テープ２３の銅配線２４の一部を半田メッキして形成される半田メッキパッド２９上に配置する。
次に赤外線加熱法や熱風加熱法等により加熱し、一括リフロー処理をする。これにより、Ａｕボールバンプ２１を半田メッキパッド２９に半田付けするとともに熱硬化性フラックス２８を硬化させる。熱硬化性フラックス２８を用いるのは、熱硬化性フラックス２８硬化により、接着剤層２２と配線テープ２３を接合させるためである。したがって、接着剤層２２は接着性のない保護樹脂層に代替えしても良い。
【００７７】
その後、半導体装置３が搭載された配線テープ２３を樹脂モールド装置に移送し、金型に収め、配線テープ２３の半導体装置３が接合された面を樹脂封止する。さらに、封止樹脂２７を硬化させ、カバーレジスト５０を形成し、半田ボール３１を付設し、個々のパッケージにダイシングする。以上により図２（ｂ）に示した半導体装置（ＢＧＡ型半導体パッケージ）が得られる。
【００７８】
図２（ｂ）には、シングルチップパッケージが示されるが、一パッケージ内に複数の半導体装置３を、並設し、マルチチップパッケージとしても良い。
【００７９】
また、次のように半導体ウエハ２０上でプロセスを行うのも有効である。すなわち、半導体ウエハを切断する前に、半導体ウエハ２０上のＡｕボールバンプ２１及び接着剤層２２に熱硬化性フラックス２８を塗布するか、又は、それらに対応する配線テープ２３上に熱硬化性フラックス２８を塗布する。次に、Ａｕボールバンプ２１を半田メッキパッド２９上に配置し、加熱してＡｕボールバンプ２１を半田メッキパッド２９に半田付けするとともに熱硬化性フラックス２８を硬化させる。次に、半導体チップ１１の外周に沿って切断し個片に分離する。この場合、半導体チップ１１の各端面と、配線テープ２３の各端面とがそれぞれ同一切断面として同一平面で構成される半導体パッケージが得られる。
【００８０】
実施の形態４
次ぎに本発明の実施の形態４の半導体装置及びその製造方法につき図３を参照して説明する。図３は本発明の実施の形態４の半導体装置を示す断面図である。
【００８１】
実施の形態４の半導体装置は、複数の半導体装置３を、インターポーザ１４に実施の形態２と同様にして実装し、半導体装置３の裏面に放熱ペースト３０を介してヒートスプレッダー３２を接合したマルチチップモジュールである。このような構成とすることにより放熱性の優れたマルチチップモジュールが得られる。また実施の形態３のように、熱硬化性フラックスを使用した一括リフローにより実装しても良い。その場合は、半田メッキパッドによりＡｕボールバンプ２１を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層２２と銅箔４１とを接合する。
【００８２】
実施の形態５
次ぎに本発明の実施の形態５の半導体装置及びその製造方法につき図４を参照して説明する。図４は本発明の実施の形態５の半導体装置を示す断面図である。
【００８３】
図４に示すように、実施の形態５の半導体装置は、インターポーザとしてデバイスホール３４が設けられた配線テープ３３に半導体装置３を、実施の形態２と同様にして実装した一実施形態である。また実施の形態３のように、熱硬化性フラックスを使用した一括リフローにより実装しても良い。その場合は、半田メッキパッドによりＡｕボールバンプ２１を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層２２と銅箔４１とを接合する。
図４に示すように、半導体装置３の周辺部では接着剤層２２が配線テープ３３に接着し、Ａｕボールバンプ２１が銅配線３５上のＡｕメッキパッド３６に接合し電気的接続をとっている。半導体装置３の中央部は、デバイスホール３４によって露出している。
実施の形態５の半導体装置によれば、配線テープ３３にデバイスホール３４が設けられているので、ポップコーン現象による配線テープ３３と接着剤層２２との界面の破壊が防がれる。デバイスホール３４の範囲の半導体チップ１１の表面は接着剤層２２により樹脂封止されているので、半導体チップを配線テープに搭載後、改めてアンダーフィル等の保護樹脂を充填、付設等する必要はない。
【００８４】
実施の形態６
次ぎに本発明の実施の形態６の半導体装置及びその製造方法につき図５を参照して説明する。図５は本発明の実施の形態６の半導体装置及びその製造方法を説明するための工程断面図である。
【００８５】
図５（ｄ）に示すように、実施の形態６の半導体装置は、半導体チップ１１と、チップ電極１２の形成面上に敷設された接着剤層２２と、チップ電極１２上に付設され、接着剤層２２の表面上に露出するＡｕボールバンプ２１とからなる半導体装置３と、接着剤層２２の表面に接着され、一部をＡｕボールバンプ２１に接合する銅配線４２と、銅配線４２を絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層たるカバーレジスト４３とを備えて構成されている。外部端子として半田ボール３１を配設したＢＧＡが型半導体パッケージである。なお、Ａｕボールバンプ２１は、銅配線４２上のＡｕメッキパッド４４と、Ａｕ−Ａｕの金属接合を成している。
【００８６】
実施の形態６の半導体装置は、以下のようにして製造する。図５（ａ）に示すように、まず、銅箔４１を用意する。例えば５０μｍ厚の銅箔である。
この銅箔４１と半導体装置３とを接着剤層２２を介して合わせ、実施の形態２と同様にして、ヒータプレートにより真空雰囲気内で加熱、押圧する。それにより接着剤層２２によって半導体装置３と銅箔４１を接着し、Ａｕボールバンプ２１をＡｕメッキパッド４４を介して銅箔４１に接合させ電気接続を得る。
このように、半導体チップ１１と銅箔４１とを接着剤層２２を介して貼り合わせた後、銅箔４１をリソグラフィ技術によって所定のパターンに形成し、銅配線４２を得る。
次に、銅配線４２上に絶縁被覆層としてカバーレジスト４３を塗布し、それを露光、現像によって開口し、半田ボール３１を付設するための銅配線４２のランド部を露出させる。
最後に、そのランド部に半田ボール３１を搭載し、リフローして付設する。
以上の工程により実施の形態６の半導体装置（ＢＧＡが型半導体パッケージ）が完成する。
【００８７】
また、分離前の半導体装置３が形成された半導体ウエハ２０（図１参照）と銅箔４１とを接着剤層２２を介して合わせて、加熱、押圧することにより接着剤層２２による銅箔４１への接着及びＡｕボールバンプ２１による銅箔４１への電気接続を行い、その後、銅箔４１を配線パターンに形成し、さらにその後、半導体チップ１１の外周に沿って半導体ウエハを切断し個片に分離するという方法も有効である。この場合、パッケージ外形サイズか半導体チップ１１の外形サイズと等しいＢＧＡ型半導体パッケージが得られる。
【００８８】
また実施の形態３の要領で、熱硬化性フラックスを使用した一括リフローにより半導体装置３又は半導体装置３が多数構成された半導体ウエハ２０を銅箔４１に貼り合わせても良い。その場合は、半田メッキパッドによりＡｕボールバンプ２１を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層２２と銅箔４１とを接合する。
【００８９】
また、図６（ａ）に示すように、樹脂モールドし、封止樹脂２７によって半導体装置３を封止しても良い。これにより半導体チップ１１が保護される。
【００９０】
また、図６（ｂ）に示すように、天井部と周壁部を有するヒートスプレッダー４５の天井部の内面を半導体チップ１１の裏面に放熱ペースト４５を介して貼り合わせ、周壁部の下端をヒートスプレッダー固定用接着剤４６により銅配線４２及び銅配線４２間に充填されたカバーレジスト４３に接着する構成を採用しても良い。これにより、放熱性を高めることができる。
【００９１】
また、図７（ａ）に示しように、種類の異なる半導体チップ１１ａ、１１ｂを備える半導体装置３ａ、３ｂを同一銅箔上に貼り付けて作製するマルチチップモジュールや、さらに、そのマルチチップモジュールを樹脂モールドし封止樹脂４７によって半導体装置３ａ、３ｂを封止しても良い。これにより半導体チップ１１が保護される。
【００９２】
実施の形態７
次ぎに本発明の実施の形態７の半導体装置及びその製造方法につき図８（ａ）を参照して説明する。図８（ａ）は本発明の実施の形態７の半導体装置を示す断面図である。
【００９３】
実施の形態７の半導体装置は、３つの半導体装置３ｃ、３ｄ、３ｅを備え、半導体装置３ｃの接着剤層２２ｃが敷設された面の一部と、半導体装置３ｄの接着剤層２２ｄが敷設された面の一部とが貼り合わされ、かつ、その貼り合わせ面で互いのＡｕボールバンプ２１により電気的に接続され、同様に、半導体装置３ｅの接着剤層２２ｅが敷設された面の一部と、半導体装置３ｄの接着剤層２２ｄが敷設された面の一部とが貼り合わされ、かつ、その貼り合わせ面で互いのＡｕボールバンプ２１により電気的に接続されて構成されるマルチチップモジュールである。
半導体装置３ｃの接着剤層２２ｃが敷設された面のうち、半導体装置３ｄとの接着面から外れた範囲及び、半導体装置３ｅの接着剤層２２ｅが敷設された面のうち、半導体装置３ｄとの接着面から外れた範囲のそれぞれに、インターポーザ４８を接着し、その範囲でそれぞれＡｕボールバンプ２１をインターポーザ４８のリードに接合させて実装される。半導体装置３ｄは、インターポーザ４８に設けられた孔部５１に挿入させる。
また、図示する構造を樹脂封止して保護しても良い。
【００９４】
実施の形態８
次ぎに本発明の実施の形態８の半導体装置及びその製造方法につき図８（ｂ）（ｃ）を参照して説明する。図８（ｂ）は本発明の実施の形態８の半導体装置を示す斜視図、（ｃ）は（ｂ）におけるＡ面の断面図である。
【００９５】
実施の形態８の半導体装置は、２つの半導体装置３ｆ、３ｇを備え、半導体装置３ｇの接着剤層２２ｇが敷設された面の一部と、半導体装置３ｆの接着剤層２２ｆが敷設された面の全部とが貼り合わされ、かつ、図８（ｃ）に示すように、その貼り合わせ面で互いのＡｕボールバンプ２１により電気的に接続されて構成されるマルチチップモジュールである。
半導体装置３ｇの接着剤層２２ｇが敷設された面のうち、半導体装置３ｆとの接着面から外れた範囲（図の場合半導体装置３ｆの両側に存在する）に、インターポーザ（図示せず）を接着し、その範囲でＡｕボールバンプ２１ａをインターポーザのリードに接合させて実装させる。実施の形態７と同様の要領で、半導体装置３ｆは、そのインターポーザに設けられた孔部に挿入させる。
さらに、樹脂封止して保護しても良い。
【００９６】
実施の形態９
次ぎに本発明の実施の形態９の半導体装置及びその製造方法につき図９を参照して説明する。図９は本発明の実施の形態９の半導体装置を示す断面図である。
【００９７】
実施の形態２と同様に配線テープ２３上に半導体装置４をボンディングする。しかし、この半導体装置４は、実施の形態２に使用した半導体装置３と異なり、表裏にチップ電極が形成された半導体チップ５を備えて構成される。表のチップ電極１２ａと裏のチップ電極１２ｂとは、アルミ配線４９により互いに導通がとられている。
実施の形態９の半導体装置は、このような半導体装置４を接着剤層２２により貼り合わせながら４段積み重ね、かつ、上段の半導体装置４のＡｕボールバンプ２１を下段の半導体装置４の裏面のチップ電極１２ｂに接合し電気的接合をとったマルチチップモジュールである。実装密度が高く、接着剤層２２により接合信頼性が高い。
さらに、樹脂封止して保護しても良い。
【００９８】
以上の本出願の実施の形態の半導体装置の製造方法では、ワイヤボンディング技術を応用したスタッドバンプ法によりバンプを形成したが、メッキ法を使用しても良い。その場合メッキバンプは、つぎの要領で形成される。すなわち、半導体ウエハ２０上にレジストを塗布し、露光、現像して、チップ電極１２上に開口部を有するレジストパターンを形成する。次に、メッキ法により、前記開口部内に金属を堆積させて、バンプを形成する。その後、レジストを除去する。このメッキ法は大量生産に向いている。スタッドバンプ法は多品種少量生産に向いている。スタッドバンプ法を使用するか、メッキ法を使用するかは生産量に応じて決めることとなる。
また、チップ上に形成されるバンプの材料は、Ａｕに限らず、Ｃｕ，Ｐｂ−Ｓｎ等の材料としても良い。
【００９９】
実施の形態１０
次ぎに本発明の実施の形態１０の半導体装置及びその製造方法につき図１０を参照して説明する。図１０は本発明の実施の形態１０の半導体装置を示す断面図である。
【０１００】
図１０に示すように実施の形態１０の半導体装置は、半導体装置３と、テープ基板５２と、インターポーザ１４とを備え、半導体装置３がテープ基板５２を介してインターポーザ１４に実装された半導体装置である。
【０１０１】
このテープ基板５２は、ポリイミドからなる絶縁フィルム５３の表裏に所定パターンの銅配線５４をリソグラフィ技術により形成したテープキャリア状配線テープである。絶縁フィルム５３にはスルーホールが設けられ表裏の銅配線５４の導通を可能にしている。テープ基板５２の表面に形成された銅配線５４上の一部にＡｕメッキパッド５５が設けられている。テープ基板５２の裏面に形成された銅配線５４はそのランド部を除きカバーレジスト５６で絶縁被覆されている。
【０１０２】
テープ基板５２の表面には、半導体装置３が接着剤層２２によって接着されるとともにＡｕボールバンプ２１によって電気的に接続する。Ａｕボールバンプ２１は、半導体チップ１１のチップ電極１２に付設されたもので、一端をチップ電極１２に接合し、他端をＡｕメッキパッド５５に接合している。接着剤層２２は、半導体チップ１１とテープ基板５２の間を封止し、Ａｕボールバンプ２１をも封止して信頼性の高い実装を確保している。接着剤層２２は、半導体チップ１１の表面を保護する機能をも有する。
テープ基板５２の裏面の銅配線５４のランド部には、半田ボール５７が付設されている。この半田ボール５７は、一端を銅配線５４のランド部に接合し、他端をインターポーザ１４上の半田メッキが施されてなる半田メッキパッド５９に接合し、テープ基板５２とインターポーザ１４とを電気的に接続する。半田ボール５７周囲のテープ基板５２とインターポーザ１４間には、硬化した熱硬化性フラックス５８が充たされており、テープ基板５２とインターポーザ１４との接合を補強し、実装の信頼性を確保している。
一方、半導体チップ１１の裏面には放熱ペースト３０が塗布され、これを介してヒートスプレッダー３２が接着されている。
【０１０３】
実施の形態１０の半導体装置の製造に当たっては、以下のようにする。
まず、実施の形態１において説明したように半導体装置３を作製する。
次に、実施の形態２のようにして半導体装置３をテープ基板５２の表面に熱圧着する。
ここで、実施の形態３のように熱硬化性フラックスを使用した一括リフロー処理で実装しても良い。
次に、テープ基板５２の裏面のランド部に半田ボール５７を付設する。
次に、テープ基板５２の裏面又はインターポーザ１４のボンディング領域に熱硬化性フラックス５８を塗布する。
その後、半導体装置３が接着されたテープ基板５２をインターポーザ１４に搭載し、赤外線加熱法や熱風加熱法等により加熱し、一括リフロー処理をする。これにより、半田ボール５７を半田メッキパッド５９に半田付けするとともに熱硬化性フラックス５８を硬化させる。
その後、半導体装置１１の裏面及び、その周囲の半導体チップの裏面に放熱ペースト３０を塗布しヒートスプレッダーを接着して実施の形態１０の半導体装置をマルチチップパッケージとして完成させる。
【０１０４】
従来のフリップチップ方式のＢＧＡ型半導体パッケージでは、半導体チップの２００μという非常に狭いパッドピッチに対応するため、インターポーザとして高価なビルドアップＢＴ基板を用いていた。
しかし、実施の形態１０の半導体装置によれば、安価にファインピッチを形成できるテープ基板５２が半導体チップ１１とインターポーザ１４間に介在し、半導体チップ１１のパッドピッチ（例えば２００μｍ）より広いピッチ（例えば５００μｍ）に拡大した外部端子たる半田ボール５７を裏面に配設しているので、インターポーザ１４にファインピッチへの対応が要求されず、インターポーザ１４としては安価な配線基板を使用することができる。
テープ基板５２自体安価であるため、トータルとしてもビルドアップＢＴ基板を用いるより安価に半導体パッケージを構成することができる。
【０１０５】
【発明の効果】
上述のように本発明は、半導体チップ上に電気的接合をするためのバンプと接着機能を有する接着樹脂を形成することで信頼性の高い接合を実現する高密度型半導体装置（以下ＨＤＰ：ｈｉｇｈ ｄｅｎｓｉｔｙ ｐａｃｋａｇｅ）を安価に製造することができるという効果がある。
また、ＨＤＰを他のＢＧＡ基板等に装着し、半導体チップより大きいサイズのパッケージを製作する際、接着剤層がＢＧＡ基板等に接着し半導体チップと基板間を封止するため、樹脂を半導体チップと基板間に注入するアンダーフィル工程は不要となる。そのため、狭ピッチ化されたＨＤＰを高い信頼性をもってインターポーザ等に実装可能になり、実装構造簡素化、実装の容易化、実装工数の削減、歩留まりの向上が図られ、実装信頼性の高いＣＳＰ等の半導体パッケージを製造することができるという効果がある。
また、半導体チップ上に電気的接合をするためのバンプと接着機能を有する接着樹脂を形成することで信頼性の高い接合を実現することことににより、実装後の交換が容易なり、高価な配線基板を無駄にせずに済むようになるという効果がある。
さらに、半導体ウエハ上にインターポーザを直に形成することにより、インターポーザ製造の工数及びインターポーザの材料費の削減が図られ、各種半導体パッケージを安価に提供することができるという効果がある。
また、ＨＤＰを複数用いて、部分的に貼り合わせたり、積層して貼り合わせることにより、高密度実装のマルチチップモジュールを高い信頼性をもって安価に提供することができるという効果がある。
【０１０６】
また、ウエハ状態の半導体チップでバンプ形成、接着樹脂形成が行えるため、効率よく生産できるという効果がある。
ＢＧＡ基板等に装着する際、予め接着樹脂が形成されているため、熱圧着法又は熱硬化性フラックスと使用した一括リフロー処理により、電気的接合及びＢＧＡ基板等との接着が同時に実施でき、生産効率が良好であるという効果がある。また、バンプ形成にワイヤボンディング技術を適用することができるため、多品種少量生産に容易に対応することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置及びその製造方法を説明するための工程断面図である。
【図２】（ａ）は本発明の実施の形態２の半導体装置を示す断面図である。（ｂ）は本発明の実施の形態３の半導体装置を示す断面図である。
【図３】本発明の実施の形態４の半導体装置を示す断面図である。
【図４】本発明の実施の形態５の半導体装置を示す断面図である。
【図５】本発明の実施の形態６の半導体装置及びその製造方法を説明するための工程断面図である。
【図６】本発明の実施の形態６の半導体装置の応用例を示した断面図である。
【図７】本発明の実施の形態６の半導体装置の他の応用例を示した断面図である。
【図８】（ａ）は本発明の実施の形態７の半導体装置を示す断面図である。（ｂ）は本発明の実施の形態８の半導体装置を示す斜視図、（ｃ）は（ｂ）におけるＡ面の断面図である。
【図９】本発明の実施の形態９の半導体装置を示す断面図である。
【図１０】本発明の実施の形態１０の半導体装置を示す断面図である。
【図１１】従来の一例の半導体装置を示す断面図である。
【図１２】従来の一例の半導体装置及びその製造方法を説明するための工程断面図である。
【図１３】従来の一例の半導体装置及びその製造方法を説明するための断面図である。
【符号の説明】
３、４…半導体装置
５、１１…半導体チップ
１２…チップ電極
２１…Ａｕボールバンプ
２２接着剤層
２３…配線テープ
２４…銅配線

Claims (19)

  1. 半導体チップと前記半導体チップの電極上に付設されたスタッドバンプと前記半導体チップの前記電極の形成面上に設けられた接着剤層とを有する半導体アセンブリと、
    前記半導体アセンブリと前記接着剤層を介して接着されるとともに前記スタッドバンプと電気的に接続される配線パターンとを備え、
    前記配線パターンの前記接着剤層と接着する面の裏面は、選択的に開口されて外部接続部をなす部分以外は絶縁被覆層で被覆される
    ことを特徴とする半導体装置。
  2. 半導体チップと前記半導体チップの電極上に付設されたスタッドバンプと前記半導体チップの前記電極の形成面上に設けられた保護樹脂層と当該保護樹脂層上に形成されたフラックス層とを有する半導体アセンブリと、
    前記半導体アセンブリと前記フラックス層が硬化することで接着されるとともに前記スタッドバンプと電気的に接続される配線パターンとを備え、
    前記配線パターンの前記フラックス層と接着する面の裏面は、選択的に開口されて外部接続部をなす部分以外は絶縁被覆層で被覆される
    ことを特徴とする半導体装置。
  3. 半導体チップと、前記半導体チップの電極形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプとからなる半導体アセンブリを２以上備え、一の前記半導体アセンブリの前記接着剤層が敷設された面の一部と、他の一の前記半導体アセンブリの前記接着剤層が敷設された面の一部又は全部とが貼り合わされ、かつ、その張り合わせ面で互いの前記バンプにより電気的に接続されてなることを特徴とする半導体装置。
  4. 表裏に電極が形成された第１の半導体チップと、
    少なくとも裏面に電極が形成され、前記第１の半導体チップの上方に配置される第２の半導体チップと、
    前記第１の半導体チップの下方に配置される第３の半導体チップ及び基板の何れか一方とを備え、
    前記第１の半導体チップと前記第２の半導体チップとの間に配置される第１のバンプによって前記第１の半導体チップの電極と前記第２の半導体チップの電極とは電気的に接続され、
    前記第１の半導体チップと前記第３の半導体チップ又は前記基板との間に配置される第２のバンプによって、前記第１の半導体チップの電極と前記第３の半導体チップの表面に形成された電極又は前記基板の表面に形成された配線とは電気的に接続され、
    前記第１半導体チップの表面上或いは前記第２の半導体チップの裏面上に予め形成される第１の接着剤層によって、前記第１の半導体チップと前記第２の半導体チップとは接着され、
    前記第１半導体チップの裏面上又は前記第３の半導体チップ若しくは前記基板の表面上に予め形成される第２の接着剤層によって、前記第１の半導体チップと前記第３の半導体チップ又は前記基板とは接着される
    ことを特徴とする半導体装置。
  5. 前記第１の半導体チップの表に形成された電極と裏に形成された電極とが、前記第１の半導体チップを貫通するビアにより接続されてなることを特徴とする請求項４に記載の半導体装置。
  6. 前記接着剤層を、接着性を有する熱可塑性樹脂とすることを特徴とする請求項１に記載の半導体装置。
  7. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に保護樹脂層を敷設し、
    前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、
    前記半導体ウエハを切断し前記半導体チップを個片に分離し、
    前記半導体チップの１個又は２個以上につき、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、
    前記バンプを前記配線基材の配線上に配置し、
    加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させることを特徴とする半導体装置の製造方法。
  8. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体ウエハと配線基材とを前記接着剤層を介して貼り合わせ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  9. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体ウエハと配線基材とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記配線基材への接着及び前記バンプによる前記配線基材上の配線への電気接続を行い、
    前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  10. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に保護樹脂層を敷設し、
    前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、
    前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、
    前記バンプを前記配線基材の配線上に配置し、
    加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させ、
    前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  11. 半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体チップと金属箔とを前記接着剤層を介して貼り合わせ、
    前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。
  12. 半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体チップと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、
    前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。
  13. 半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に保護樹脂層を敷設し、
    前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、
    前記保護樹脂層上若しくは金属箔上に熱硬化性フラックスを敷設し、
    前記半導体チップと前記金属箔とを前記保護樹脂層及び前記熱硬化性フラックスを介して 合わせ、
    加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、
    前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。
  14. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体ウエハと金属箔とを前記接着剤層を介して貼り合わせ、
    前記金属箔を配線パターンに形成し、
    その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  15. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に接着剤層を敷設し、
    前記接着剤層の全面を前記バンプが突出するまでエッチングし、
    前記半導体ウエハと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、
    前記金属箔を配線パターンに形成し、
    その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  16. 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、
    前記バンプが付設された面に保護樹脂層を敷設し、
    前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、
    前記保護樹脂層上若しくは金属箔上に熱硬化性フラックスを敷設し、
    前記半導体ウエハと金属箔とを前記保護樹脂層及び前記熱硬化性フラックスを介して合わせ、
    加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、
    前記金属箔を配線パターンに形成し、
    その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。
  17. 前記金属箔を配線パターンに形成した後、前記配線パターン上に絶縁被覆層を選択的に形成することを特徴とする請求項１１から請求項１６のうちいずれか一に記載の半導体装置の製造方法。
  18. 前記配線パターン上に絶縁被覆層を選択的に形成した後、前記絶縁被覆層の開口部により露出した配線パターンのランド部に半田ボールを付設することを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記接着剤層を、接着性を有する熱可塑性樹脂とすることを特徴とする請求項８、請求項９、請求項１１、請求項１２、請求項１４又は請求項１５に記載の半導体装置の製造方法。
JP2000123306A 2000-04-24 2000-04-24 半導体装置及びその製造方法 Expired - Lifetime JP3597754B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000123306A JP3597754B2 (ja) 2000-04-24 2000-04-24 半導体装置及びその製造方法
EP01109690A EP1150347A2 (en) 2000-04-24 2001-04-19 Semiconductor device and manufacturing method of the same
US09/839,298 US6791195B2 (en) 2000-04-24 2001-04-23 Semiconductor device and manufacturing method of the same
SG200102293A SG100674A1 (en) 2000-04-24 2001-04-24 Semiconductor device and manufacturing method of the same
KR10-2001-0022093A KR100384260B1 (ko) 2000-04-24 2001-04-24 반도체장치 및 그 제조방법
TW090109843A TW501208B (en) 2000-04-24 2001-04-24 Semiconductor device and manufacturing method of the same
CN01109597A CN1320964A (zh) 2000-04-24 2001-04-24 半导体器件及其制造方法
US10/107,367 US20020132463A1 (en) 2000-04-24 2002-03-28 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000123306A JP3597754B2 (ja) 2000-04-24 2000-04-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001308140A JP2001308140A (ja) 2001-11-02
JP3597754B2 true JP3597754B2 (ja) 2004-12-08

Family

ID=18633631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123306A Expired - Lifetime JP3597754B2 (ja) 2000-04-24 2000-04-24 半導体装置及びその製造方法

Country Status (7)

Country Link
US (2) US6791195B2 (ja)
EP (1) EP1150347A2 (ja)
JP (1) JP3597754B2 (ja)
KR (1) KR100384260B1 (ja)
CN (1) CN1320964A (ja)
SG (1) SG100674A1 (ja)
TW (1) TW501208B (ja)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
SG95637A1 (en) 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP3875077B2 (ja) * 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
JP4828795B2 (ja) * 2002-03-11 2011-11-30 モメンタ ファーマシューティカルズ インコーポレイテッド 硫酸化多糖類の分析
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
JP3717899B2 (ja) 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US6881613B2 (en) * 2002-10-08 2005-04-19 Agere Systems Inc Electronic component package
JP3566957B2 (ja) * 2002-12-24 2004-09-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
US20050147489A1 (en) * 2003-12-24 2005-07-07 Tian-An Chen Wafer supporting system for semiconductor wafers
JP4260617B2 (ja) * 2003-12-24 2009-04-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US20050161815A1 (en) * 2004-01-27 2005-07-28 Joseph Sun Package of a semiconductor device with a flexible wiring substrate and method for the same
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI237370B (en) * 2004-07-30 2005-08-01 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
TWI267151B (en) * 2004-10-14 2006-11-21 Advanced Semiconductor Eng Processing method during a package process
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4345705B2 (ja) * 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
US20060270104A1 (en) * 2005-05-03 2006-11-30 Octavio Trovarelli Method for attaching dice to a package and arrangement of dice in a package
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
US7777313B2 (en) * 2005-06-07 2010-08-17 Analog Devices, Inc. Electronic package structures and methods
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI305404B (en) * 2005-09-14 2009-01-11 Advanced Semiconductor Eng Die package and method for making the same
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20070093000A1 (en) * 2005-10-21 2007-04-26 Stats Chippac Ltd. Pre-molded leadframe and method therefor
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
TWI294677B (en) * 2006-03-31 2008-03-11 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
CN100521194C (zh) * 2006-06-13 2009-07-29 日月光半导体制造股份有限公司 晶粒的封装结构及其制造方法
KR100748558B1 (ko) 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
JP2008004741A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体集積回路及びそれを備えた情報機器、通信機器、ａｖ機器及び移動体
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
CN100578766C (zh) * 2006-08-29 2010-01-06 日月光半导体制造股份有限公司 芯片封装构造制造方法
US7504713B2 (en) * 2007-01-16 2009-03-17 Texas Instruments Incorporated Plastic semiconductor packages having improved metal land-locking features
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US20080290502A1 (en) * 2007-05-25 2008-11-27 Zafer Kutlu Integrated circuit package with soldered lid for improved thermal performance
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR20150068495A (ko) * 2007-11-30 2015-06-19 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
WO2009099191A1 (ja) 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
US8018043B2 (en) 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
KR100959604B1 (ko) 2008-03-10 2010-05-27 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
JPWO2009118925A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TW200947569A (en) * 2008-05-13 2009-11-16 Richtek Technology Corp Package structure and method
JP2009302212A (ja) 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8624370B2 (en) * 2009-03-20 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with an interposer and method of manufacture thereof
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
JP5581064B2 (ja) * 2010-01-14 2014-08-27 パナソニック株式会社 半導体装置
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8698322B2 (en) * 2010-03-24 2014-04-15 Oracle International Corporation Adhesive-bonded substrates in a multi-chip module
US8174108B2 (en) * 2010-03-24 2012-05-08 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8344493B2 (en) * 2011-01-06 2013-01-01 Texas Instruments Incorporated Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips
EP4709134A2 (en) 2011-08-16 2026-03-11 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9484319B2 (en) * 2011-12-23 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8749072B2 (en) * 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
JP5965185B2 (ja) * 2012-03-30 2016-08-03 デクセリアルズ株式会社 回路接続材料、及びこれを用いた半導体装置の製造方法
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
CN103426780A (zh) * 2012-05-14 2013-12-04 万国半导体(开曼)股份有限公司 焊球阵列用作高度垫块及焊料固定物
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
JP6361374B2 (ja) * 2014-08-25 2018-07-25 日亜化学工業株式会社 発光装置及びその製造方法
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
KR102308384B1 (ko) * 2015-01-06 2021-10-01 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
JP6754938B2 (ja) * 2016-03-11 2020-09-16 パナソニックＩｐマネジメント株式会社 電極接合方法
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6956313B2 (ja) * 2017-07-27 2021-11-02 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
CN110783254B (zh) * 2019-11-08 2022-10-04 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN114664784B (zh) * 2022-03-15 2024-07-23 广东汇芯半导体有限公司 一种方便布线的智能功率模组及其制造方法
CN115116860B (zh) * 2022-06-17 2025-10-28 北京比特大陆科技有限公司 芯片封装方法及芯片

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JP2701589B2 (ja) 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JPH06204290A (ja) 1992-12-28 1994-07-22 Canon Inc 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP3655338B2 (ja) 1995-02-28 2005-06-02 シチズン時計株式会社 樹脂封止型半導体装置及びその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
JP3505328B2 (ja) 1995-12-18 2004-03-08 松下電器産業株式会社 半導体装置およびその製造方法
JP3279470B2 (ja) 1996-02-20 2002-04-30 松下電器産業株式会社 半導体装置およびその製造方法
JPH1126642A (ja) 1997-07-07 1999-01-29 Fujitsu Ltd 半導体装置及びその製造方法及びその実装構造
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
JP3695890B2 (ja) 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JP3604250B2 (ja) 1997-02-19 2004-12-22 株式会社リコー 半導体装置実装体
JPH10242333A (ja) 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
AU8502798A (en) 1997-07-21 1999-02-10 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
JP3421548B2 (ja) 1997-09-10 2003-06-30 富士通株式会社 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JPH11135577A (ja) 1997-10-28 1999-05-21 Hitachi Cable Ltd Ｂｇａ用ｔａｂテープ
JPH11168185A (ja) 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP3065010B2 (ja) 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
JP3547303B2 (ja) 1998-01-27 2004-07-28 沖電気工業株式会社 半導体装置の製造方法
JP3417292B2 (ja) 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
JP3339422B2 (ja) 1998-04-20 2002-10-28 ソニーケミカル株式会社 配線基板及びその製造方法
JP2000022027A (ja) 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
JP2000058587A (ja) 1998-08-12 2000-02-25 Fujitsu Ltd 半導体装置及びその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect
JP2001284382A (ja) 2000-03-28 2001-10-12 Nec Corp はんだバンプ形成方法、フリップチップ実装方法及び実装構造体

Also Published As

Publication number Publication date
KR20010104626A (ko) 2001-11-26
CN1320964A (zh) 2001-11-07
TW501208B (en) 2002-09-01
JP2001308140A (ja) 2001-11-02
EP1150347A2 (en) 2001-10-31
KR100384260B1 (ko) 2003-05-16
US20010036711A1 (en) 2001-11-01
SG100674A1 (en) 2003-12-26
US6791195B2 (en) 2004-09-14
US20020132463A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
JP3597754B2 (ja) 半導体装置及びその製造方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6214642B1 (en) Area array stud bump flip chip device and assembly process
CN101303984B (zh) 半导体装置的制造方法
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
US6960827B2 (en) Semiconductor device and manufacturing method thereof
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7148081B2 (en) Method of manufacturing a semiconductor device
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6429530B1 (en) Miniaturized chip scale ball grid array semiconductor package
JP2004031607A (ja) 半導体装置及びその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2005064362A5 (ja)
US6911737B2 (en) Semiconductor device package and method
JP2002110856A (ja) 半導体装置の製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
TW502344B (en) Chip scale package structure and its manufacturing method
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
JP2002093828A (ja) 半導体装置の製造方法
JP2003234434A (ja) 半導体装置の製造方法
JP2000299399A (ja) 半導体装置
JP2000091378A (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JPH11195734A (ja) 電子回路装置及びその組立方法
KR20020043755A (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3597754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term