JP2008004741A - 半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 - Google Patents
半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 Download PDFInfo
- Publication number
- JP2008004741A JP2008004741A JP2006172468A JP2006172468A JP2008004741A JP 2008004741 A JP2008004741 A JP 2008004741A JP 2006172468 A JP2006172468 A JP 2006172468A JP 2006172468 A JP2006172468 A JP 2006172468A JP 2008004741 A JP2008004741 A JP 2008004741A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- voltage
- field effect
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000004891 communication Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 230000005669 field effect Effects 0.000 claims description 62
- 230000006870 function Effects 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】第1の機能ブロック(10a)のPMOSトランジスタのソース電圧入力端(12)及びNMOSトランジスタの基板電圧入力端(11)は、それぞれ、電圧供給端(42及び41)に接続されている。第i(1≦i≦n−1)の機能ブロック(10a,10b)のPMOSトランジスタの基板電圧入力端(13)及びNMOSトランジスタのソース電圧入力端(14)と、第i+1の機能ブロック(10b,10d)のPMOSトランジスタのソース電圧入力端(12)及びNMOSトランジスタの基板電圧入力端(11)とは、全単射的に接続されている。第nの機能ブロック(10d)のPMOSトランジスタの基板電圧入力端(13)及びNMOSトランジスタのソース電圧入力端(14)は、それぞれ、電圧供給端(43及び44)に接続されている。
【選択図】図1
Description
当該レトログレードウェル上に上記いずれか一方の電導型のウェルが形成されたトリプルウェル構造を有するものとする。そして、レトログレードウェルは、絶縁層によって半導体基板から絶縁されているものとする。
図1は、第1の実施形態に係る半導体集積回路の構成を示す。本半導体集積回路は、4個の機能ブロック10a、10b、10c及び10d、3個のインタフェース回路20a、20b及び20c、及び4個の定電圧回路30a、30b、30c及び30dを備えている。なお、下記において、機能ブロック又は定電圧回路のいずれかを代表して説明する場合には添字を省略して参照することがある。
図6は、第2の実施形態に係る半導体集積回路の断面を示す。本半導体集積回路は、個別のチップに構成された機能ブロック10a、10b及び10cについて、第1の実施形態と同様の接続関係を維持しつつSIP技術によって一のパッケージに収めたものである。図6に示した3個のCMOSデバイスは、それぞれ、機能ブロック10a〜10cに含まれるCMOSデバイスを表す。本半導体集積回路もまた、第1の実施形態に係るものと同様にDNウェル102とP基板101とが絶縁層105によって絶縁されてトリプルウェル構造を有している。絶縁層105は特になくてもよい。
図7は、本発明に係る半導体集積回路を備えた情報機器の概観を示す。ノートPC100は、上述した回路構成のCPU150を備えている。本発明に係る半導体集積回路は従来よりも少ない消費電力で動作可能であるため、CPU150及びこれを備えたノートPC100についてもまた低電力動作が可能となる。なお、本発明に係る半導体集積回路は、携帯情報端末、携帯音楽プレーヤなどの情報機器全般に適用可能である。
20a〜20c インタフェース回路(レベルシフト回路又はフォトカブラ回路)
30a〜30d 定電圧回路
32 電圧出力端
37 OTA(演算増幅器)
41 電圧供給端(第2の電圧供給端)
42 電圧供給端(第1の電圧供給端)
43 電圧供給端(第3の電圧供給端)
44 電圧供給端(第4の電圧供給端)
101 P基板(半導体基板)
102 DNウェル(レトログレードウェル)
103 Nウェル
104 Pウェル
105 絶縁層
111 配線
112 配線
113a、113b 配線
114a、114b 配線
120 配線制御部
100 ノートPC(情報機器)
200 携帯電話機(情報機器)
300 テレビジョン受像器(AV機器)
400 自動車(移動体)
Claims (33)
- 第1から第nまでの機能ブロックを備えた半導体集積回路であって、
前記第1の機能ブロックに含まれる第1の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端及び第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端が、それぞれ、第1及び第2の電圧供給端に接続されており、
前記第i(ただし、1≦i≦n−1)の機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端及び前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端と、前記第i+1の機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端及び前記第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端とが、全単射的に接続されており、かつ、
前記第nの機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端及び前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端が、それぞれ、第3及び第4の電圧供給端に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
第n+1の機能ブロックを備え、
前記第2から第n−1までのいずれか一つである第jの機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端と、前記第n+1の機能ブロックに含まれる前記第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端とが接続されており、
前記第jの機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端と、前記第n+1の機能ブロックに含まれる前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端とが接続されており、
前記第jの機能ブロックに含まれる前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端と、前記第n+1の機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端とが接続されており、かつ、
前記第jの機能ブロックに含まれる前記第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端と、前記第n+1の機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端とが接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第n−1までの機能ブロックのそれぞれに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧入力端及び前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端のそれぞれに所定の電圧を供給する複数の定電圧回路を備えた
ことを特徴とする半導体集積回路。 - 請求項3に記載の半導体集積回路において、
前記複数の定電圧回路の少なくとも一つは、前記第1から第nまでの機能ブロックのいずれか一つに含まれる前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧入力端及び基板電圧入力端のそれぞれに接続された4つの電圧出力端を有し、前記4つの電圧出力端のそれぞれから、与えられた信号に応じて電圧を切り替えて出力するものである
ことを特徴とする半導体集積回路。 - 請求項3に記載の半導体集積回路において、
前記複数の定電圧回路の少なくとも一つは、与えられた参照電圧及び当該定電圧回路から供給される前記所定の電圧を差動入力電圧として受ける演算増幅器を有するものであり、
前記演算増幅器は、前記第1及び第2の電圧供給端のいずれか一方により供給される電圧及び前記第3及び第4の電圧供給端のいずれか一方により供給される電圧を受けて動作するものである
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックの少なくとも一つは、前記第1及び第2の電導型のいずれか一方の半導体基板上に他の電導型のレトログレードウェルが形成され、さらに、当該レトログレードウェル上に前記いずれか一方の電導型のウェルが形成されたトリプルウェル構造を有するものであり、
前記レトログレードウェルは、絶縁層によって前記半導体基板から絶縁されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうちの少なくとも一つは、
当該機能ブロックに含まれる前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧を供給する複数の第1の配線と、
当該機能ブロックに含まれる前記第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧を供給する複数の第2の配線とを有するものであり、
前記複数の第1及び第2の配線は、前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタを挟んで平行して交互に配置されている
ことを特徴とする半導体集積回路。 - 請求項7に記載の半導体集積回路において、
前記少なくとも一つの機能ブロックは、当該機能ブロックに含まれる前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタのそれぞれに印加すべき順方向基板バイアスの大きさに応じて、前記複数の第1及び第2の配線による電圧供給を間引く配線制御部を有するものである
ことを特徴とする半導体集積回路。 - 請求項7に記載の半導体集積回路において、
前記少なくとも一つの機能ブロックは、前記第1及び第2の電導型のいずれか一方の半導体基板上に他の電導型のレトログレードウェルが形成され、さらに、当該レトログレードウェル上に前記いずれか一方の電導型のウェルが形成されたトリプルウェル構造を有するものであり、
前記ウェルの領域外の前記レトログレードウェル上に、前記第1及び第2の配線のうち前記他の電導型の絶縁ゲート電界効果トランジスタに基板電圧を供給するものが配置されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nの機能ブロックは、レベルシフト回路を介して互いに通信する
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nの機能ブロックは、フォトカプラ回路を介して互いに通信する
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nの機能ブロックは、無線によって互いに通信する
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nの機能ブロックは、それぞれ個別のチップに構成されたものであり、
当該半導体集積回路は、前記複数のチップを一のパッケージに収めたものである
ことを特徴とする半導体集積回路。 - 請求項13に記載の半導体集積回路において、
前記第1から第nの機能ブロックの電圧入力端は、ワイヤボンディングによって互いに接続されている
ことを特徴とする半導体集積回路。 - 請求項13に記載の半導体集積回路において、
前記第1から第nの機能ブロックの電圧入力端は、パッドの貼り合わせによって互いに接続されている
ことを特徴とする半導体集積回路。 - 請求項13に記載の半導体集積回路において、
前記第1から第nの機能ブロックは、積層されており、かつ、その電圧入力端は、貫通ビアによって互いに接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、活性化率の高いものが高電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、動作周波数が高いものが高電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、CMOSデバイスが多いものが高電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタのゲート酸化膜が薄いものが高電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタの閾値電圧が低いものが高電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、アディアバティック回路で構成されたものが低電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、FDSOI構造を有するものが低電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックのうち、メモリ装置として機能するものが低電位供給側に接続されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックは、それぞれ、マルチコアプロセッサにおける各コアプロセッサである
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記第1から第nまでの機能ブロックは、それぞれ、リコンフィギャラブルプロセッシングエレメントにおける各プロセッシングエレメントである
ことを特徴とする半導体集積回路。 - 第1の電導型の半導体基板上に第2の電導型のレトログレードウェルが形成され、さらに、当該レトログレードウェル上に前記第1の電導型のウェルが形成されたトリプルウェル構造を有し、かつ、前記レトログレードウェルは絶縁層によって前記半導体基板から絶縁されている
ことを特徴とする半導体集積回路。 - 第1及び第2の電導型の絶縁ゲート電界効果トランジスタを備えた半導体集積回路であって、
前記第1の電導型の絶縁ゲート電界効果トランジスタの基板電圧を供給する複数の第1の配線と、
前記第2の電導型の絶縁ゲート電界効果トランジスタの基板電圧を供給する複数の第2の配線とを備え、
前記第1及び第2の配線は、前記第1及び第2の電導型の絶縁ゲート電界効果トランジスタを挟んで平行して交互に配置されている
ことを特徴とする半導体集積回路。 - 請求項28に記載の半導体集積回路において、
前記第1の電導型の絶縁ゲート電界効果トランジスタのソース電圧を供給する複数の第3の配線と、
前記第2の電導型の絶縁ゲート電界効果トランジスタのソース電圧を供給する複数の第4の配線とを備え、
前記第3及び第4の配線は、平行して配置されており、かつ、
前記複数の第1及び第2の配線と、前記複数の第3及び第4の配線とは、直交して配置されている
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路を備えた
ことを特徴とする情報機器。 - 請求項1に記載の半導体集積回路を備えた
ことを特徴とする通信機器。 - 請求項1に記載の半導体集積回路を備えた
ことを特徴とするAV機器。 - 請求項1に記載の半導体集積回路を備えた
ことを特徴とする移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172468A JP2008004741A (ja) | 2006-06-22 | 2006-06-22 | 半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 |
US11/812,698 US8035134B2 (en) | 2006-06-22 | 2007-06-21 | Forward body bias-controlled semiconductor integrated circuit |
CN200710109460.8A CN101093833A (zh) | 2006-06-22 | 2007-06-21 | 前向体偏置控制的半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172468A JP2008004741A (ja) | 2006-06-22 | 2006-06-22 | 半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004741A true JP2008004741A (ja) | 2008-01-10 |
JP2008004741A5 JP2008004741A5 (ja) | 2010-10-07 |
Family
ID=38872756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006172468A Withdrawn JP2008004741A (ja) | 2006-06-22 | 2006-06-22 | 半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8035134B2 (ja) |
JP (1) | JP2008004741A (ja) |
CN (1) | CN101093833A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2078987A1 (en) | 2008-01-11 | 2009-07-15 | Seiko Epson Corporation | Liquid developer and image forming apparatus |
JP2011151903A (ja) * | 2010-01-20 | 2011-08-04 | Denso Corp | 車両用発電機 |
KR20140016474A (ko) * | 2012-07-30 | 2014-02-10 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723592B2 (en) * | 2011-08-12 | 2014-05-13 | Nxp B.V. | Adjustable body bias circuit |
CN109212306B (zh) * | 2017-07-06 | 2021-02-26 | 龙芯中科技术股份有限公司 | 芯片功耗的调节方法、电路与装置 |
JP7325352B2 (ja) * | 2020-02-07 | 2023-08-14 | エイブリック株式会社 | 基準電圧回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE487874T1 (de) * | 1990-11-30 | 1992-10-15 | Yokogawa Electric Corp., Musashino, Tokio/Tokyo | Signalgestalter. |
JP2774244B2 (ja) | 1993-12-03 | 1998-07-09 | 松下電器産業株式会社 | レベル変換回路、半導体集積回路及びこれ等の制御方法 |
US6100751A (en) * | 1997-06-20 | 2000-08-08 | Intel Corporation | Forward body biased field effect transistor providing decoupling capacitance |
US5959821A (en) | 1998-07-02 | 1999-09-28 | Xilinx, Inc. | Triple-well silicon controlled rectifier with dynamic holding voltage |
US6044020A (en) * | 1998-07-28 | 2000-03-28 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device with a row decoder circuit |
JP2001148464A (ja) | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体集積回路 |
JP3597754B2 (ja) * | 2000-04-24 | 2004-12-08 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6967522B2 (en) * | 2001-04-17 | 2005-11-22 | Massachusetts Institute Of Technology | Adaptive power supply and substrate control for ultra low power digital processors using triple well control |
US6763484B2 (en) * | 2001-06-28 | 2004-07-13 | Intel Corporation | Body bias using scan chains |
JP4794782B2 (ja) * | 2001-09-18 | 2011-10-19 | セイコーインスツル株式会社 | 電圧検出回路、及び電子機器 |
TWI268581B (en) * | 2002-01-25 | 2006-12-11 | Advanced Semiconductor Eng | Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material |
CN1647012A (zh) * | 2002-02-15 | 2005-07-27 | 马尔帝吉格有限公司 | 电子电路 |
JP2005064462A (ja) * | 2003-07-28 | 2005-03-10 | Nec Electronics Corp | マルチフィンガー型静電気放電保護素子 |
US7330049B2 (en) * | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
-
2006
- 2006-06-22 JP JP2006172468A patent/JP2008004741A/ja not_active Withdrawn
-
2007
- 2007-06-21 US US11/812,698 patent/US8035134B2/en not_active Expired - Fee Related
- 2007-06-21 CN CN200710109460.8A patent/CN101093833A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2078987A1 (en) | 2008-01-11 | 2009-07-15 | Seiko Epson Corporation | Liquid developer and image forming apparatus |
JP2011151903A (ja) * | 2010-01-20 | 2011-08-04 | Denso Corp | 車両用発電機 |
US8570004B2 (en) | 2010-01-20 | 2013-10-29 | Denso Corporation | Vehicle generator |
KR20140016474A (ko) * | 2012-07-30 | 2014-02-10 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101093833A (zh) | 2007-12-26 |
US20070295998A1 (en) | 2007-12-27 |
US8035134B2 (en) | 2011-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5130596B2 (ja) | 半導体装置 | |
US6888395B2 (en) | Semiconductor integrated circuit device | |
US7542329B2 (en) | Virtual power rails for integrated circuits | |
JP2008004741A (ja) | 半導体集積回路及びそれを備えた情報機器、通信機器、av機器及び移動体 | |
US7707521B2 (en) | Layout architecture having high-performance and high-density design | |
KR20060079848A (ko) | 집적 회로에서 다중 공급 전압들로 디지털 신호의멀티플렉싱 | |
JP2008004741A5 (ja) | ||
JP2001284535A (ja) | 半導体集積回路 | |
JP2009038226A (ja) | 半導体装置 | |
TW200409461A (en) | Semiconductor integrated circuit device having a leakage current cutoff circuit, constructed using MT-CMOS, for reducing standby leakage current | |
US20110169813A1 (en) | Display panel driving circuit having charge sharing switch formed in pad | |
JPH04315313A (ja) | 半導体集積回路 | |
US7906800B2 (en) | Semiconductor integrated circuit | |
US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
US7902861B2 (en) | Adiabatic CMOS design | |
KR101058588B1 (ko) | 디지털 아날로그 컨버터의 디코더 | |
US20210035968A1 (en) | Apparatus with a current-gain layout | |
US6614291B1 (en) | Low voltage, high speed CMOS CML latch and MUX devices | |
KR20010100940A (ko) | Cmos 반도체 집적회로 | |
EP0651511A2 (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
CN101826864A (zh) | 位准移位装置 | |
JP3467686B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP2009010980A (ja) | 半導体集積回路 | |
US8829970B2 (en) | Standard cell circuit, semiconductor integrated circuit, and semiconductor integrated circuit device | |
US6538493B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120119 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |