CN101826864A

CN101826864A - 位准移位装置

Info

Publication number: CN101826864A
Application number: CN200910004514A
Authority: CN
Inventors: 黄大修; 高秉佑
Original assignee: Ali Corp
Current assignee: Ali Corp
Priority date: 2009-03-06
Filing date: 2009-03-06
Publication date: 2010-09-08

Abstract

本发明提供一种位准移位装置，该装置包括一输入单元、一第一偏压电路、一第二偏压电路以及一输出单元。输入单元操作在一核心电压下，并用以依据一输入信号的位准，来切换一导通电流的流通路径。第一偏压电路与第二偏压电路各自具有一第一端与一第二端，其中第一偏压电路与第二偏压电路的第一端用以接收一焊垫电压，以分别对焊垫电压进行分压，进而于第一与第二偏压电路的第二端提供直流电压。输出单元电连接第一与第二偏压电路的第二端以及输入单元，并操作在焊垫电压下，以依据导通电流的流通路径来切换一输出信号的位准。

Description

位准移位装置

技术领域

本发明是有关于一种位准移位装置，且特别是有关于一种利用偏压电路来降低功率消耗与布局面积的位准移位装置。

背景技术

在电路布局的设计上，芯片的输入/输出焊垫(I/O pad)与内部电路之间可接上位准移位装置(level shift device)，以提供芯片外部及芯片本身信号位准的相容性。此外，随着硅制造工艺技术的进步，输入/输出焊垫的焊垫电压与内部电路的核心电压，两者之间的压差越来越大，进而增加信号在转换上的困难度，相对地位准移位装置在设计上也愈趋复杂。

许多低功率效能的位准移位装置都采用迭接(cascode)的架构，来避免因压差而引起的过度电性应力(Electrical Overstress，EOS)的问题。一般而言，当焊垫电压与核心电压之间的压差越来越大时，已知的位准移位装置往往必须通过迭接级数的增加，来避免电压或电流超过电子元件所能负荷的范围。然而，当位准移位装置所需的迭接级数增加时，势必会增加位准移位装置在电路布局上的面积。

除此之外，针对迭接架构的设计，已知的位准移位装置同时也需要额外的偏压电路来产生额外的直流电压，以驱动各级迭接的晶体管。然而，偏压电路所产生的电流回路，势必会增加位准移位装置的功率消耗。换而言之，在提升位准移位装置的效能的同时，如何兼顾位准移位装置的布局面积以及功率消耗，已是位准移位装置在设计上所面临的一大课题。

发明内容

本发明提供一种位准移位装置，可在提升位准移位装置的效能的情况下，同时兼顾到位准移位装置的功率消耗与布局面积。

本发明提出一种位准移位装置，包括一输入单元、一第一偏压电路、一第二偏压电路以及一输出单元。输入单元操作在一核心电压下，并用以依据一输入信号的位准，来切换一导通电流的流通路径。第一偏压电路与第二偏压电路各自具有一第一端与一第二端，其中第一偏压电路与第二偏压电路的第一端用以接收一焊垫电压，以分别对焊垫电压进行分压，进而于第一与第二偏压电路的第二端提供直流电压。输出单元电连接第一与第二偏压电路的第二端以及输入单元，并操作在焊垫电压下，以依据导通电流的流通路径来切换一输出信号的位准。

在本发明的一实施例中，上述的输出单元包括一迭接电路与一位准转换电路。迭接电路电连接输入单元以及第一偏压电路与第二偏压电路的第二端。在此，迭接电路偏压在第一偏压电路与第二偏压电路所提供的直流电压下，并用以配合导通电流的流通路径而据以传送导通电流至位准转换电路。位准转换电路电连接迭接电路，并用以接收焊垫电压，以依据导通电流的流通路径而决定是否将输出信号的位准切换至焊垫电压。

在本发明的一实施例中，上述的第一偏压电路与第二偏压电路分别由S个电子元件串接而成，其中所述电子元件可以是二极管、N型晶体管、P型晶体管、NPN双极晶体管或PNP双极晶体管，S为整数且S大于或等于1。

在本发明的一实施例中，其中当输入信号的位准切换至核心电压时，上述的输出单元是依据导通电流的流通路径而将输出信号的位准切换至焊垫电压，其中焊垫电压大于核心电压。

基于上述，本发明是利用输入单元与输出单元相互串接的迭接架构来实现信号的转换，并藉此提升位准移位装置的效能与速度。此外，本发明更利用第一与第二偏压电路所提供的直流电压来直接驱动迭接电路，故能有效地降低流经偏压电路的电流。相对地，与已知技术相较之下，本发明可提升位准移位装置的效能，并同时兼顾位准移位装置的功率消耗以及布局面积。

附图说明

图1绘示为依据本发明一实施的位准移位装置的电路架构图。

图2绘示为依据本发明一实施例的偏压电路130的一电路架构图。

图3绘示为依据本发明一实施例的偏压电路130的又一电路架构图。

图4绘示为依据本发明一实施例的偏压电路130的另一电路架构图。

图5绘示为依据本发明一实施例的偏压电路130的另一电路架构图。

附图标号：

100：位准移位装置

110：输入单元

111：反相器

120：输出单元

130、140：偏压电路

MN11～MN16、MN21～MN2S：N型晶体管

MP11、MP12、MP31～MP3S：P型晶体管

BN41～BN4S：NPN双极晶体管

BP51～BP5S：PNP双极晶体管

D₁₁～D_1S、D₂₁～D_2S：二极管

C11、C12：电容

150、160：缓冲器

P1、P2：流通路径

N1、N2、N3、N4：节点

V_PAD：焊垫电压

V_CORE：核心电压

S_IN：输入信号

S_OUT：输出信号

/S_OUT：输出信号的反相信号

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

图1绘示为依据本发明一实施的位准移位装置的电路架构图。参照图1，位准移位装置100包括一输入单元110、一输出单元120、一偏压电路130以及一偏压电路140。其中，偏压电路130与140各自具有一第一端与一第二端。在此，偏压电路130与140的第一端用以接收一焊垫电压V_PAD，且其第二端电连接输出单元120。而输出单元120则电连接至输入单元110。

更进一步来看，输入单元110包括多个N型晶体管MN11～MN14以及一反相器111。其中，反相器111的输入端用以接收一输入信号S_IN，并通过其输出端产生输入信号S_IN的反相信号。此外，N型晶体管MN11的漏极端电连接输出单元120，且其栅极端用以接收一核心电压V_CORE。N型晶体管MN12的漏极端电连接N型晶体管MN11的源极端，其源极端电连接一接地端，且其栅极端用以接收输入信号S_IN。

在整体操作上，核心电压V_CORE用以驱动N型晶体管MN11与MN13，以致使N型晶体管MN11与MN13维持在导通的状态。另一方面，N型晶体管MN12与MN14分别受到输入信号S_IN以及输入信号S_IN的反相信号的控制。因此，随着输入信号S_IN的位准的切换，N型晶体管MN12与MN14的其中之一会维持在导通的状态。

举例而言，当输入信号S_IN的位准切换至核心电压V_CORE时，N型晶体管MN12会受到输入信号S_IN的驱动而维持在导通的状态，而N型晶体管MN14则会维持在不导通的状态。此时，输入单元110会通过N型晶体管MN11与MN12所形成的流通路径P1，来提供一导通电流给输出单元120。

相反地，当输入信号S_IN的位准切换至接地电压时，N型晶体管MN12会维持在不导通的状态，而N型晶体管MN14则会受到输入信号S_IN的反相信号的驱动而维持在导通的状态。此时，输入单元110会通过N型晶体管MN13与MN14所形成的流通路径P2，来提供导通电流给输出单元120。换而言之，操作在核心电压V_CORE下的输入单元110，会依据输入信号S_IN的位准来切换导通电流的流通路径，以适时地提供导通电流给输出单元120。

请继续参照图1，输出单元120包括多个P型晶体管MP11与MP12、以及多个N型晶体管MN15与MN16。其中，N型晶体管MN15的源极端电连接N型晶体管MN11的漏极端，且其栅极端电连接偏压电路130的第二端。P型晶体管MP11的源极端用以接收焊垫电压V_PAD，且其栅极端电连接P型晶体管MP12的漏极端。此外，P型晶体管MP11的漏极端电连接N型晶体管MN15的漏极端，并用以产生输出信号的反相信号/S_OUT。

再者，N型晶体管MN16的源极端电连接N型晶体管MN13的漏极端，且其栅极端电连接偏压电路140的第二端。P型晶体管MP12的源极端用以接收焊垫电压V_PAD，且其栅极端电连接P型晶体管MP11的漏极端。此外，P型晶体管MP12的漏极端电连接N型晶体管MN16的漏极端，并用以产生输出信号S_OUT。

在整体操作上，N型晶体管MN15与MN16会分别接收偏压电路130与140所提供的直流电压，而维持在导通的状态下。藉此，当输入单元110通过流通路径P1提供导通电流给输出单元120时，N型晶体管MN15将据以传送导通电流，以致使P型晶体管MP12的栅极端上的电压被拉至驱近于接地电压。此时，P型晶体管MP12将处于导通的状态，进而致使输出信号S_OUT的位准切换至焊垫电压V_PAD。而输出信号的反相信号/S_OUT的位准则驱近于接地电压。

另一方面，当输入单元110通过流通路径P2提供导通电流给输出单元120时，N型晶体管MN16将据以传送导通电流，以致使P型晶体管MP11的栅极端上的电压被拉至驱近于接地电压。此时，P型晶体管MP11将处于导通的状态，进而致使输出信号的反相信号/S_OUT的位准切换至焊垫电压V_PAD。而输出信号S_OUT的位准则驱近于接地电压。

换而言之，对输出单元120来说，N型晶体管MN15与MN16分别与输入单元110的N型晶体管MN11与MN13组成两迭接电路，且此两迭接电路会偏压在偏压电路130与140所提供的直流电压下，以配合导通电流的流通路径来据以传送导通电流。此外，P型晶体管MP11与MP12会构成一位准转换电路。且此位准转换电路用以接收焊垫电压V_PAD，并用以依据导通电流的流通路径而决定是否将输出信号S_OUT的位准切换至焊垫电压V_PAD。

对位准移位装置100的整体作动而言，输入单元110会依据输入信号S_IN的位准，来切换导通电流的流通路径。另一方面，输出单元120则是依据导通电流的流通路径来切换输出信号S_OUT的位准。藉此，当输入信号S_IN的位准切换至核心电压V_CORE时，输出单元120将把输出信号S_OUT的位准切换至焊垫电压V_PAD。

值得一提的是，本实施例所述的焊垫电压V_PAD大于核心电压V_CORE，因此位准移位装置100可应用在芯片外部与内部信号的位准转换。此外，本实施例是采用输入单元110与输出单元120相互串接的迭接架构来实现信号的转换，且操作在核心电压V_CORE下的输入单元110将有助于位准移位装置100的效能与速度的提升。

再者，本实施例是利用偏压电路130与140所提供的直流电压，来驱动迭接电路中的N型晶体管MN15与MN16。由于注入N型晶体管MN15与MN16的栅极端的电流非常地微小，故由偏压电路130与140所形成的电流将可有效地被降低。因此，与已知技术相较之下，本实施例可以在提升位准移位装置100的效能的情况下，同时兼顾到位准移位装置100的功率消耗以及布局面积。

值得注意的是，在电路布局的实现上，为了更进一步地提升位准移位装置100的操作速度，输入单元110中的N型晶体管MN11～MN14可利用较薄的栅极氧化层来实现。相对地，输出单元110中的N型晶体管MN15与MN16以及P型晶体管MP11与MP12则可利用较厚的栅极氧化层来实现。

除此之外，为了避免N型晶体管MN11～MN14受到过度电性应力的影响，本领域具有通常知识技术人员可以依据核心电压V_CORE与焊垫电压V_PAD之间的压差大小，来调整偏压电路130与140的实施型态。

举例来说，在本实施例中，偏压电路130与140是分别以相互串接的S个二极管来实现，其中S为整数且S大于或等于1。倘若，用以实现偏压电路130的S个二极管D₁₁～D_1S以及用以实现偏压电路140的S个二极管D₂₁～D_2S，其顺向偏压(forward bias)皆表示为V_TH时，则偏压电路130与140分别所提供的直流电压，也就是偏压在节点N1与N2上的电压V_N1与V_N2，将如式(1)所示：

V_N1＝V_N2＝V_PAD-S×V_TH 式(1)

再者，假设N型晶体管MN11～MN14的临界电压(threshold voltage)等同于二极管D₁₁～D_1S与D₂₁～D_2S的顺向偏压，则偏压在节点N3与N4上的电压V_N3与V_N4，将如式(2)所示：

V_N3＝V_N4＝V_PAD-(S+1)×V_TH 式(2)

由式(2)来看，可以得知，压降在N型晶体管MN11～MN14的电压受到偏压电路130与140的控制。在此，当构成偏压电路130与140的二极管的数量增加时，也就是S的数值越大时，偏压在节点N3与N4上的电压V_N3与V_N4也就越小。

且知，在电路设计上，设计者可将电压V_N3与核心电压V_CORE之间的压差维持在小于N型晶体管MN11的临界电压V_TH的情况下，来避免N型晶体管MN11与MN12受到过度电性应力的影响。换而言之，当核心电压V_CORE与焊垫电压V_PAD之间的压差越大时，设计者可通过增加偏压电路130与140的二极管的串接数量，来将低压降在N型晶体管MN11～MN14上的电压。相对地，当核心电压V_CORE与焊垫电压V_PAD之间的压差不大时，设计者也可通过单一的二极管来分别构成偏压电路130与140。

再者，二极管D₁₁～D_1S与D₂₁～D_2S可分别由一N型晶体管或是一P型晶体管来实现。举例来说，图2绘示为依据本发明一实施例的偏压电路130的一电路架构图。参照图2，偏压电路130包括多个N型晶体管MN21～MN2S。其中，N型晶体管MN21～MN2S分别用以构成二极管D₁₁～D_1S。在此，N型晶体管MN21的栅极端与漏极端彼此电性相连，以形成二极管D₁₁的阳极端，而N型晶体管MN21的源极端则视为二极管D₁₁的阴极端。

相似地，N型晶体管MN22的栅极端与漏极端彼此电性相连，以形成二极管D₁₂的阳极端，而N型晶体管MN22的源极端则视为二极管D₁₂的阴极端。以此类推，N型晶体管MN2S与二极管D_1S在结构上的相应关系。此外，虽然本实例是以偏压电路130为例来进行说明，然本领域具有通常知识技术人员则可参照图2实施例来实现偏压电路140。

图3绘示为依据本发明一实施例的偏压电路130的又一电路架构图。参照图3，偏压电路130包括多个P型晶体管MP31～MP3S。其中，P型晶体管MP31～MP3S分别用以构成二极管D₁₁～D_1S。在此，P型晶体管MP31的栅极端与漏极端彼此电性相连，以形成二极管D₁₁的阴极端，而P型晶体管MP31的源极端则视为二极管D₁₁的阳极端。

相似地，P型晶体管MP32的栅极端与漏极端彼此电性相连，以形成二极管D₁₂的阴极端，而P型晶体管MP32的源极端则视为二极管D₁₂的阳极端。以此类推，P型晶体管MP3S与二极管D_1S在结构上的相应关系。此外，虽然本实例是以偏压电路130为例来进行说明，然本领域具有通常知识技术人员也可参照图3实施例来实现偏压电路140。

图2与图3是分别以一N型晶体管与一P型晶体管来实现二极管D₁₁～D_1S与D₂₁～D_2S。其中，图2与图3所述的N型晶体管与P型晶体管都属于金属氧化物半导体晶体管(MOS transistor)。然而，在实际应用上，二极管D₁₁～D_1S与D₂₁～D_2S也可分别由一双极晶体管(bipolar transistor)来实现。

举例来说，图4绘示为依据本发明一实施例的偏压电路130的另一电路架构图。参照图4，偏压电路130包括多个NPN双极晶体管BN41～BN4S。其中，NPN双极晶体管BN41～BN4S分别用以构成二极管D₁₁～D_1S。在此，NPN双极晶体管BN41的基极端与集极端彼此电性相连，以形成二极管D₁₁的阳极端，而NPN双极晶体管BN41的射极端则视为二极管D₁₁的阴极端。以此类推，NPN双极晶体管BN42～BN4S与二极管D₁₂～D_1S在结构上的相应关系。此外，虽然本实例是以偏压电路130为例来进行说明，然本领域具有通常知识技术人员则可参照图4实施例来实现偏压电路140。

图5绘示为依据本发明一实施例的偏压电路130的另一电路架构图。参照图5，偏压电路130包括多个PNP双极晶体管BP51～BP5S。其中，PNP双极晶体管BP51～BP5S分别用以构成二极管D₁₁～D_1S。在此，PNP双极晶体管BP51的基极端与集极端彼此电性相连，以形成二极管D₁₁的阴极端，而PNP双极晶体管BP51的射极端则视为二极管D₁₁的阳极端。以此类推，PNP双极晶体管BP52～BP5S与二极管D₁₂～D_1S在结构上的相应关系。此外，虽然本实例是以偏压电路130为例来进行说明，然本领域具有通常知识技术人员则可参照图5实施例来实现偏压电路140。

总而言之，参照图1至图5来看偏压电路130与偏压电路140的整体架构。偏压电路130与偏压电路140在实际应用上是可以由多个电子元件串接而成，且所述的这些电子元件例如是N型晶体管、P型晶体管、NPN双极晶体管或是PNP双极晶体管...等。虽然上述各实施例列举了所述的电子元件的实施型态，然本领域具有通常知识可参照上述实施例的精神，任意更改电子元件的实施型态。

请继续参照图1。值得一提的是，当核心电压V_CORE与焊垫电压V_PAD之间的压差越大时，位准移位装置100可通过电容来稳定偏压电路130与140所提供的直流电压。因此，在本发明的另一实施例中，位准移位装置100还包括一电容C11与C12。其中，电容C11的第一端电连接N型晶体管MN15的栅极端，且其第二端电连接接地端。电容C12的第一端电连接N型晶体管MN16的栅极端，且其第二端电连接接地端。

此外，在本发明的又一实施例中，位准移位装置100还包括一缓冲器150与一缓冲器160。其中，缓冲器150电连接N型晶体管MN15的漏极端，并用以缓冲输出信号的反相信号/S_OUT。此外，缓冲器160电连接N型晶体管MN16的漏极端，并用以缓冲输出信号S_OUT。

综上所述，本发明是利用输入单元与输出单元相互串接的迭接架构来实现信号的转换，并藉此提升位准移位装置的效能与速度。此外，本发明更利用偏压电路所提供的直流电压来直接驱动迭接电路中的晶体管，故能有效地降低流经偏压电路的电流。且知，已知位准移位装置往往是通过一电流源提供一直流电压来形成电流回路。相对地，对已知位准移位装置来说，其内部电路所产生的电流回路势必会耗费庞大的功率。反观本发明，其不仅无需采用电流源来形成电流回路，更可通过直接驱动迭接电路中的晶体管来降低功率消耗。因此，与已知技术相较之下，本发明将可在提升位准移位装置的效能的情况下，同时兼顾到位准移位装置的功率消耗以及布局面积。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定为准。

Claims

1.一种位准移位装置，其特征在于，所述的位准移位装置包括：

一输入单元，操作在一核心电压下，以依据一输入信号的位准，来切换一导通电流的流通路径；

一第一与一第二偏压电路，各自具有一第一端与一第二端，其中所述第一与所述第二偏压电路的第一端用以接收一焊垫电压，以分别对所述焊垫电压进行分压，进而于所述第一与所述第二偏压电路的第二端提供直流电压；以及

一输出单元，电连接所述第一与所述第二偏压电路的第二端以及所述输入单元，并操作在所述焊垫电压下，以依据所述导通电流的流通路径来切换一输出信号的位准。

2.如权利要求1所述的位准移位装置，其特征在于，所述输出单元包括：

一迭接电路，电连接所述输入单元以及所述第一与所述第二偏压电路的第二端，并偏压在所述第一与所述第二偏压电路所提供的直流电压下，以配合所述导通电流的流通路径而据以传送所述导通电流；以及

一位准转换电路，电连接所述迭接电路，并用以接收所述焊垫电压，以依据所述导通电流的流通路径而决定是否将所述输出信号的位准切换至所述焊垫电压。

3.如权利要求2所述的位准移位装置，其特征在于，所述迭接电路包括：

一第一N型晶体管，其漏极端电连接所述位准转换电路，所述第一N型晶体管的源极端电连接所述输入单元，所述第一N型晶体管的栅极端电连接所述第一偏压电路的第二端；以及

一第二N型晶体管，其漏极端电连接所述位准转换电路，所述第二N型晶体管的源极端电连接所述输入单元，所述第二N型晶体管的栅极端电连接所述第二偏压电路的第二端，其中所述输出单元是通过所述第二N型晶体管的漏极端来产生所述输出信号，并通过所述第一N型晶体管的漏极端来产生所述输出信号的反相信号。

4.如权利要求3所述的位准移位装置，其特征在于，所述位准转换电路包括：

一第一P型晶体管，其源极端用以接收所述焊垫电压，所述第一P型晶体管的漏极端电连接所述第一N型晶体管的漏极端；以及

一第二P型晶体管，其源极端用以接收所述焊垫电压，所述第二P型晶体管的漏极端电连接至所述第二N型晶体管的漏极端以及所述第一P型晶体管的栅极端，所述第二P型晶体管的栅极端电连接所述第一P型晶体管的漏极端。

5.如权利要求3所述的位准移位装置，其特征在于，所述输入单元包括：

一第三N型晶体管，其漏极端电连接所述第一N型晶体管的源极端，所述第三N型晶体管的栅极端用以接收所述核心电压；

一第四N型晶体管，其漏极端电连接所述第三N型晶体管的源极端，所述第四N型晶体管的源极端电连接一接地端，所述第四N型晶体管的栅极端用以接收所述输入信号；

一第五N型晶体管，其漏极端电连接所述第二N型晶体管的源极端，所述第五N型晶体管的栅极端用以接收所述核心电压；以及

一第六N型晶体管，其漏极端电连接所述第五N型晶体管的源极端，所述第六N型晶体管的源极端电连接所述接地端，所述第六N型晶体管的栅极端用以接收所述输入信号的反相信号。

6.如权利要求5所述的位准移位装置，其特征在于，所述输入单元还包括：

一反相器，其输入端用以接收所述输入信号，所述反相器的输出端电连接所述第六N型晶体管的栅极端。

7.如权利要求5所述的位准移位装置，其特征在于，所述第一与所述第二N型晶体管的栅极氧化层的厚度，大于所述第三至所述第六N型晶体管的栅极氧化层的厚度。

8.如权利要求3所述的位准移位装置，其特征在于，还包括：

一第一电容，其第一端电连接所述第一N型晶体管的栅极端，所述第一电容的第二端电连接一接地端；以及

一第二电容，其第一端电连接所述第二N型晶体管的栅极端，所述第二电容的第二端电连接所述接地端。

9.如权利要求3所述的位准移位装置，其特征在于，还包括：

一第一缓冲器，电连接所述第一N型晶体管的漏极端，用以缓冲所述输出信号的反相信号；以及

一第二缓冲器，电连接所述第二N型晶体管的漏极端，用以缓冲所述输出信号。

10.如权利要求1所述的位准移位装置，其特征在于，所述第一与所述第二偏压电路分别由S个电子元件串接而成，其中所述电子元件可以是二极管、N型晶体管、P型晶体管、NPN双极晶体管或PNP双极晶体管，S为整数且S大于或等于1。

11.如权利要求1所述的位准移位装置，其特征在于，当所述输入信号的位准切换至所述核心电压时，所述输出单元是依据所述导通电流的流通路径而将所述输出信号的位准切换至所述焊垫电压，其中所述焊垫电压大于所述核心电压。