CN215897707U - 一种低功耗高压电平移位电路 - Google Patents

Abstract

一种低功耗高压电平移位电路，包含第一MOS管M₁，第二MOS管M₂，第三MOS管M₃，第四MOS管M₄，第五MOS管M₅，第六MOS管M₆，第七MOS管M₇，第八MOS管M₈，第九MOS管M₉，第一二极管D₁，第二二极管D₂，第三二极管D₃，第一反相器U₁，第二反相器U₂。本发明在传统电流镜电平移位电路的基础上增加二极管和额外的MOS管，从而使电路能够在高压下稳定工作和达到降低功耗的目的。

Description

一种低功耗高压电平移位电路

技术领域

本发明涉及，特别提供了一种低功耗高压电平移位电路，利用二极管反向工作特性和增加辅助电路，使得电路有很低的静态功耗，和稳定的电压输出，同时还降低了在高压下MOS管的工艺要求。

背景技术

目前，一方面随着工艺的不断提高，特征尺寸的不断减小，功耗问题已经变成了集成电路设计中主要要考虑的问题，另一方面电平移位电路作为连接控制电路和输出驱动级的关键电路，需要有很高的驱动能力，而且是高电压工作，所以高耐压，大电流，高精度，低功耗的电平移位电路变得尤为重要，本发明提供了一种在传统电平移位电路基础上的改进方法，能够很好的解决上述问题。

发明内容

一种低功耗高压电平移位电路包含第一MOS管M₁，第二MOS管M₂，第三MOS管M₃，第四MOS管M₄，第五MOS管M₅，第六MOS管M₆，第七MOS管M₇，第八MOS管M₈，第九MOS管M₉，第一二极管D₁，第二二极管D₂，第三二极管D₃，第一反相器U₁，第二反相器U₂，其中第一MOS管M₁、第二MOS管M₂和第四MOS管M₄的源极均连接到V_DDH，第一MOS管M₁的栅极与第六MOS管M₆的漏极相连，第一MOS管M₁的漏极连接到第三MOS管M₃的源极，第二MOS管M₂的栅极与第六MOS管M₆的漏极相连，第二MOS管M₂的漏极连接到第五MOS管M₅的源极，第三MOS管M₃的栅极分别与其自身的漏极和第四MOS管M₄的栅极相连，第三MOS管M₃的漏极接第一二极管D₁的负极，第四MOS管M₄的漏极与第六MOS管M₆的源极相连，第五MOS管M₅的栅极分别与其自身的漏极和第六MOS管M₆的栅极相连，第五MOS管M₅的漏极连接到第二二极管D₂的负极，第六MOS管M₆的漏极与第三二极管D₃的负极相连，第七MOS管M₇、第八MOS管M₈和第九MOS管M₉的源极均连接到地，第七MOS管M₇和第九MOS管M₉的栅极均连接到第一反相器U₁的输出端，第七MOS管M₇的漏极与第一二极管D₁的正极相连，第八MOS管M₈的栅极连接到V_in，第八MOS管M₈的漏极与第三二极管D₃的正极相连，第九MOS管M₉的漏极与第二二极管D₂的正极相连，第一反相器U₁的输入端接V_in，第一反相器U₁的电源端接V_DDL，第二反相器U₂的输入端与第三二极管D₃的负极相连，第二反相器U₂的输出端接V_out，第二反相器U₂的电源端接V_DDH。

附图说明

图1为本发明中低功耗高压电平移位电路的电路图。

具体实施方式

一种低功耗高压电平移位电路，其特征在于：包含第一MOS管M₁，第二MOS管M₂，第三MOS管M₃，第四MOS管M₄，第五MOS管M₅，第六MOS管M₆，第七MOS管M₇，第八MOS管M₈，第九MOS管M₉，第一二极管D₁，第二二极管D₂，第三二极管D₃，第一反相器U₁，第二反相器U₂，其中第一MOS管M₁、第二MOS管M₂和第四MOS管M₄的源极均连接到V_DDH，第一MOS管M₁的栅极与第六MOS管M₆的漏极相连，第一MOS管M₁的漏极连接到第三MOS管M₃的源极，第二MOS管M₂的栅极与第六MOS管M₆的漏极相连，第二MOS管M₂的漏极连接到第五MOS管M₅的源极，第三MOS管M₃的栅极分别与其自身的漏极和第四MOS管M₄的栅极相连，第三MOS管M₃的漏极接第一二极管D₁的负极，第四MOS管M₄的漏极与第六MOS管M₆的源极相连，第五MOS管M₅的栅极分别与其自身的漏极和第六MOS管M₆的栅极相连，第五MOS管M₅的漏极连接到第二二极管D₂的负极，第六MOS管M₆的漏极与第三二极管D₃的负极相连，第七MOS管M₇、第八MOS管M₈和第九MOS管M₉的源极均连接到地，第七MOS管M₇和第九MOS管M₉的栅极均连接到第一反相器U₁的输出端，第七MOS管M₇的漏极与第一二极管D₁的正极相连，第八MOS管M₈的栅极连接到V_in，第八MOS管M₈的漏极与第三二极管D₃的正极相连，第九MOS管M₉的漏极与第二二极管D₂的正极相连，第一反相器U₁的输入端接V_in，第一反相器U₁的电源端接V_DDL，第二反相器U₂的输入端与第三二极管D₃的负极相连，第二反相器U₂的输出端接V_out，第二反相器U₂的电源端接V_DDH。

该电路中三个二极管是为了降低电路的静态电流和提高MOS管在高压工作下的可靠性，第一MOS管M₁同样是为了限制静态电流，在输入电平由高到低时，流过第三MOS管M₃的电流和流过第五MOS管M₅的电流镜像到第四MOS管M₄，和第六MOS管M₆，使得第二反相器U₂的输入端电平迅速升高到V_DDH，实现电平的快速翻转；当输入电平由低到高时，第六MOS管M₆配合第四MOS管M₄抑制第二反相器U₂的输入端电平受到上拉作用的影响，使其能够稳定下拉到低电平。

对于本领域技术人员而言，显然本发明不限于上述示范例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明中内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述仅仅是为了清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他方式。

Claims (2)

1.一种低功耗高压电平移位电路，其特征在于：包含第一MOS管M₁，第二MOS管M₂，第三MOS管M₃，第四MOS管M₄，第五MOS管M₅，第六MOS管M₆，第七MOS管M₇，第八MOS管M₈，第九MOS管M₉，第一二极管D₁，第二二极管D₂，第三二极管D₃，第一反相器U₁，第二反相器U₂，其中第一MOS管M₁、第二MOS管M₂和第四MOS管M₄的源极均连接到V_DDH，第一MOS管M₁的栅极与第六MOS管M₆的漏极相连，第一MOS管M₁的漏极连接到第三MOS管M₃的源极，第二MOS管M₂的栅极与第六MOS管M₆的漏极相连，第二MOS管M₂的漏极连接到第五MOS管M₅的源极，第三MOS管M₃的栅极分别与其自身的漏极和第四MOS管M₄的栅极相连，第三MOS管M₃的漏极接第一二极管D₁的负极，第四MOS管M₄的漏极与第六MOS管M₆的源极相连，第五MOS管M₅的栅极分别与其自身的漏极和第六MOS管M₆的栅极相连，第五MOS管M₅的漏极连接到第二二极管D₂的负极，第六MOS管M₆的漏极与第三二极管D₃的负极相连，第七MOS管M₇、第八MOS管M₈和第九MOS管M₉的源极均连接到地，第七MOS管M₇和第九MOS管M₉的栅极均连接到第一反相器U₁的输出端，第七MOS管M₇的漏极与第一二极管D₁的正极相连，第八MOS管M₈的栅极连接到V_in，第八MOS管M₈的漏极与第三二极管D₃的正极相连，第九MOS管M₉的漏极与第二二极管D₂的正极相连，第一反相器U₁的输入端接V_in，第一反相器U₁的电源端接V_DDL，第二反相器U₂的输入端与第三二极管D₃的负极相连，第二反相器U₂的输出端接V_out，第二反相器U₂的电源端接V_DDH。

2.按照权利要求1所述的一种低功耗高压电平移位电路，其特征在于：所述电路中V_DDH和V_DDL为将要电平移位的高低电压。

Images