CN101051835B - 电压位准移位电路 - Google Patents
电压位准移位电路 Download PDFInfo
- Publication number
- CN101051835B CN101051835B CN200610066395A CN200610066395A CN101051835B CN 101051835 B CN101051835 B CN 101051835B CN 200610066395 A CN200610066395 A CN 200610066395A CN 200610066395 A CN200610066395 A CN 200610066395A CN 101051835 B CN101051835 B CN 101051835B
- Authority
- CN
- China
- Prior art keywords
- voltage
- level shift
- coupled
- type transistor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 16
- 230000007704 transition Effects 0.000 claims abstract description 16
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 11
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 10
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种电压位准移位电路，包括输入缓冲单元、位准移位单元以及稳压电容。输入缓冲单元耦接于第一电压源与第一接地端之间，位准移位单元则耦接于第二电压源与第二接地端之间，此位准移位单元的输入端耦接于输入缓冲单元的输出端。而稳压电容则耦接于第一电压源与第二接地端之间，用以当位准移位单元发生转态时，维持输入缓冲单元的输出端与第二接地端之间的电压差。
Description
技术领域
本发明是属于一种电压位准移位电路，且特别是一种具有稳压电容的电压位准移位电路。
背景技术
在液晶显示器驱动电路(LCD driver IC)的应用中，传统的电压位准移位电路因通道(channel)数很多，每个通道又包含数个位元(bit)的资料。因此，当电压位准移位电路发生转态时，会有拉升接地端电压的问题产生，进而影响电压位准移位电路的转态动作。
发明内容
本发明的目的是提供一种电压位准移位电路，利用稳压电容的电压耦合效应，以维持输入缓冲单元的输出电压与位准移位单元接地端之间的电压差，以维持准位移位电路的转态能力。
为达成上述与其他目的，本发明提出一种电压位准移位电路，包括输入缓冲单元、位准移位单元与稳压电容。其中，输入缓冲单元耦接于第一电压源与第一接地端之间，位准移位单元则耦接于第二电压源与第二接地端之间，此位准移位单元的输入端耦接于输入缓冲单元的输出端。而稳压电容耦接于第一电压源与第二接地端之间，用以当位准移位单元发生转态时，维持输入缓冲单元的输出端与第二接地端之间的电压差。
前述的位准移位单元，在一实施例中，包括第一P型晶体管、第二P型晶体管、第一N型晶体管以及第二N型晶体管。第一P型晶体管与第一N型晶体管串联耦接于第二电压源与第二接地端之间，第二P型晶体管与第二N型晶体管串联耦接于第二电压源与第二接地端之间。其中，第一P型晶体管的栅极耦接于第二P型晶体管与第二N型晶体管的共用接点，第二P型晶体管的栅极耦接于第一P型晶体管与第一N型晶体管的共用接点，且第一N型晶体管的栅极为位准移位单元的输入端，第二P型晶体管与第二N型晶体管的共用接点为位准移位单元的输出端。
在一实施例中，前述的第一N型晶体管的栅极与第二N型晶体管的栅极所接收的信号互为反相。前述的第一电压源的电压值小于第二电压源的电源值。
本发明因利用一稳压电容，当位准移位电路的接地端因电压转态而产生电位变化时，使输入缓冲单元的电压源随之调整，让输入缓冲单元的输出电压维持同样的驱动能力，以维持准位移位电路的转态动作。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为根据本发明一实施例的电压位准移位电路的电路图。
图2为根据本实施例的主要信号波形图。
VDD1、VDD2：电压源 GND1、GND2：接地端
IN：输入电压 OUT：输出电压
P1、P2：P型晶体管 N1、N2：N型晶体管
ta：转态起始点 T：转态期间
VgN1：NMOS晶体管N1的栅极电压波形
Vgs：NMOS晶体管N1的栅极与源极间电压波形
BO：输入缓冲单元的输出信号 I1：指标
RBO：反相信号 110：输入缓冲单元
112、114、142、144：反相器 120：稳压电容
130：位准移位单元 140：输出缓冲单元
具体实施方式
请参阅图1所示，为根据本发明一实施例的电压位准移位电路的电路图。电压位准移位电路100包括输入缓冲单元110、稳压电容120、位准移位单元130以及输出缓冲单元140。输入缓冲单元110耦接于电压源VDD1与接地端GND1之间，而其输出端则耦接于位准移位单元130的输入端。稳压电容120耦接于电压源VDD1与接地端GND2之间。输出缓冲单元140的输入端耦接于位准移位单元130的输出端。
位准移位单元130尚包括P型晶体管(以下简称PMOS晶体管)P1、P2与N型晶体管(以下简称NMOS晶体管)N1、N2。PMOS晶体管P1与NMOS晶体管N1串联耦接于电压源VDD2与接地端GND2之间。PMOS晶体管P2与NMOS晶体管N2串联耦接于电压源VDD2与接地端GND2之间。PMOS晶体管P1的栅极耦接至PMOS晶体管P2与NMOS晶体管N2的共用节点，而PMOS晶体管P2的栅极耦接至PMOS晶体管P1与NMOS晶体管N1的共用节点。其中，NMOS晶体管N1的栅极为位准移位单元130的一输入端，用以接收输入缓冲单元110的输出信号BO，NMOS晶体管N2的栅极为位准移位单元130的另一输入端，用以接收一反相信号RBO，此反相信号RBO在本实施例中可为输入缓冲单元110的输出信号BO的反相信号，而PMOS晶体管P2与NMOS晶体管N2的共用节点为位准移位单元130的输出端。
在本实施例中，输入缓冲单元110包括反相器112、114。如图1所示，反相器112、114皆耦接于电压源VDD1与接地端GND1之间，且反相器112的输出端耦接于反相器114的输入端。反相器114的输出端耦接于NMOS晶体管N1的栅极。而输出缓冲单元140则由反相器142、144所组成，反相器142耦接于位准移位单元130的输出端与反相器144之间。
当电压位准移位电路100需要将较低电压位准的输入电压IN转换为较高电压位准的输入电压OUT时，输入电压IN在经过反相器112、114后产生输出信号BO，并用以驱动NMOS晶体管N1。当NMOS晶体管N1导通时，PMOS晶体管P2便会因为栅极电压下降而导通，进而使位准移位单元130经由输出端(PMOS晶体管P2与NMOS晶体管N2的共用接点)输出一实质上与电压源VDD2的电压值相近的输出电压OUT。而由于本实施例的电压源VDD2大于电压源VDD1，所以输出电压OUT大于输入电压IN。接下来，输出电压OUT再经由反相器142、144后输出，其电压值大于输入电压IN的电压值。
但在液晶显示驱动电路的应用上，由于同时使用多组的电压位准移位电路100作为电压位准移位之用.所以，当电压位准移位电路100需要转态时(例如低电压转高电压)，接地端GND2通常会因为大量电流流经带有寄生电阻的导线而产生接地端电压拉升的现象.使得NMOS晶体管N1的栅极与源极间电压差变小，通道电阻变大，进而影响电压位准移位电路100的转态动作.所以，在本实施例中藉由稳压电容120来改善此一现象，当接地端GND2的电压值因为转态而升高时，耦接于电压源VDD1与接地端GND2之间的稳压电容120即产生电压耦合的效应，使电压源VDD1的电压值实质上同时向上提升.当电压源VDD1的电压值向上提升时，反相器114的输出电压亦会随之提升，进而维持NMOS晶体管N1的驱动电压(栅极与源极间电压差)，使电压位准移位电路100的转态动作顺利完成.
请参阅图2所示，为根据本实施例的主要信号波形图。以下说明请同时参阅图1。如图2所示，当电压位准移位电路100开始发生转态时(时间点ta)，也就是NMOS晶体管N1的栅极电压VgN1由低电压位准转为高电压位准时，接地端GND2的电压值会随的上升，造成NMOS晶体管N1的源极端电压升高，如图2中接地端GND2的信号波形所示。在本实施例中，稳压电容120耦接于电压源VDD1与接地端GND2之间。因此，藉由稳压电容120的电压耦合效应，当接地端GND2的电压值升高时，电压源VDD1的电压值亦会随的上升，并造成NMOS晶体管N1的栅极电压VgN1上升，如指标I1所示。进而使NMOS晶体管的栅极与源极电压差Vgs在转态期间T中维持相同的电压差值，使NMOS晶体管N1的驱动能力维持相同，以使电压位准移位电路100完成转态动作。
本发明因采用稳压电容使输入缓冲单元的输出电压能随着接地端电压的改变而调整，以维持位准移位单元的转态驱动能力。进而使电压位准移位电路能顺利完成转态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前述的权利要求所界定者为准。
Claims (8)
1.一种电压位准移位电路，其特征在于其包括：
一输入缓冲单元，耦接于一第一电压源与一第一接地端之间；
一位准移位单元，耦接于一第二电压源与一第二接地端之间，该位准移位单元的输入端耦接于该输入缓冲单元的输出端；以及
一稳压电容，耦接于该第一电压源与该第二接地端之间，用以当该位准移位单元发生转态时，维持该输入缓冲单元的输出端与该第二接地端之间的电压差，
其中，该第二接地端比该第一接地端靠近该位准移位单元。
2.根据权利要求1所述的电压位准移位电路，其特征在于其中该输入缓冲单元包括一第一反相器，该第一反相器耦接于该第一电压源与该第一接地端之间，该第一反相器的输出端为该输入缓冲单元的输出端。
3.根据权利要求2所述的电压位准移位电路，其特征在于其中该输入缓冲单元包括一第二反相器，该第二反相器耦接于该第一电压源与该第一接地端之间，该第二反相器的输出端耦接于该第一反相器的输入端。
4.根据权利要求1所述的电压位准移位电路，其特征在于其中该位准移位单元包括：
一第一P型晶体管，该第一P型晶体管与一第一N型晶体管串联耦接于该第二电压源与该第二接地端之间；以及
一第二P型晶体管，该第二P型晶体管与一第二N型晶体管串联耦接于该第二电压源与该第二接地端之间；
其中，该第一P型晶体管的栅极耦接于该第二P型晶体管与第二N型晶体管的共用接点，该第二P型晶体管的栅极耦接于该第一P型晶体管与第一N型晶体管的共用接点，且该第一N型晶体管的栅极为该位准移位单元的输入端，该第二P型晶体管与第二N型晶体管的共用接点为该位准移位单元的输出端。
5.根据权利要求4所述的电压位准移位电路，其特征在于其中该第一N型晶体管的栅极与该第二N型晶体管的栅极所接收的信号互为反相。
6.根据权利要求1所述的电压位准移位电路，其特征在于其中该位准移位单元包括一输出缓冲单元，该输出缓冲单元的输入端耦接于该位准移位单元的输出端。
7.根据权利要求6所述的电压位准移位电路，其特征在于其中该输出缓冲单元包括：
一第三反相器，该第三反相器的输入端耦接于该位准移位单元的输出端；以及
一第四反相器，该第四反相器的输入端耦接于该第三反相器的输出端。
8.根据权利要求1所述的电压位准移位电路，其特征在于其中该第一电压源的电压值小于该第二电压源的电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610066395A CN101051835B (zh) | 2006-04-05 | 2006-04-05 | 电压位准移位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610066395A CN101051835B (zh) | 2006-04-05 | 2006-04-05 | 电压位准移位电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101051835A CN101051835A (zh) | 2007-10-10 |
| CN101051835B true CN101051835B (zh) | 2010-05-12 |
Family
ID=38783060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610066395A Expired - Fee Related CN101051835B (zh) | 2006-04-05 | 2006-04-05 | 电压位准移位电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101051835B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102243833B (zh) * | 2010-05-14 | 2014-10-29 | 天钰科技股份有限公司 | 源极驱动器及驱动方法 |
| US8324955B2 (en) * | 2011-03-18 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifter design |
| CN102394627A (zh) * | 2011-09-28 | 2012-03-28 | 电子科技大学 | 基于集成电容器的高压电平位移电路 |
| TWI746246B (zh) * | 2019-11-20 | 2021-11-11 | 聯詠科技股份有限公司 | 電子裝置與顯示驅動晶片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710638B2 (en) * | 2002-05-28 | 2004-03-23 | Sharp Kabushiki Kaisha | Voltage conversion circuit and semiconductor device |
| US6856163B2 (en) * | 2002-09-25 | 2005-02-15 | Marvell World Trade Ltd. | Power supply decoupling for parallel terminated transmission line |
| US20050270066A1 (en) * | 2004-06-08 | 2005-12-08 | Nec Electronics Corporation | Level shifter and buffer circuit |
-
2006
- 2006-04-05 CN CN200610066395A patent/CN101051835B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710638B2 (en) * | 2002-05-28 | 2004-03-23 | Sharp Kabushiki Kaisha | Voltage conversion circuit and semiconductor device |
| US6856163B2 (en) * | 2002-09-25 | 2005-02-15 | Marvell World Trade Ltd. | Power supply decoupling for parallel terminated transmission line |
| US20050270066A1 (en) * | 2004-06-08 | 2005-12-08 | Nec Electronics Corporation | Level shifter and buffer circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101051835A (zh) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640276B2 (en) | Shift register unit and gate driving circuit | |
| TWI433459B (zh) | 雙向移位暫存器 | |
| CN101312345B (zh) | 电平转换触发器及其操作方法 | |
| CN101552040B (zh) | 液晶显示器的移位寄存器 | |
| JP4922314B2 (ja) | 低電力消費及び小型の容量結合型レベルシフト回路 | |
| CN103871388B (zh) | 显示面板、栅极驱动器与控制方法 | |
| KR102739994B1 (ko) | 레벨 시프터의 트랜지션 지연 및 출력 스큐를 감소시키기 위한 장치 및 방법 | |
| US7663423B1 (en) | Level shift circuit | |
| CN103944553A (zh) | 一种输出缓冲器、栅极驱动电路及其控制方法 | |
| US7800426B2 (en) | Two voltage input level shifter with switches for core power off application | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN106023901B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN101051835B (zh) | 电压位准移位电路 | |
| US7449916B2 (en) | Voltage level shift circuit | |
| CN101551982B (zh) | 液晶显示器驱动电路 | |
| CN101114525A (zh) | 移位寄存器阵列 | |
| TWI486943B (zh) | 電壓準位移位器 | |
| JP6802497B2 (ja) | 入力回路 | |
| CN101459424A (zh) | 输出单元、输入单元以及输入输出元件 | |
| CN112242838B (zh) | 电平移位电路以及集成电路 | |
| CN1953101A (zh) | 移位寄存器、移位寄存器阵列以及显示装置 | |
| JP2005318513A (ja) | レベルシフタ及びこれを利用した平板表示装置 | |
| US8669802B2 (en) | Wide range level shift system | |
| CN104348477A (zh) | 一种低功耗的电平移位电路 | |
| TWI690837B (zh) | 移位暫存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20190405 |