TWI746246B - 電子裝置與顯示驅動晶片 - Google Patents

電子裝置與顯示驅動晶片 Download PDF

Info

Publication number
TWI746246B
TWI746246B TW109138384A TW109138384A TWI746246B TW I746246 B TWI746246 B TW I746246B TW 109138384 A TW109138384 A TW 109138384A TW 109138384 A TW109138384 A TW 109138384A TW I746246 B TWI746246 B TW I746246B
Authority
TW
Taiwan
Prior art keywords
stage
power input
input terminal
voltage level
substrate
Prior art date
Application number
TW109138384A
Other languages
English (en)
Other versions
TW202121377A (zh
Inventor
曾祥雲
謝承祖
侯景文
王穎翔
陳平
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202121377A publication Critical patent/TW202121377A/zh
Application granted granted Critical
Publication of TWI746246B publication Critical patent/TWI746246B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Abstract

一種電子裝置，包含基板與設置在基板上的顯示驅動晶片。顯示驅動晶片包含有多個運算放大器，每一個運算放大器具有第一階和第二階。第一階具有第一電力輸入端子，第二階具有第一電力輸入端子與用以輸出輸出電壓的輸出端子。第一階的第一電力輸入端子連接至基板上的第一金屬導線，第二階的第一電力輸入端子連接至基板上的第二金屬導線。第一階的第一電力輸入端子與第二階的第一電力輸入端子被提供以相同的第一電壓位準。

Description

電子裝置與顯示驅動晶片
本發明是關於一種電子裝置與顯示驅動晶片。
運算放大器(operational amplifier)是一種應用廣泛的元件，以實現多種電路功能。以液晶顯示器的驅動電路為例，運算放大器可以做為輸出的緩衝，其可根據由前端的數位轉類比轉換器(digital to analog converter，DAC)所提供的類比訊號電壓位準進而驅動負載進行充電或放電，如液晶分子，進而驅動液晶顯示器中的畫素單元。
然而，隨著液晶顯示器的尺寸以及解析度的增加，驅動電路所要處理的資料量也跟著顯著地提升，因此運算放大器的響應速率，又稱為變化率(slew rate)，也亟需改善。
根據本發明的一些實施例，一種電子裝置包含基板與設置在基板上的顯示驅動晶片。顯示驅動晶片包含有多個運算放大器，每一個運算放大器具有第一階和第二階。第一階具有第一電力輸入端子，第二階具有第一電力輸入端子與用以輸出輸出電壓的輸出端子。第一階的第一電力輸入端子連接至基板上的第一金屬導線，第二階的第一電力輸入端子連接至基板上的第二金屬導線。第一階的第一電力輸入端子與第二階的第一電力輸入端子被提供以相同的第一電壓位準。
根據本發明的另一些實施例，一種顯示驅動晶片包含模料及嵌入模料中的晶粒。晶粒包含多個運算放大器，每一個運算放大器包含第一階與第二階，其中第一階包含第一電力輸入端，第一階的第一電力輸入端連接至外露於模料的第一連接墊。第二階包含第一電力輸入端以及用以輸出輸出電壓之輸出端，第二階的第一電力輸入端連接至外露於模料的第二連接墊。第一階的第一電力輸入端與第二階的第一電力輸入端被提供以相同的第一電壓位準。
透過分離運算放大器的VDD源及/或VSS源的佈線，因變化率所導致的VDD源及/或VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器的VDD源及/或VSS源可被分離且在顯示驅動晶片中各自具有對應的連接墊以及在基板上各自具有對應的凸塊。因此，運算放大器的輸出階的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器的輸入階或增益階，使得運算放大器的變化率可以較好地被控制。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
第1A圖為根據本發明之第一實施例中的運算放大器100的示意圖。於一些實施例中，運算放大器100為二階(two-stage)的結構，其包含有具有放大電路的第一階110以及具有輸出電路的第二階120。第一階110是用來增加運算放大器的電流或是電壓增益，而第二階120是用來驅動連接於運算放大器的電容式或是電阻式負載。因此，在一些實施例中，第一階110又稱為放大階或是增益階，第二階120又稱為輸出階。
運算放大器100的第一階110包含有第一電力輸入端(power input terminal)112以及第二電力輸入端114。運算放大器100的第二階120包含有第一電力輸入端122以及第二電力輸入端124。運算放大器100的第二階120包含用以輸出輸出電壓之輸出端126，藉以驅動面板中的一或多個畫素。
第1B圖為顯示驅動晶片200的底視圖，其中顯示驅動晶片200包含有多個如第1A圖中所示的運算放大器100。第1C圖為基板300的俯視示意圖，其中基板300用以承載並溝通如第1B圖中所示的顯示驅動晶片200。如第1B圖所示，顯示驅動晶片200包含有至少一個晶粒210與模料220，其中晶粒210嵌入模料220中並具有多個連接墊230外露於模料220。連接墊230對應於運算放大器，而本實施例中的連接墊230的數量與排列方式僅為示例，而非用以限制本發明。
舉例而言，晶粒210包含有四個運算放大器，而連接墊230可進一步被區分為四個區塊OP1至OP4。如區塊OP1所示，區塊OP1中設置有四個連接墊230-1至230-4，其中第一連接墊230-1至第四連接墊230-4分別對應於第1A圖中的運算放大器100的第一階110的第一電力輸入端112、第二階120的第一電力輸入端122、第一階110的第二電力輸入端114，與第二階120的第二電力輸入端124。須注意的是，連接至第1A圖中的運算放大器100的第二階120的輸出端126的連接墊未繪示於第1B圖中。區塊OP2至區塊OP4中的連接墊230的配置與區塊OP1實質上相同。
參照第1C圖，提供基板300，且第1C圖中僅繪示基板300的一部分。基板300具有多個金屬導線ML，且這些金屬導線ML分別連接至如第1B圖中所示的顯示驅動晶片200的對應連接墊230。舉例而言，金屬導線ML包含有第一金屬導線ML1、第二金屬導線ML2、第三金屬導線ML3與第四金屬導線ML4。基板300用以承載顯示驅動晶片200，並連接顯示驅動晶片200至面板。
於一些實施例中，保護層310形成在基板300上，以保護金屬導線ML。保護層310具有多個開口，多個凸塊320形成於開口中，使得這些凸塊320進一步與對應的金屬導線ML連接。於一些實施例中，這些基板300上的凸塊320的配置是根據顯示驅動晶片200上的連接墊230的配置所設計的。
請同時參照第1A圖至第1C圖。在顯示驅動晶片200固接於基板300之後，第一連接墊230-1透過凸塊320連接至第一金屬導線ML1，使得運算放大器100的第一階110的第一電力輸入端112連接至第一金屬導線ML1。第二連接墊230-2透過凸塊320連接至第二金屬導線ML2，使得運算放大器100的第二階120的第一電力輸入端122連接至第二金屬導線ML2。第三連接墊230-3透過凸塊320連接至第三金屬導線ML3，使得運算放大器100的第一階110的第二電力輸入端114連接至第三金屬導線ML3。第四連接墊230-4透過凸塊320連接至第四金屬導線ML4，使得運算放大器100的第二階120的第二電力輸入端124連接至第四金屬導線ML4。
第一金屬導線ML1與第二金屬導線ML2皆被提供以第一電壓位準，而第三金屬導線ML3與第四金屬導線ML4皆被提供以第二電壓位準。於一些實施例中，第一金屬導線ML1與第二金屬導線ML2皆被提供以高電壓位準，且可被視為高電壓位準線(VDD1和VDD2)。於一些實施例中，第三金屬導線ML3與第四金屬導線ML4皆被提供以低電壓位準，且可被視為低電壓位準線(VSS1和VSS2)。於一些實施例中，高電壓位準和低電壓位準之間壓差為正值，輸出端126輸出正的通道輸出。於一些實施例中，高電壓位準和低電壓位準之間壓差為負值，輸出端126輸出負的通道輸出。
因此，運算放大器100的第一電力輸入端112以及第一電力輸入端122可被各自獨立地提供以高電壓位線(VDD1和VDD2)，而運算放大器100的第二電力輸入端114以及第二電力輸入端124可被各自獨立地提供以低電壓位線(VSS1和VSS2)。透過分離運算放大器100的VDD源與VSS源的佈線，因變化率(slew rate)所導致的VDD源與VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器100的VDD源與VS S源被細分為VDD1、VDD2、 VSS1和VSS2，且VDD1、VDD2、 VSS1和VSS2在顯示驅動晶片200中各自具有對應的連接墊230-1至230-4以及在基板300上各自具有對應的凸塊320。因此，運算放大器100的輸出階(即第二階120的VSS2和VDD2)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器100的輸入階或增益階(即第一階110的VSS1和VDD1)，使得運算放大器100的變化率可以較好地被控制。
參照第2A圖至第2C圖，其中第2A圖為根據本發明之第二實施例中的運算放大器100A的示意圖。第2B圖為顯示驅動晶片200A的底視圖，其中顯示驅動晶片200A包含有多個如第2A圖中所示的運算放大器100A。第2C圖為基板300A的俯視示意圖，其中基板300A用以承載並溝通如第2B圖中所示的顯示驅動晶片200A。
第一實施例與第二實施例的其中一個差異在於，運算放大器100A的第一電力輸入端112與122皆連接至顯示驅動晶片200A的對應OP區塊的連接墊230-1a，運算放大器100A的第二電力輸入端114連接至顯示驅動晶片200A的對應OP區塊的連接墊230-2a，而運算放大器100A的第二電力輸入端124連接至顯示驅動晶片200A的對應OP區塊的連接墊230-3a。
第一實施例與第二實施例的另一個差異在於，顯示驅動晶片200A的連接墊230-1a是連接至基板300A的金屬導線ML1a，其被提供以高電壓位準(VDD)，使得運算放大器100A的第一階110的第一電力輸入端112與運算放大器100A的第二階120的第一電力輸入端122共用此高電壓位準(VDD)。顯示驅動晶片200A的連接墊230-2a與230-3a則是連接至基板300A的金屬導線ML2a與ML3a，其被提供以低電壓位準(VSS1和VSS2)，使得運算放大器100A的第一階110的第二電力輸入端114與運算放大器100A的第二階120的第二電力輸入端124被獨立地提供低電壓位準(VSS1和VSS2)。透過分離運算放大器100A的VSS的佈線，因變化率所導致的VSS的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器100A的VSS被細分為 VSS1和VSS2，且在顯示驅動晶片200A中各自具有對應的連接墊230-2a與230-3a以及在基板300A上各自具有對應的凸塊320。因此，運算放大器100A的輸出階(即第二階120的VSS2)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器100A的輸入階或增益階(即第一階110的VSS1和VDD)，使得運算放大器100A的變化率可以較好地被控制。
參照第3A圖至第3C圖，其中第3A圖為根據本發明之第二實施例中的運算放大器100B的示意圖。第3B圖為顯示驅動晶片200B的底視圖，其中顯示驅動晶片200B包含有多個如第3A圖中所示的運算放大器100B。第3C圖為基板300B的俯視示意圖，其中基板300B用以承載並溝通如第3B圖中所示的顯示驅動晶片200B。
第一實施例與第三實施例的其中一個差異在於，運算放大器100B的第一電力輸入端112與122個別連接至顯示驅動晶片200B的對應OP區塊的連接墊230-1b和230-2b，而運算放大器100B的第二電力輸入端114和124連接至顯示驅動晶片200B的對應OP區塊的連接墊230-3b。
第一實施例與第三實施例的另一個差異在於，顯示驅動晶片200B的連接墊230-1b與230-2b分別連接至基板300B的金屬導線ML1b與ML2b，其被分別提供以高電壓位準(VDD1和VDD2)，使得運算放大器100B的第一階110的第一電力輸入端112與運算放大器100A的第二階120的第一電力輸入端122個別被提供此高電壓位準(VDD1和VDD2)。顯示驅動晶片200B的連接墊230-3b則是連接至基板300B的金屬導線ML3b，其被提供以低電壓位準(VSS)，使得運算放大器100B的第一階110的第二電力輸入端114與運算放大器100B的第二階120的第二電力輸入端124共用此低電壓位準(VSS)。透過分離運算放大器100的VDD源的佈線，因變化率所導致的VDD源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器100A的VDD源被細分為 VDD1和VDD2，且VDD1和VDD2在顯示驅動晶片200B中各自具有對應的連接墊230-1b與230-2b以及在基板300B上各自具有對應的凸塊320。因此，運算放大器100B的輸出階(即第二階120的VDD2)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器100B的輸入階或增益階(即第一階110的VDD1和VSS)，使得運算放大器100B的變化率可以較好地被控制。
參照第4A圖至第4C圖，其中第4A圖為根據本發明之第四實施例中的運算放大器400的示意圖。第4B圖為顯示驅動晶片500的底視圖，其中顯示驅動晶片500包含有多個如第4A圖中所示的運算放大器400。第4C圖為基板600的俯視示意圖，其中基板600用以承載並溝通如第4B圖中所示的顯示驅動晶片500。
運算放大器400為三階的結構，其包含有具有輸入電路的第一階410(輸入階)、具有放大電路的第二階420(增益階)，以及具有輸出電路的第三階430(輸出階)。第二階420耦接於第一階410與第三階430之間。運算放大器400的第一階410包含有第一電力輸入端412以及第二電力輸入端414。運算放大器400的第二階420包含有第一電力輸入端422以及第二電力輸入端424。運算放大器400的第三階430包含有第一電力輸入端432以及第二電力輸入端434。運算放大器400的第三階430包含用以輸出輸出電壓之輸出端436，藉以驅動面板中的一或多個畫素。
如第4B圖所示，顯示驅動晶片500包含有至少一個晶粒510與模料520，其中晶粒510嵌入模料520中並具有多個連接墊530外露於模料520。連接墊530對應於運算放大器，而本實施例中的連接墊530的數量與排列方式僅為示例，而非用以限制本發明。
舉例而言，晶粒510包含有四個運算放大器，而連接墊530可進一步被區分為四個區塊OP1至OP4。如區塊OP1所示，區塊OP1中設置有六個連接墊530-1至530-6，其中第一連接墊530-1至第六連接墊530-6分別對應於第4A圖中的運算放大器400的第一階410的第一電力輸入端412、第二階420的第一電力輸入端422、第三階430的第一電力輸入端432、第一階410的第二電力輸入端414、第二階420的第二電力輸入端424，與第三階430的第二電力輸入端434。須注意的是，連接至第4A圖中的運算放大器400的第三階430的輸出端436的連接墊未繪示於第4B圖中。區塊OP2至區塊OP4中的連接墊530的配置與區塊OP1實質上相同。
參照第4C圖，提供基板600，且第4C圖中僅繪示基板600的一部分。基板600具有多個金屬導線ML，且這些金屬導線ML分別連接至如第4B圖中所示的顯示驅動晶片500的對應連接墊530。舉例而言，金屬導線ML包含有第一金屬導線ML1、第二金屬導線ML2、第三金屬導線ML3、第四金屬導線ML4、第五金屬導線ML5，與第六金屬導線ML6。基板600用以承載顯示驅動晶片500，並連接顯示驅動晶片500至面板。
請同時參照第4A圖至第4C圖。在顯示驅動晶片500固接於基板600之後，第一連接墊530-1透過凸塊620連接至第一金屬導線ML1，使得運算放大器400的第一階410的第一電力輸入端412連接至第一金屬導線ML1。第二連接墊530-2透過凸塊620連接至第二金屬導線ML2，使得運算放大器400的第二階420的第一電力輸入端422連接至第二金屬導線ML2。第三連接墊530-3透過凸塊620連接至第三金屬導線ML3，使得運算放大器400的第三階430的第一電力輸入端432連接至第三金屬導線ML3。第四連接墊530-4透過凸塊620連接至第四金屬導線ML4，使得運算放大器400的第一階410的第二電力輸入端414連接至第四金屬導線ML4。第五連接墊530-5透過凸塊620連接至第五金屬導線ML5，使得運算放大器400的第二階420的第二電力輸入端424連接至第五金屬導線ML5。第六連接墊530-6透過凸塊620連接至第六金屬導線ML6，使得運算放大器400的第三階430的第二電力輸入端434連接至第六金屬導線ML6。
於一些實施例中，第一金屬導線ML1、第二金屬導線ML2與第三金屬導線ML3皆被提供以高電壓位準，且可被視為高電壓位準線(VDD1、VDD2和VDD3)。於一些實施例中，第四金屬導線ML4、第五金屬導線ML5與第六金屬導線ML6皆被提供以低電壓位準，且可被視為低電壓位準線(VSS1、VSS2和VSS3)。於一些實施例中，高電壓位準和低電壓位準之間壓差為正值，輸出端436輸出正的通道輸出。於一些實施例中，高電壓位準和低電壓位準之間壓差為負值，輸出端436輸出負的通道輸出。
因此，運算放大器400的第一電力輸入端412、422、432可被各自獨立地提供以高電壓位線(VDD1、VDD2和VDD3)，而運算放大器400的第二電力輸入端414、424、434可被各自獨立地提供以低電壓位線(VSS1、VSS2和VSS3)。透過分離運算放大器400的VDD源與VSS源的佈線，因變化率(slew rate)所導致的VDD源與VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400的VDD源與VSS源被細分為VDD1、VDD2、VDD3、 VSS1、VSS2和VSS3，且VDD1、VDD2、VDD3、 VSS1、VSS2和VSS3在顯示驅動晶片500中各自具有對應的連接墊530-1至530-6以及在基板600上各自具有對應的凸塊320。因此，運算放大器400的輸出階(即第三階430的VSS3和VDD3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400的輸入階或增益階(即第一階410和第二階420的VSS1、VSS2、VDD1和VDD2)，使得運算放大器400的變化率可以較好地被控制。
參照第5A圖至第5C圖，其中第5A圖為根據本發明之第五實施例中的運算放大器400A的示意圖。第5B圖為顯示驅動晶片500A的底視圖，其中顯示驅動晶片500A包含有多個如第5A圖中所示的運算放大器400A。第5C圖為基板600A的俯視示意圖，其中基板600A用以承載並溝通如第5B圖中所示的顯示驅動晶片500A。
第五實施例與第四實施例的其中一個差異在於，運算放大器400A的第一電力輸入端412、422、432分別連接至顯示驅動晶片500A的對應OP區塊的連接墊530-1a、530-2a、530-3a，而運算放大器400A的第二電力輸入端414、424、434皆連接至顯示驅動晶片500A的對應OP區塊的連接墊530-4a。
第五實施例與第四實施例的另一個差異在於，顯示驅動晶片500A的連接墊530-1a、530-2a、530-3a是連接至基板300A的金屬導線ML1a、ML2a、ML3a，其被提供以高電壓位準(VDD1、VDD2和VDD3)，使得運算放大器400A的第一電力輸入端412、422、432被獨立地提供以高電壓位準(VDD1、VDD2和VDD3)。顯示驅動晶片500A的連接墊530-4a則是連接至基板600A的金屬導線ML4a，其被提供以低電壓位準(VSS)，使得運算放大器400A的第二電力輸入端414、424、434共用此低電壓位準(VSS)。透過分離運算放大器400A的VDD源的佈線，因變化率所導致的VDD源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400A的VDD源被細分為 VDD1、VDD2和VDD3，且VDD1、VDD2和VDD3在顯示驅動晶片500A中各自具有對應的連接墊530-1a、530-2a、530-3a以及在基板600A上各自具有對應的凸塊620。因此，運算放大器400A的輸出階(即第三階430的VDD3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400A的輸入階或增益階(即第一階410和第二階420的VDD1、VDD2和VSS)，使得運算放大器400A的變化率可以較好地被控制。
參照第6A圖至第6C圖，其中第6A圖為根據本發明之第六實施例中的運算放大器400B的示意圖。第6B圖為顯示驅動晶片500B的底視圖，其中顯示驅動晶片500B包含有多個如第6A圖中所示的運算放大器400B。第6C圖為基板600B的俯視示意圖，其中基板600B用以承載並溝通如第6B圖中所示的顯示驅動晶片500B。
第六實施例與第四實施例的其中一個差異在於，運算放大器400B的第一電力輸入端412與422皆連接至顯示驅動晶片500B的對應OP區塊的連接墊530-1b，運算放大器400B的第一電力輸入端432連接至顯示驅動晶片500B的對應OP區塊的連接墊530-2b，而運算放大器400B的第二電力輸入端414、424、434皆連接至顯示驅動晶片500B的對應OP區塊的連接墊530-3b。
第六實施例與第四實施例的另一個差異在於，顯示驅動晶片500B的連接墊530-1b連接至基板600A的金屬導線ML1b，其被提供以高電壓位準(VDD)，使得運算放大器400B的第一電力輸入端412和422共用高電壓位準(VDD)。顯示驅動晶片500B的連接墊530-2b連接至基板600B的金屬導線ML2b，其亦被提供以高電壓位準(VDD3)，使得運算放大器400B的第一電力輸入端432被提供以高電壓位準(VDD3)。顯示驅動晶片500B的連接墊530-3b則是連接至基板600B的金屬導線ML3b，其被提供以低電壓位準(VSS)，使得運算放大器400B的第二電力輸入端414、424、434共用此低電壓位準(VSS)。透過分離運算放大器400B的VDD源的佈線，因變化率所導致的VDD源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400B的VDD源被細分為 VDD和VDD3，且VDD和VDD3在顯示驅動晶片500B中各自具有對應的連接墊530-1b、530-2b，以及在基板600B上各自具有對應的凸塊620。因此，運算放大器400B的輸出階(即第三階430的VDD3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400B的輸入階或增益階(即第一階410和第二階420的VDD和VSS)，使得運算放大器400B的變化率可以較好地被控制。
參照第7A圖至第7C圖，其中第7A圖為根據本發明之第七實施例中的運算放大器400C的示意圖。第7B圖為顯示驅動晶片500C的底視圖，其中顯示驅動晶片500C包含有多個如第7A圖中所示的運算放大器400C。第7C圖為基板600C的俯視示意圖，其中基板600C用以承載並溝通如第7B圖中所示的顯示驅動晶片500C。
第七實施例與第四實施例的其中一個差異在於，運算放大器400C的第一電力輸入端412、422、432個別連接至顯示驅動晶片500C的對應OP區塊的連接墊530-1c、530-2c、530-3c，運算放大器400C的第二電力輸入端414與424皆連接至顯示驅動晶片500C的對應OP區塊的連接墊530-4c，而運算放大器400C的第二電力輸入端434則連接至顯示驅動晶片500C的對應OP區塊的連接墊530-5c。
第七實施例與第四實施例的另一個差異在於，顯示驅動晶片500C的連接墊530-1c、530-2c、530-3c分別連接至基板600C的金屬導線ML1c、ML2c、ML3c，其被提供以高電壓位準(VDD1、VDD2和VDD3)，使得運算放大器400C的第一電力輸入端412、422、432被獨立地提供以高電壓位準(VDD1、VDD2和VDD3)。顯示驅動晶片500C的連接墊530-4c連接至基板600C的金屬導線ML4c，其被提供以低電壓位準(VSS)，使得運算放大器400C的第二電力輸入端424、434共用此低電壓位準(VSS)。顯示驅動晶片500C的連接墊530-5c則是連接至基板600C的金屬導線ML5c，其亦被提供以低電壓位準(VSS3)，使得運算放大器400C的第二電力輸入端434被提供以此低電壓位準(VSS3)。透過分離運算放大器400C的VDD源與VSS源的佈線，因變化率所導致的VDD源和VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400C的VDD源被細分為 VDD1、VDD2和VDD3，運算放大器400C的VSS源被細分為 VSS和VSS3，且VDD1、VDD2、VDD3、VSS和VSS3在顯示驅動晶片500C中各自具有對應的連接墊530-1c至530-5c，以及在基板600C上各自具有對應的凸塊620。因此，運算放大器400C的輸出階(即第三階430的VDD3和VSS3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400C的輸入階或增益階(即第一階410和第二階420的VDD1、VDD2和VSS)，使得運算放大器400C的變化率可以較好地被控制。
參照第8A圖至第8C圖，其中第8A圖為根據本發明之第八實施例中的運算放大器400D的示意圖。第8B圖為顯示驅動晶片500D的底視圖，其中顯示驅動晶片500D包含有多個如第8A圖中所示的運算放大器400D。第8C圖為基板600D的俯視示意圖，其中基板600D用以承載並溝通如第8B圖中所示的顯示驅動晶片500D。
第八實施例與第四實施例的其中一個差異在於，運算放大器400D的第一電力輸入端412和422共同連接至顯示驅動晶片500D的對應OP區塊的連接墊530-1d、運算放大器400D的第一電力輸入端432連接至顯示驅動晶片500D的對應OP區塊的連接墊530-2d，運算放大器400D的第二電力輸入端414與424皆連接至顯示驅動晶片500D的對應OP區塊的連接墊530-3d，而運算放大器400D的第二電力輸入端434則連接至顯示驅動晶片500D的對應OP區塊的連接墊530-4d。
第八實施例與第四實施例的另一個差異在於，顯示驅動晶片500D的連接墊530-1d連接至基板600D的金屬導線ML1d，其被提供以高電壓位準(VDD)，使得運算放大器400D的第一電力輸入端412和422共用此高電壓位準(VDD)。顯示驅動晶片500D的連接墊530-2d連接至基板600D的金屬導線ML2d，其被提供以高電壓位準(VDD3)，使得運算放大器400D的第一電力輸入端432被提供以此高電壓位準(VDD3)。顯示驅動晶片500D的連接墊530-3d連接至基板600D的金屬導線ML3d，其被提供以低電壓位準(VSS)，使得運算放大器400D的第二電力輸入端424、434共用此低電壓位準(VSS)。顯示驅動晶片500D的連接墊530-4d則是連接至基板600D的金屬導線ML4d，其亦被提供以低電壓位準(VSS3)，使得運算放大器400D的第二電力輸入端434被提供以此低電壓位準(VSS3)。透過分離運算放大器400D的VDD源與VSS源的佈線，因變化率所導致的VDD源和VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400D的VDD源被細分為 VDD和VDD3，運算放大器400D的VSS源被細分為 VSS和VSS3，且VDD、VDD3、 VSS和VSS3在顯示驅動晶片500D中各自具有對應的連接墊530-1d至530-4d，以及在基板600D上各自具有對應的凸塊620。因此，運算放大器400D的輸出階(即第三階430的VDD3和VSS3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400D的輸入階或增益階(即第一階410和第二階420的VDD和VSS)，使得運算放大器400D的變化率可以較好地被控制。
參照第9A圖至第9C圖，其中第9A圖為根據本發明之第九實施例中的運算放大器400E的示意圖。第9B圖為顯示驅動晶片500E的底視圖，其中顯示驅動晶片500E包含有多個如第9A圖中所示的運算放大器400E。第9C圖為基板600E的俯視示意圖，其中基板600E用以承載並溝通如第9B圖中所示的顯示驅動晶片500E。
第九實施例與第四實施例的其中一個差異在於，運算放大器400E的第一電力輸入端412和422共同連接至顯示驅動晶片500E的對應OP區塊的連接墊530-1e、運算放大器400E的第一電力輸入端432連接至顯示驅動晶片500E的對應OP區塊的連接墊530-2e，運算放大器400E的第二電力輸入端414、424、434分別連接至顯示驅動晶片500E的對應OP區塊的連接墊530-3e、530-4e、530-5e。
第九實施例與第四實施例的另一個差異在於，顯示驅動晶片500E的連接墊530-1e連接至基板600E的金屬導線ML1e，其被提供以高電壓位準(VDD)，使得運算放大器400E的第一電力輸入端412和422共用此高電壓位準(VDD)。顯示驅動晶片500E的連接墊530-2e連接至基板600E的金屬導線ML2e，其被提供以高電壓位準(VDD3)，使得運算放大器400E的第一電力輸入端432被提供以此高電壓位準(VDD3)。顯示驅動晶片500E的連接墊530-3e、530-4e、530-5e分別連接至基板600E的金屬導線ML3e、ML4e、ML5e，其分別被提供以低電壓位準(VSS1、VSS2和VSS3)，使得運算放大器400E的第二電力輸入端414、424、434被獨立的提供以此低電壓位準(VSS1、VSS2和VSS3)。透過分離運算放大器400E的VDD源與VSS源的佈線，因變化率所導致的VDD源和VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400E的VDD源被細分為 VDD和VDD3，運算放大器400E的VSS源被細分為 VSS1、VSS2和VSS3，且VDD、VDD3、 VSS1、VSS2和VSS3在顯示驅動晶片500E中各自具有對應的連接墊530-1e至530-5e，以及在基板600E上各自具有對應的凸塊620。因此，運算放大器400E的輸出階(即第三階430的VDD3和VSS3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400E的輸入階或增益階(即第一階410和第二階420的VDD、VSS1和VSS2)，使得運算放大器400E的變化率可以較好地被控制。
參照第10A圖至第10C圖，其中第10A圖為根據本發明之第十實施例中的運算放大器400F的示意圖。第10B圖為顯示驅動晶片500F的底視圖，其中顯示驅動晶片500F包含有多個如第10A圖中所示的運算放大器400F。第10C圖為基板600F的俯視示意圖，其中基板600F用以承載並溝通如第10B圖中所示的顯示驅動晶片500F。
第十實施例與第四實施例的其中一個差異在於，運算放大器400F的第一電力輸入端412、422和432共同連接至顯示驅動晶片500F的對應OP區塊的連接墊530-1f，運算放大器400E的第二電力輸入端414、424、434分別連接至顯示驅動晶片500F的對應OP區塊的連接墊530-2f、530-3f、530-4f。
第十實施例與第四實施例的另一個差異在於，顯示驅動晶片500F的連接墊530-1f連接至基板600F的金屬導線ML1f，其被提供以高電壓位準(VDD)，使得運算放大器400F的第一電力輸入端412、422、432共用此高電壓位準(VDD)。顯示驅動晶片500F的連接墊530-2f、530-3f、530-4f分別連接至基板600E的金屬導線ML2f、ML3f、ML4f，其分別被提供以低電壓位準(VSS1、VSS2和VSS3)，使得運算放大器400F的第二電力輸入端414、424、434被獨立的提供以此低電壓位準(VSS1、VSS2和VSS3)。透過分離運算放大器400F的VSS源的佈線，因變化率所導致的VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400F的VSS源被細分為 VSS1、VSS2和VSS3，且VSS1、VSS2和VSS3在顯示驅動晶片500F中各自具有對應的連接墊530-2f至530-4f，以及在基板600F上各自具有對應的凸塊620。因此，運算放大器400F的輸出階(即第三階430的VSS3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400F的輸入階或增益階(即第一階410和第二階420的VDD、VSS1和VSS2)，使得運算放大器400F的變化率可以較好地被控制。
參照第11A圖至第11C圖，其中第11A圖為根據本發明之第十一實施例中的運算放大器400G的示意圖。第11B圖為顯示驅動晶片500G的底視圖，其中顯示驅動晶片500G包含有多個如第11A圖中所示的運算放大器400G。第11C圖為基板600G的俯視示意圖，其中基板600G用以承載並溝通如第11B圖中所示的顯示驅動晶片500G。
第十一實施例與第四實施例的其中一個差異在於，運算放大器400G的第一電力輸入端412、422和432共同連接至顯示驅動晶片500G的對應OP區塊的連接墊530-1g，運算放大器400G的第二電力輸入端414和424共同連接至顯示驅動晶片500G的對應OP區塊的連接墊530-2g，運算放大器400G的第二電力輸入端434連接至顯示驅動晶片500G的對應OP區塊的連接墊530-3g。
第十一實施例與第四實施例的另一個差異在於，顯示驅動晶片500G的連接墊530-1g連接至基板600G的金屬導線ML1g，其被提供以高電壓位準(VDD)，使得運算放大器400G的第一電力輸入端412、422、432共用此高電壓位準(VDD)。顯示驅動晶片500G的連接墊530-2g連接至基板600G的金屬導線ML2g，其被提供以低電壓位準(VSS)，使得運算放大器400G的第二電力輸入端414和424共用此低電壓位準(VSS)。顯示驅動晶片500G的連接墊530-3g連接至基板600G的金屬導線ML3g，其被提供以低電壓位準(VSS3)，使得運算放大器400G的第二電力輸入端434亦被提供以低電壓位準(VSS3)。透過分離運算放大器400G的VSS源的佈線，因變化率所導致的VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器400G的VSS源被細分為 VSS和VSS3，且VSS和VSS3在顯示驅動晶片500G中各自具有對應的連接墊530-2g與530-3g，以及在基板600G上各自具有對應的凸塊620。因此，運算放大器400G的輸出階(即第三階430的VSS3)的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器400G的輸入階或增益階(即第一階410和第二階420的VDD、VSS)，使得運算放大器400G的變化率可以較好地被控制。
請參照第12圖，如前所述，透過分離運算放大器的輸出階的VSS源及/或VDD源的佈線，運算放大器的變化率可以較好地被控制。舉例而言，圖中的曲線C1為三階皆共用VDD源且三階皆共用VSS源的運算放大器的比較例的變化率。曲線C2為輸入階、增益階、輸出階的VDD源分離為VDD1、VDD2、VDD3，且VSS源分離為VSS1、VSS2、VSS3的運算放大器的實施例的變化率。相較於曲線C1，曲線C2更為集中，這表示具有分離的VSS源及/或VDD源的運算放大器的變化率被較好地控制。
參照第13圖，第13圖為根據本發明之一些實施例的電子裝置的示意圖。電子裝置700包含有顯示面板710，其中顯示面板710包含有陣列基板712，陣列基板712具有顯示區域DA以及周邊區域PA。顯示區域DA具有畫素陣列。電子裝置700的顯示驅動晶片720固接在顯示面板710的陣列基板712的周邊區域PA上。顯示驅動晶片720透過設置在周邊區域PA的金屬導線連接至顯示區域DA中的畫素陣列。此顯示驅動晶片720可以為前述的第一至第十一實施例所述的任一顯示驅動晶片。顯示面板710的陣列基板712可為玻璃基板，電子裝置700可視為晶片在玻璃上(chip on glass，COG)類型的顯示器。
參照第14圖，第14圖為根據本發明之另一些實施例的電子裝置的示意圖。電子裝置800包含有顯示面板810、控制電路板820，以及連接顯示面板810和控制電路板820的可撓式基板830。顯示面板810包含有陣列基板812，陣列基板812具有顯示區域DA以及周邊區域PA。顯示區域DA具有畫素陣列。電子裝置800的顯示驅動晶片840設置在可撓式基板830上。如此一來，控制電路板820所提供的訊號便經由可撓式基板830以及顯示驅動晶片840傳送至顯示面板810。此顯示驅動晶片840可以為前述的第一至第十一實施例所述的任一顯示驅動晶片。可撓式基板830可以為具有線路層於其上的薄膜，因此，電子裝置800可視為晶片在薄膜上(chip on film，COF)類型的顯示器。
透過分離運算放大的VDD源及/或VSS源的佈線，因變化率所導致的VDD源及/或VSS源的電壓變化的影響可被降低，尤其是在重載的情況下，畫面的品質可因而提升。更具體地說，運算放大器的VDD源及/或VSS源可被分離且在顯示驅動晶片中各自具有對應的連接墊以及在基板上各自具有對應的凸塊。因此，運算放大器的輸出階的電壓變化，肇因於輸出重載畫面，不會去影響到運算放大器的輸入階或增益階，使得運算放大器的變化率可以較好地被控制。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100,100A,100B,400,400A,400B,400C,400D,400E,400F,400G:運算放大器 110,410:第一階 112,122,412,422,432:第一電力輸入端 114,124,414,424,434:第二電力輸入端 120,420:第二階 126,436:輸出端 200,200A,200B,500,500A,500B,500C,500D,500E,500F,500G:顯示驅動晶片 210,510:晶粒 220,520:模料 230,230-1a,230-2a,230-3a,230-1b,230-2b,230-3b,530,530-1a,530-2a,530-3a,530-4a,530-1b,530-2b,530-3b,530-1c,530-2c,530-3c,530-4c,530-5c,530-1d,530-2d,530-3d,530-4d,530-1e,530-2e,530-3e,530-4e,530-5e,530-1f,530-2f,530-3f,530-4f,530-1g,530-2g,530-3g:連接墊 230-1,530-1:第一連接墊 230-2,530-2:第二連接墊 230-3,530-3:第三連接墊 230-4,530-4:第四連接墊 530-5:第五連接墊 530-6:第六連接墊 300,300A,300B,600,600A,600B,600C,600D,600E,600F,600G:基板 310:保護層 320,620:凸塊 700,800:電子裝置 710,810:顯示面板 712,812:陣列基板 720,840:顯示驅動晶片 820:控制電路板 830:可撓式基板 OP1,OP2,OP3,OP4:區塊 ML,ML1a,ML2a,ML3a,ML1b,ML2b,ML3b,ML4a,ML1c,ML2c,ML3c,ML4c,ML5c,ML1d,ML2d,ML3d,ML4d,ML1e,ML2e,ML3e,ML4e,ML5e,ML1f,ML2f,ML3f,ML4f,ML1g,ML2g,ML3g:金屬導線 ML1:第一金屬導線 ML2:第二金屬導線 ML3:第三金屬導線 ML4:第四金屬導線 ML5:第五金屬導線 ML6:第六金屬導線 C1,C2:曲線 DA:顯示區域 PA:周邊區域
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下： 第1A圖為根據本發明之第一實施例中的運算放大器的示意圖。 第1B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第1A圖中所示的運算放大器。 第1C圖為基板的俯視示意圖，其中基板用以承載並溝通如第1B圖中所示的顯示驅動晶片。 第2A圖為根據本發明之第二實施例中的運算放大器的示意圖。 第2B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第2A圖中所示的運算放大器。 第2C圖為基板的俯視示意圖，其中基板用以承載並溝通如第2B圖中所示的顯示驅動晶片。 第3A圖為根據本發明之第二實施例中的運算放大器的示意圖。 第3B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第3A圖中所示的運算放大器。 第3C圖為基板的俯視示意圖，其中基板用以承載並溝通如第3B圖中所示的顯示驅動晶片。 第4A圖為根據本發明之第四實施例中的運算放大器的示意圖。 第4B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第4A圖中所示的運算放大器。 第4C圖為基板的俯視示意圖，其中基板用以承載並溝通如第4B圖中所示的顯示驅動晶片。 第5A圖為根據本發明之第五實施例中的運算放大器的示意圖。 第5B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第5A圖中所示的運算放大器。 第5C圖為基板的俯視示意圖，其中基板用以承載並溝通如第5B圖中所示的顯示驅動晶片。 第6A圖為根據本發明之第六實施例中的運算放大器的示意圖。 第6B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第6A圖中所示的運算放大器。 第6C圖為基板的俯視示意圖，其中基板用以承載並溝通如第6B圖中所示的顯示驅動晶片。 第7A圖為根據本發明之第七實施例中的運算放大器的示意圖。 第7B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第7A圖中所示的運算放大器。 第7C圖為基板的俯視示意圖，其中基板用以承載並溝通如第7B圖中所示的顯示驅動晶片。 第8A圖為根據本發明之第八實施例中的運算放大器的示意圖。 第8B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第8A圖中所示的運算放大器。 第8C圖為基板的俯視示意圖，其中基板用以承載並溝通如第8B圖中所示的顯示驅動晶片。 第9A圖為根據本發明之第九實施例中的運算放大器的示意圖。 第9B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第9A圖中所示的運算放大器。 第9C圖為基板的俯視示意圖，其中基板用以承載並溝通如第9B圖中所示的顯示驅動晶片。 第10A圖為根據本發明之第十實施例中的運算放大器的示意圖。 第10B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第10A圖中所示的運算放大器。 第10C圖為基板的俯視示意圖，其中基板用以承載並溝通如第10B圖中所示的顯示驅動晶片。 第11A圖為根據本發明之第十一實施例中的運算放大器的示意圖。 第11B圖為顯示驅動晶片的底視圖，其中顯示驅動晶片包含有多個如第11A圖中所示的運算放大器。 第11C圖為基板的俯視示意圖，其中基板用以承載並溝通如第11B圖中所示的顯示驅動晶片。 第12圖為根據一比較例與一實施例的變化率曲線圖。 第13圖為根據本發明之一些實施例的電子裝置的示意圖。 第14圖為根據本發明之另一些實施例的電子裝置的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:運算放大器
110:第一階
112,122:第一電力輸入端
114,124:第二電力輸入端
120:第二階
126:輸出端

Claims (28)

  1. 一種電子裝置，包含：一基板；以及一顯示驅動晶片，設置於該基板上且包含複數個運算放大器，各該運算放大器包含一第一階與一第二階，其中該第一階包含一第一電力輸入端，該第二階包含一第一電力輸入端以及用以輸出一輸出電壓之一輸出端，該第一階的該第一電力輸入端連接至該基板上的一第一金屬導線，該第二階的該第一電力輸入端連接至該基板上的一第二金屬導線，以及該第一階的該第一電力輸入端與該第二階的該第一電力輸入端被提供以相同的一第一電壓位準。
  2. 如請求項1所述之電子裝置，其中該第一金屬導線與該第二金屬導線為高電壓位準線。
  3. 如請求項1所述之電子裝置，其中該第一金屬導線與該第二金屬導線為低電壓位準線。
  4. 如請求項1所述之電子裝置，其中該第一階包含一第二電力輸入端， 該第二階包含一第二電力輸入端，該第一階的該第二電力輸入端與該第二階的該第二電力輸入端皆連接至該基板上的一第三金屬導線，以及該第一階的該第二電力輸入端與該第二階的該第二電力輸入端被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  5. 如請求項1所述之電子裝置，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至該基板上的一第三金屬導線，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至該基板上的一第四金屬導線，以及該第一階的該第二電力輸入端與該第二階的該第二電力輸入端被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  6. 如請求項1所述之電子裝置，其中各該運算放大器包含一第三階介於該第一階與該第二階之間，其中該第三階包含一第一電力輸入端，該第三階的該第一電力輸入端連接至該基板上的一第三金屬導線，以及該第三階的該第一電力輸入端被提供以該第一電壓位 準。
  7. 如請求項6所述之電子裝置，其中該第一階包含一第二電力輸入端，該第二階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都連接至該基板上的一第四金屬導線，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  8. 如請求項6所述之電子裝置，其中該第一階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端以及該第三階的該第二電力輸入端皆連接至該基板上的一第四金屬導線，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至該基板上的一第五金屬導線，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供 以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  9. 如請求項6所述之電子裝置，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至該基板上的一第四金屬導線，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至該基板上的一第五金屬導線，該第三階包含一第二電力輸入端，該第三階的該第二電力輸入端連接至該基板上的一第六金屬導線，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  10. 如請求項1所述之電子裝置，其中各該運算放大器包含一第三階介於該第一階與該第二階之間，其中該第三階包含一第一電力輸入端，該第三階的該第一電力輸入端連接至該基板上的該第一金屬導線，以及該第三階的該第一電力輸入端被提供以該第一電壓位 準。
  11. 如請求項10所述之電子裝置，其中該第一階包含一第二電力輸入端，該第二階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都連接至該基板上的一第三金屬導線，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  12. 如請求項10所述之電子裝置，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至該基板上的一第三金屬導線，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至該基板上的一第四金屬導線，該第三階包含一第二電力輸入端，該第三階的該第二電力輸入端連接至該基板上的一第五金屬導線，以及 該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  13. 如請求項10所述之電子裝置，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至該基板上的一第三金屬導線，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至該基板上的一第四金屬導線，該第三階包含一第二電力輸入端，該第三階的該第二電力輸入端連接至該基板上的該第三金屬導線，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  14. 如請求項1所述之電子裝置，其中該基板為一可撓式基板。
  15. 如請求項14所述之電子裝置，更包含： 一顯示面板；以及一控制電路板，其中該可撓式基板配置以連接該顯示面板以及該控制電路板。
  16. 如請求項1所述之電子裝置，其中該基板為一顯示面板的一陣列基板。
  17. 如請求項16所述之電子裝置，更包含該顯示面板。
  18. 一種顯示驅動晶片，包含一模料及嵌入該模料中的一晶粒，該晶粒包含複數個運算放大器，各該運算放大器包含一第一階與一第二階，其中該第一階包含一第一電力輸入端，連接至外露於該模料的一第一連接墊，該第二階包含一第一電力輸入端以及用以輸出一輸出電壓之一輸出端，該第二階的該第一電力輸入端連接至外露於該模料的一第二連接墊，以及該第一階的該第一電力輸入端與該第二階的該第一電力輸入端被提供以相同的一第一電壓位準。
  19. 如請求項18所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端， 該第二階包含一第二電力輸入端，該第一階的該第二電力輸入端與該第二階的該第二電力輸入端皆連接至外露於該模料的一第三連接墊，以及該第一階的該第二電力輸入端與該第二階的該第二電力輸入端被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  20. 如請求項18所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至外露於該模料的一第三連接墊，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至外露於該模料的一第四連接墊，以及該第一階的該第二電力輸入端與該第二階的該第二電力輸入端被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  21. 如請求項18所述之顯示驅動晶片，其中各該運算放大器包含一第三階介於該第一階與該第二階之間，其中該第三階包含一第一電力輸入端，該第三階的該第一電力輸入端連接至外露於該模料的一第三連接墊，以及 該第三階的該第一電力輸入端被提供以該第一電壓位準。
  22. 如請求項21所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第二階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都連接至外露於該模料的一第四連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  23. 如請求項21所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端以及該第三階的該第二電力輸入端皆連接至外露於該模料的一第四連接墊，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至外露於該模料的一第五連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電 力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  24. 如請求項21所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至外露於該模料的一第四連接墊，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至外露於該模料的一第五連接墊，該第三階包含一第二電力輸入端，該第三階的該第二電力輸入端連接至外露於該模料的一第六連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  25. 如請求項18所述之顯示驅動晶片，其中各該運算放大器包含一第三階介於該第一階與該第二階之間，其中該第三階包含一第一電力輸入端，該第三階的該第一電力輸入端連接至該第一連接墊， 以及該第三階的該第一電力輸入端被提供以該第一電壓位準。
  26. 如請求項25所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第二階包含一第二電力輸入端，該第三階包含一第二電力輸入端，該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都連接至外露於該模料的一第三連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  27. 如請求項25所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至外露於該模料的一第三連接墊，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至外露於該模料的一第四連接墊，該第三階包含一第二電力輸入端， 該第三階的該第二電力輸入端連接至外露於該模料的一第五連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
  28. 如請求項25所述之顯示驅動晶片，其中該第一階包含一第二電力輸入端，該第一階的該第二電力輸入端連接至外露於該模料的一第三連接墊，該第二階包含一第二電力輸入端，該第二階的該第二電力輸入端連接至外露於該模料的一第四連接墊，該第三階包含一第二電力輸入端，該第三階的該第二電力輸入端連接至該第三連接墊，以及該第一階的該第二電力輸入端、該第二階的該第二電力輸入端以及該第三階的該第二電力輸入端全都被提供以相同的一第二電壓位準，且該第二電壓位準不同於該第一電壓位準。
TW109138384A 2019-11-20 2020-11-04 電子裝置與顯示驅動晶片 TWI746246B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962937805P 2019-11-20 2019-11-20
US62/937,805 2019-11-20
US201962952500P 2019-12-23 2019-12-23
US62/952,500 2019-12-23

Publications (2)

Publication Number Publication Date
TW202121377A TW202121377A (zh) 2021-06-01
TWI746246B true TWI746246B (zh) 2021-11-11

Family

ID=75907779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138384A TWI746246B (zh) 2019-11-20 2020-11-04 電子裝置與顯示驅動晶片

Country Status (3)

Country Link
US (1) US11176861B2 (zh)
CN (2) CN112825241B (zh)
TW (1) TWI746246B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176861B2 (en) * 2019-11-20 2021-11-16 Novatek Microelectronics Corp. Electronic device and display driver chip
CN114242014B (zh) * 2021-12-17 2023-05-02 深圳创维－Rgb电子有限公司 Cof温度控制电路、驱动方法及终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117082A1 (en) * 2001-12-21 2003-06-26 Seiko Epson Corporation Organic electroluminescent device compensated pixel driver circuit
CN101656534A (zh) * 2008-08-20 2010-02-24 旭曜科技股份有限公司 输出级电路及运算放大器
TW201017611A (en) * 2008-10-20 2010-05-01 Raydium Semiconductor Corp Driver circuit system and method of elevating slew rate of operational amplifier
US20110080214A1 (en) * 2009-10-07 2011-04-07 Renesas Electronics Corporation Output amplifier circuit and data driver of display device using the circuit
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
TWM560677U (zh) * 2018-01-10 2018-05-21 奕力科技股份有限公司 驅動電路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
US6867652B1 (en) * 2003-09-09 2005-03-15 Texas Instruments Incorporated Fast-response current limiting
US6975169B2 (en) * 2004-01-21 2005-12-13 International Business Machines Corporation Low-voltage differential amplifier
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
JP4188931B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
US7362173B1 (en) * 2005-09-16 2008-04-22 National Semiconductor Corporation System and method for providing slew rate enhancement for two stage CMOS amplifiers
CN100485464C (zh) * 2005-12-28 2009-05-06 启萌科技有限公司 液晶显示面板及其液晶显示装置
TW200734724A (en) * 2006-03-03 2007-09-16 Gigno Technology Co Ltd LCD panel and LCD device
CN101051835B (zh) * 2006-04-05 2010-05-12 奇景光电股份有限公司 电压位准移位电路
TWI385616B (zh) * 2006-12-29 2013-02-11 Novatek Microelectronics Corp 驅動裝置及其驅動方法
TWI398095B (zh) * 2007-03-14 2013-06-01 Novatek Microelectronics Corp 可補償偏移電壓的運算放大器
US7619475B2 (en) * 2008-03-04 2009-11-17 Ralink Technology (Singapore) Corporation Cancellation of common mode oscillation in RF circuits
CN101630944B (zh) * 2008-07-17 2012-10-17 联咏科技股份有限公司 可提升反应速度的驱动电路
KR101652827B1 (ko) * 2009-12-30 2016-08-31 삼성전자주식회사 인터페이스 회로, 이를 구비한 반도체 장치 및 액정 표시 시스템
KR101404917B1 (ko) * 2012-10-02 2014-06-10 한양대학교 산학협력단 복수개의 입력 스테이지들을 가지는 오티에이 회로
US8823457B1 (en) * 2012-12-17 2014-09-02 Google Inc. Short circuit current protection in an amplifier
US20140362482A1 (en) * 2013-06-06 2014-12-11 Media Tek Inc. Electrostatic discharge structure for enhancing robustness of charge device model and chip with the same
US10263106B2 (en) * 2017-03-31 2019-04-16 Intel IP Corporation Power mesh-on-die trace bumping
US11176861B2 (en) * 2019-11-20 2021-11-16 Novatek Microelectronics Corp. Electronic device and display driver chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117082A1 (en) * 2001-12-21 2003-06-26 Seiko Epson Corporation Organic electroluminescent device compensated pixel driver circuit
CN101656534A (zh) * 2008-08-20 2010-02-24 旭曜科技股份有限公司 输出级电路及运算放大器
TW201017611A (en) * 2008-10-20 2010-05-01 Raydium Semiconductor Corp Driver circuit system and method of elevating slew rate of operational amplifier
US20110080214A1 (en) * 2009-10-07 2011-04-07 Renesas Electronics Corporation Output amplifier circuit and data driver of display device using the circuit
TWM560677U (zh) * 2018-01-10 2018-05-21 奕力科技股份有限公司 驅動電路
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器

Also Published As

Publication number Publication date
CN112825241A (zh) 2021-05-21
TW202121377A (zh) 2021-06-01
CN112825241B (zh) 2022-10-25
US11176861B2 (en) 2021-11-16
CN213303616U (zh) 2021-05-28
US20210150954A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
TWI746246B (zh) 電子裝置與顯示驅動晶片
US8502275B2 (en) Thin film transistor array panel for a liquid crystal display
CN110010622A (zh) 显示装置
JP6917141B2 (ja) レベルシフト回路、ドライバｉｃ及び電子機器
US20080204434A1 (en) Display Device
EP3001404B1 (en) Source drive integrated circuit and display device including the same
US10219377B2 (en) Display device and method for manufacturing the same
US20070109484A1 (en) Drive element mount display
US20100327904A1 (en) Semiconductor integrated circuit
JP4997593B2 (ja) 表示装置
US10062313B2 (en) Data driver including noise shielding lines and display apparatus having the same
US20050151715A1 (en) Driving circuit of liquid crystal display
US20060215067A1 (en) Display device
US9412326B2 (en) Display substrate and display apparatus having the display substrate
US6583845B1 (en) Liquid crystal display device and method of fabricating the same
JP4526415B2 (ja) 表示装置及び表示装置用ガラス基板
KR100372583B1 (ko) 액정표시장치
US10380962B2 (en) Driving circuit applied to LCD apparatus
CN112466249A (zh) 一种led驱动电路
US6856309B2 (en) Liquid crystal display device
US20090201053A1 (en) Layout structure of source driver and method thereof
US20050104649A1 (en) Semiconductor device
US20100053130A1 (en) Driver Integrated Circuit Chip and Driving Circuit of a Flat Panel Display
WO2021134836A1 (zh) 一种显示装置
US10672323B2 (en) Display device having a plurality of subpixels having shared data line and gate line