TWI385616B - 驅動裝置及其驅動方法 - Google Patents

驅動裝置及其驅動方法 Download PDF

Info

Publication number
TWI385616B
TWI385616B TW095150009A TW95150009A TWI385616B TW I385616 B TWI385616 B TW I385616B TW 095150009 A TW095150009 A TW 095150009A TW 95150009 A TW95150009 A TW 95150009A TW I385616 B TWI385616 B TW I385616B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
operational amplifier
signal
source
Prior art date
Application number
TW095150009A
Other languages
English (en)
Other versions
TW200828234A (en
Inventor
Min Chieh Hsu
Kuang Feng Sung
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW095150009A priority Critical patent/TWI385616B/zh
Priority to US11/733,781 priority patent/US8120558B2/en
Publication of TW200828234A publication Critical patent/TW200828234A/zh
Priority to US12/951,076 priority patent/US8242992B2/en
Application granted granted Critical
Publication of TWI385616B publication Critical patent/TWI385616B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Description

驅動裝置及其驅動方法
本發明是有關於一種驅動裝置及其產生驅動訊號之方法，且特別是有關於一種能夠減少耗電的驅動裝置及其產生驅動訊號之方法。
液晶分子的特性，就是不能一直固定在某一電壓下而不變，不然時間久了，即使不再對液晶分子施加電壓，液晶分子也會因為特性被破壞，以致於無法再因應電場的變化來轉動，進而形成不同的灰階。所以必須以交流的方式來驅動液晶，以避免液晶分子的特性遭到破壞，例如，一次施予液晶正極性電壓，以使液晶正向轉動，另一次就施予液晶負極性電壓，以使液晶反向轉動。
交流驅動的方式分為二種，一種是共同電壓(一般稱為Vcom)固定不動的驅動方式，另一種是共同電壓變動的驅動方式。圖1所示即為共同電壓固定不動的驅動方式之示意圖。請參照圖1。於圖1中顯示，此種驅動方式即是以共同電壓為中心而使運算放大器(Operational Amplifier，簡稱OPAMP)的輸出電壓分為正、負極性，且每一灰階資料(例如00~FF)皆有其正、負極性的對應電壓。當運算放大器的輸出電壓大於共同電壓時，稱為正極性輸出，而當運算放大器的輸出電壓小於共同電壓時，稱為負極性輸出。
不管運算放大器的輸出電壓是正極性或負極性，也就是不管是運算放大器的輸出電壓較高，或是共同電壓的電壓較高，只要運算放大器的輸出電壓和共同電壓二者之間的電壓差固定，都會有一組相同亮度的灰階。雖然此時所表現出來的灰階是一模一樣的，但是由於液晶分子在正、負極性的轉向不同，因此可避免液晶分子轉向一直固定在同一方向，而造成特性的破壞。
然而，此種驅動方式有其缺點，例如，假設欲輸出一全黑畫面(其灰階資料為00)至顯示面板上，當運算放大器的輸出電壓為正極性時，若其灰階資料00小於G1(G1和G2為任意灰階資料)，則運算放大器的輸出電壓必須達到區間1之位準；而當運算放大器的輸出電壓為負極性時，若灰階資料小於G2，則運算放大器的輸出電壓必須達到區間4之位準。明白地說，就是當液晶分子作正、負極性轉換時，由於交流驅動的特性，使得運算放大器的輸出電壓會有大範圍的電壓改變。
類似地，共同電壓變動的驅動方式也會有這樣的問題。請參照圖2，圖2所示即為共同電壓變動的驅動方式之示意圖。如圖2所示，每一灰階資料(例如00~FF)仍有其正、負極性的對應電壓。當運算放大器的輸出電壓大於共同電壓時，稱為正極性輸出，而當運算放大器的輸出電壓小於共同電壓時，稱為負極性輸出。不管是運算放大器的輸出電壓較高，或是共同電壓的電壓較高，只要運算放大器的輸出電壓和共同電壓二者之間的電壓差固定，都會有一組相同亮度的灰階。
然而，此種驅動方式在以下四種條件下，運算放大器的輸出電壓也會有大範圍的改變：第一種是，當灰階資料的變化為同極性，假設為正極性，且在00和FF之間互相轉換，若灰階資料00小於G1(G1、G2、G3和G4為任意灰階資料)，且灰階資料FF大於G4，則運算放大器的輸出電壓會在區間1和區間4之間互相轉換。第二種是，假設灰階資料的變化在負極性的灰階資料00和負極性的灰階資料FF之間互相轉換，若灰階資料00小於G2，且灰階資料FF大於G3，則運算放大器的輸出電壓會在區間3和區間2之間互相轉換。
第三種是，當灰階資料的變化為不同極性，假設灰階資料為00，且極性在正極性和負極性之間互相轉換，若正極性灰階資料00小於G1，且負極性灰階資料00小於G2，則運算放大器的輸出電壓會在區間1和區間3之間互相轉換。第四種是，假設灰階資料的變化在正極性的灰階資料FF和負極性的灰階資料FF之間互相轉換，若正極性灰階資料FF大於G3，且負極性灰階資料FF大於G4，則運算放大器的輸出電壓會在區間2和區間4之間互相轉換。
如以上所述，當運算放大器的輸出電壓有大範圍的改變，以致於使得運算放大器輸出電壓轉態的時間較長，進而使電壓改變的穩定時間較長，如此一來便會限制了應用的範圍。以轉動率(Slew Rate，簡稱SR，即一電子元件所允許之最大輸出電壓變化率dVo (t)/dt)來看，運算放大器之轉動率可表示為SR＝I/Cc ，其中I為運算放大器之電流，Cc則為耦接至運算放大器之補償電容。若運算放大器的輸出電壓差為10伏特(V)，如要在5微秒(us)內完成轉換，則轉動率SR須為2V/us，但若要在2.5微秒內完成轉換，則轉動率SR須為4V/us，也就是運算放大器之電流須增加1倍或是補償電容減少一倍。
為了縮短運算放大器輸出電壓轉態的穩定時間，如果減少補償電容，由於運算放大器輸出電壓轉態的時間跟補償電容成正比，補償電容愈小，運算放大器輸出電壓轉態的時間就愈短，但易造成運算放大器震盪。如果加大運算放大器的電流，由於運算放大器輸出電壓轉態的時間跟運算放大器的電流成反比，當運算放大器的電流愈大，運算放大器輸出電壓轉態的時間就愈短，然而一昧地加大運算放大器的電流來加快穩定時間的做法卻會增加耗電，以致於影響了產品的競爭力。
本發明的目的是提供一種驅動裝置及其產生驅動訊號之方法，其能夠減少耗電。
本發明的再一目的就是提供一種驅動裝置及其產生驅動訊號之方法，其能夠動態改變驅動裝置切換輸出電壓的穩定時間。
基於上述及其他目的，本發明提出一種驅動裝置，其包括數位類比轉換電路與訊號放大電路。數位類比轉換電路用以接收數位資料，並將數位資料轉換為類比訊號。訊號放大電路耦接至數位類比轉換電路，用以接收類比訊號而產生驅動訊號，以及依據數位資料中至少一位元而動態改變驅動訊號之驅動能力。
基於上述及其他目的，本發明提出一種驅動裝置，其包括數位類比轉換電路、控制電路、以及訊號放大電路。數位類比轉換電路用以接收數位資料，並將數位資料轉換為類比訊號。控制電路用以依據數位資料中至少一位元而產生控制訊號。訊號放大電路耦接至數位類比轉換電路與控制電路，用以接收類比訊號而產生驅動訊號，以及依據控制訊號而動態改變驅動訊號之驅動能力。
基於上述及其他目的，本發明提出一種驅動裝置的驅動方法。此驅動方法包括下列步驟：將數位資料轉換為類比訊號；依據數位資料中至少一位元而動態決定一驅動能力；以及依據類比訊號與所決定之驅動能力而產生驅動訊號。
依照本發明的一實施例所述之驅動裝置，上述之訊號放大電路包括運算放大器，而上述之驅動訊號包括由運算放大器產生。運算放大器包含正輸入端、負輸入端、控制端與輸出端，其中運算放大器之正輸入端接收類比訊號，運算放大器之負輸入端耦接至運算放大器之輸出端，運算放大器之控制端接收數位資料中至少一位元，而運算放大器之輸出端輸出驅動訊號。
依照本發明的一實施例所述之驅動裝置，上述之訊號放大電路包括運算放大器，而上述之驅動訊號包括由運算放大器產生。運算放大器包含正輸入端、負輸入端、控制端與輸出端，其中運算放大器之正輸入端接收類比訊號，運算放大器之負輸入端耦接至運算放大器之輸出端，運算放大器之控制端接收控制訊號，而運算放大器之輸出端輸出驅動訊號。
依照本發明的一實施例所述之驅動裝置，上述之運算放大器更包括第一輸入級與增益級。其中第一輸入級包括第一電晶體、第二電晶體、以及第一受控電流源。第一電晶體之閘極作為運算放大器之正輸入端。第二電晶體之閘極作為運算放大器之負輸入端。第一受控電流源之第一端耦接至第一電晶體與第二電晶體之第一源/汲極，而第一受控電流源之第二端耦接至第一電位，其中第一受控電流源依據運算放大器控制端之訊號而決定所提供之電流量。增益級之第一輸入端與第二輸入端分別耦接至第一電晶體之第二源/汲極與第二電晶體之第二源/汲極，用以依據增益級之第一輸入端與第二輸入端而產生驅動訊號。
依照本發明的一實施例所述之驅動裝置，上述之第一受控電流源包括第一電流源、第二電流源、以及第一開關。第一電流源之第一端作為第一受控電流源之第一端，第一電流源之第二端作為第一受控電流源之第二端。第二電流源之第一端耦接至第一電流源之第一端。第一開關之第一端耦接至第二電流源之第二端，第一開關之第二端耦接至第一電流源之第二端，用以依據運算放大器控制端之訊號而決定第一開關之啟閉狀態。
依照本發明的另一實施例所述之驅動裝置，上述之運算放大器更包括第二輸入級。其中第二輸入級包括第三電晶體、第四電晶體、以及第二受控電流源。第三電晶體之閘極耦接至第一電晶體之閘極，且第三電晶體之第二源/汲極耦接至增益級之第三輸入端。第四電晶體之閘極耦接至第二電晶體之閘極，且第四電晶體之第二源/汲極耦接至增益級之第四輸入端。第二受控電流源之第一端耦接至第三電晶體與第四電晶體之第一源/汲極，而第二受控電流源之第二端耦接至第二電位，且第二受控電流源依據運算放大器控制端之訊號而決定所提供之電流量。其中增益級用以依據增益級之第一輸入端、第二輸入端、第三輸入端與第四輸入端而產生驅動訊號。
依照上述另一實施例所述之驅動裝置，上述之第二受控電流源包括第三電流源、第四電流源、以及第二開關。第三電流源之第一端作為第二受控電流源之第一端，第三電流源之第二端作為第二受控電流源之第二端。第四電流源之第一端耦接至第三電流源之第一端。第二開關之第一端耦接至第四電流源之第二端，第二開關之第二端耦接至第三電流源之第二端，用以依據運算放大器控制端之訊號而決定第二開關之啟閉狀態。
依照本發明的再一實施例所述之驅動裝置，上述之運算放大器更包括輸入級與增益級。輸入級耦接至運算放大器之正輸入端與負輸入端，用以接收類比訊號。增益級耦接至輸入級，用以依據輸入級之輸出而產生驅動訊號，並依據運算放大器之控制端而決定驅動訊號之驅動能力。
依照上述再一實施例所述之驅動裝置，上述之輸入級包括第一電晶體、第二電晶體、第一電流源、第三電晶體、以及第四電晶體。第一電晶體之閘極作為運算放大器之正輸入端。第二電晶體之閘極作為運算放大器之負輸入端。第一電流源之第一端耦接至第一電晶體之第一源/汲極以及第二電晶體之第一源/汲極，而第一電流源之第二端耦接至第一電位。第三電晶體之第一源/汲極耦接第一電晶體之第二源/汲極與第三電晶體之閘極，第三電晶體之第二源/汲極耦接第二電位。第四電晶體之第一源/汲極耦接第二電晶體之第二源/汲極，第四電晶體之閘極耦接第三電晶體之閘極，第四電晶體之第二源/汲極耦接第二電位，其中第四電晶體第一源/汲極之訊號作為輸入級之輸出。
依照上述再一實施例所述之驅動裝置，上述之增益級包括第五電晶體、受控電容、以及第二電流源。第五電晶體之閘極接收輸入級之輸出，而第五電晶體之第二源/汲極耦接第二電位。受控電容之第一端與第二端分別耦接至第五電晶體之閘極與第一源/汲極，其中受控電容依據運算放大器控制端之訊號而決定所提供之電容量。第二電流源耦接於第五電晶體之第一源/汲極與第一電位之間。其中第五電晶體第一源/汲極之訊號作為驅動訊號。
依照上述再一實施例所述之驅動裝置，上述之受控電容包括第一電容、第二電容、以及開關。第一電容之第一端與第二端分別作為受控電容之第一端與第二端。第二電容之第一端耦接至第一電容之第一端。開關之第一端與第二端分別耦接至第二電容之第二端與第一電容之第二端，用以依據運算放大器控制端之訊號而決定是否導通。
依照本發明的又一實施例所述之驅動裝置，上述之輸入級包括運算放大電路。運算放大電路之正輸入端接收類比訊號，運算放大電路之負輸入端耦接運算放大電路之輸出端，其中運算放大電路所輸出的訊號即為輸入級之輸出。
依照上述又一實施例所述之驅動裝置，上述之增益級包括增益電路與受控電容。增益電路之輸入端耦接運算放大電路之輸出端。受控電容之第一端與第二端分別耦接至增益電路之輸入端與輸出端，其中受控電容依據運算放大器控制端之訊號而決定所提供之電容量。
依照上述又一實施例所述之驅動裝置，上述之受控電容包括第一電容、第二電容、以及開關。第一電容之第一端與第二端分別作為受控電容之第一端與第二端。第二電容之第一端耦接至第一電容之第一端。開關之第一端與第二端分別耦接至第二電容之第二端與第一電容之第二端，用以依據運算放大器控制端之訊號而決定是否導通。
依照本發明的一實施例所述之驅動裝置，其更包括閂鎖電路，用於閂鎖並提供數位資料。
依照本發明的一實施例所述之驅動裝置，其中控制訊號包括由控制電路產生。此控制電路包括計數電路與及閘。計數電路用以接收並計數時脈訊號，當計數達到預設值時輸出計數結果。及閘用以接收計數結果與數位資料中至少一位元，據以產生控制訊號。
依照本發明的另一實施例所述之驅動裝置，其中控制訊號包括由控制電路產生。此控制電路包括延遲電路與互斥或閘。延遲電路用以接收數位資料中至少一位元並延遲之。互斥或閘耦接至延遲電路，用以接收數位資料中至少一位元與延遲電路之輸出，據以產生控制訊號。
依照本發明的再一實施例所述之驅動裝置，其中控制訊號包括由控制電路產生。此控制電路包括比較電路與轉換電路。比較電路用以接收並比較參考值與驅動訊號。轉換電路耦接至比較電路，用以依據比較電路之比較結果將所接收之數位資料中至少一位元轉換為控制訊號。
本發明因依據數位資料來判別運算放大器之輸出電壓的改變範圍，當改變範圍超過額定值時，便依據數位資料中至少一位元而動態改變運算放大器之轉動率，提供不同的供應電流(真正需要電流才提供電流)，進而動態改變運算放大器所輸出之驅動訊號的驅動能力，達到省電的目的。而改變運算放大器之轉動率的方式包括控制運算放大器之電流大小，或是改變運算放大器之補償電容大小，亦或同時改變上述二者。因此本發明可隨著輸出電壓的改變範圍而動態調整驅動訊號的驅動能力，藉以在縮短運算放大器轉換輸出電壓的穩定時間和運算放大器的耗電之間求取一個最佳的平衡點。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
為了說明之方便，以下各實施例所述之驅動裝置皆為源極驅動裝置，用以驅動液晶面板，然並非用以限定本發明之用途。
圖3為依照本發明一實施例之驅動裝置的方塊圖。圖4為依照本發明一實施例之驅動方法的流程圖。請依照說明之需要而參照圖3與圖4。圖3中包含閂鎖電路310、數位類比轉換電路320、以及訊號放大電路330。閂鎖電路310接收數位資料IN，並於閂鎖數位資料IN後輸出之(如圖4之步驟410)。數位類比轉換電路320接收由閂鎖電路310所輸出的數位資料IN，並將數位資料IN轉換為類比訊號VIN(如圖4之步驟420)。訊號放大電路330接收類比訊號VIN，並依據數位資料中至少一位元而動態決定一驅動能力(如圖4之步驟430)，接著再依據類比訊號VIN與所決定之驅動能力而產生驅動訊號VOUT(如圖4之步驟440)。
圖3中的訊號放大電路330包括以運算放大器來實施，如圖5所示。圖5為依照本發明一實施例之運算放大器的電路圖。請參照圖5。運算放大器包含正輸入端、負輸入端、控制端(如501與502所示)與輸出端。其中運算放大器之正輸入端接收類比訊號VIN，運算放大器之負輸入端耦接至運算放大器之輸出端，運算放大器之控制端501與502接收數位資料IN中至少一位元，而運算放大器之輸出端輸出驅動訊號VOUT。
於前述文章中提過，藉由控制運算放大器之電流大小，或是改變運算放大器之補償電容大小，便可以改變運算放大器轉換輸出電壓的穩定時間，進而改變運算放大器所輸出之驅動訊號的驅動能力。圖5即是藉由控制運算放大器之電流大小，進而改變運算放大器所輸出驅動訊號之驅動能力的典型。請繼續參照圖5。
圖5所示運算放大器500包括第一輸入級510、第二輸入級530、以及增益級550。其中輸入級510包括電晶體511、512、以及受控電流源513。在此實施例中，電晶體511與512採用P型金氧半場效電晶體(P－type Metal Oxide Semiconductor transistor)來實現。電晶體511之閘極與電晶體512之閘極可以分別作為運算放大器500之正、負輸入端。
受控電流源513之第一端耦接至電晶體511與512之源極，而受控電流源513之第二端耦接至電源電壓VDD(即第一電位)，且受控電流源513依據運算放大器控制端501之訊號而決定所提供之電流量。受控電流源513包括電流源514、515、以及開關516。電流源514之第一端(例如電流汲入端)作為受控電流源513之第一端，電流源514之第二端(例如電流供應端)作為受控電流源513之第二端。電流源515之第一端耦接至電流源514之第一端。開關516之第一端耦接至電流源515之第二端，而開關516之第二端耦接至電流源514之第二端，此開關516用以依據運算放大器控制端501之訊號而決定開關516之啟閉狀態。
輸入級530包括電晶體531、532、以及受控電流源533。在此實施例中，電晶體531與532採用N型金氧半場效電晶體(N－type Metal Oxide Semiconductor transistor)來實現。電晶體531之閘極耦接至電晶體511之閘極。電晶體532之閘極耦接至電晶體512之閘極。
受控電流源533之第一端耦接至電晶體531與532之源極，而受控電流源533之第二端耦接至接地電壓GND(即第二電位)，其中該第二受控電流源依據該運算放大器控制端502之訊號而決定所提供之電流量。受控電流源533包括電流源534、535、以及開關536。電流源534之第一端作為受控電流源533之第一端，電流源534之第二端作為受控電流源533之第二端。電流源535之第一端耦接至電流源534之第一端。開關536之第一端耦接至電流源535之第二端，而開關536之第二端耦接至電流源534之第二端，此開關536用以依據運算放大器控制端502之訊號而決定開關536之啟閉狀態。
增益級550之第一輸入端、第二輸入端、第三輸入端、以及第四輸入端分別耦接至電晶體511、512、531、以及532之汲極，此增益級550用以依據其第一輸入端、第二輸入端、第三輸入端、以及第四輸入端而產生驅動訊號VOUT。
開關516與536的操控方式簡述如下：當以數位資料IN中的一位元(即N＝1)作為圖5之控制端501與502的輸入，且此位元為數位資料IN中的最高有效位元(Most Significant Bit，簡稱MSB)時，若此位元呈現第一狀態(例如邏輯0)時，則使開關516與536呈現短路，以使電流源514、515、534、以及535同時供應電流，提高轉動率，加快運算放大器輸出電壓的穩定時間。反之，若此位元呈現第二狀態(例如邏輯1)時，則使開關516與536呈現開路，如此便只有電流源514與534可以供應電流，而電流源515與535則不供應，回復原本的轉動率。如此一來，根據此位元的狀態，提供不同的供應電流，真正需要電流才提供電流，達到省電的目的。
圖5A為以操作放大器的輸出電壓與灰階資料二者之關係來解釋本發明的說明圖。且為了說明之方便，此圖以共同電壓固定不動的驅動方式來舉例，然並非用以限定本發明。請參照圖5A。具體來說，若數位資料IN(即灰階資料)為6個位元，且假設區間1和區間4對應到灰階資料為000000~011111之範圍，而區間2和區間3對應到灰階資料為100000~111111之範圍。若數位資料IN在000000~011111之間，則當運算放大器的輸出電壓為正極性時，輸出電壓會落在區間1內，而當運算放大器的輸出電壓為負極性時，輸出電壓則會落在區間4內。藉由以上的設計規劃，當輸出電壓落在區間1或區間4內，此時數位資料IN的最高有效位元為0，而當輸出電壓落在區間2或區間3內，則此時數位資料IN的最高有效位元為1。
因此，吾等可以利用數位資料IN的最高有效位元來設計圖5之開關516與536的啟閉狀態。請依照說明之需要而參照圖5與圖5A。當數位資料IN在000000~011111之間，最高有效位元為0，此時由於運算放大器的輸出電壓會落在區間1或區間4，導致輸出電壓的變化較大，所以電壓轉態的穩定時間較長，故此時可以使圖5之開關516與536短路，使得電流源514、515、534、以及535共同供應電流，以提高運算放大器的轉動率，縮短電壓轉態的穩定時間。
反之，當數位資料IN在100000~111111之間，最高有效位元為1，此時由於運算放大器的輸出電壓會落在區間2或區間3，導致輸出電壓的變化較小，所以電壓轉態的穩定時間較短，故此時可以使圖5之開關516與536開路，使得只有電流源514與534供應電流，以節省耗電。
然而，凡是此領域中，具有通常知識者都應當知道，若單獨以輸入級510與增益級550構成運算放大器，如圖6所示，或者單獨以輸入級530與增益級550構成運算放大器，如圖7所示，皆可實施本發明。其中圖6與圖7皆為依照本發明另一實施例之運算放大器的電路圖。
在說明完利用控制運算放大器之電流大小，進而改變驅動訊號之驅動能力的例子之後，以下將列舉二個利用改變運算放大器之補償電容大小，進而改變驅動訊號之驅動能力的例子。並同樣以圖3中的訊號放大電路330來舉例。
圖3中的訊號放大電路330包括以運算放大器來實施，如圖8所示。圖8為依照本發明另一實施例之運算放大器的電路圖。請參照圖8。此運算放大器800包含正輸入端、負輸入端、控制端(如801所示)與輸出端。其中運算放大器800之正輸入端接收類比訊號VIN，運算放大器800之負輸入端耦接至運算放大器之輸出端，運算放大器800之控制端801接收數位資料IN中至少一位元，而運算放大器800之輸出端輸出驅動訊號VOUT。
圖8所示之運算放大器800包括輸入級810與增益級820。輸入級810耦接至運算放大器800之正輸入端與負輸入端，用以接收類比訊號VIN。增益級820耦接至輸入級810，用以依據輸入級810之輸出而產生驅動訊號VOUT，並依據運算放大器控制端801所接收之訊號而決定驅動訊號VOUT之驅動能力。
輸入級810包括電晶體811、812、813、814、以及電流源815。在此實施例中，電晶體811與812以P型金氧半場效電晶體來實施，而電晶體813與814則以N型金氧半場效電晶體來實施。
電晶體811之閘極作為運算放大器之負輸入端。電晶體812之閘極作為運算放大器之正輸入端。電流源815之第一端耦接至電晶體811與812之源極，而電流源815之第二端耦接至電源電壓VDD(即第一電位)。電晶體813之汲極耦接電晶體811之汲極與電晶體813之閘極，而電晶體813之源極耦接接地電壓GND(即第二電位)。電晶體814之汲極耦接電晶體812之汲極，電晶體814之閘極耦接電晶體813之閘極，而電晶體814之源極亦耦接接地電壓GND，其中電晶體814之汲極的訊號作為輸入級810之輸出。
增益級820包括電晶體821、電流源822、以及受控電容823。此實施例之電晶體821以N型金氧半場效電晶體來實施。電晶體821之閘極接收輸入級810之輸出，而電晶體821之源極耦接接地電壓GND。電流源822耦接於電晶體821之汲極與電源電壓VDD之間。受控電容823之第一端與第二端分別耦接至電晶體821之閘極與汲極，且受控電容823依據運算放大器控制端801之訊號而決定所提供之電容量。其中電晶體821之汲極的訊號作為驅動訊號VOUT。
受控電容823包括電容824、825、以及開關826。電容824之第一端與第二端分別作為受控電容823之第一端與第二端。電容825之第一端耦接至電容824之第一端。開關826之第一端與第二端分別耦接至電容825之第二端與電容824之第二端，用以依據運算放大器控制端801之訊號而決定是否導通。
圖8所示開關826的操控方式與圖5所示開關516或536的操控方式一樣，故在此不再贅述。然而必須注意的是，由於此運算放大器之轉動率SR可表示為＝I/(C1 ＋C2 )，其中I為運算放大器之電流，而C1 與C2 分別表示為電容824與825，因此若需要提高轉動率，以加快運算放大器輸出電壓轉態的穩定時間，就應該使開關826開路，否則就應該使開關826短路。
所屬領域具有通常知識者可以其他方式實施輸入級810與增益級820。例如，圖8A是依照本發明說明另一種輸入級810之實施範例。請參照圖8A，輸入級810包括電晶體816、817、818、819、以及電流源831。在此實施例中，電晶體816與817以P型金氧半場效電晶體來實施，而電晶體818與819則以N型金氧半場效電晶體來實施。
電晶體819之閘極作為運算放大器之正輸入端。電晶體818之閘極作為運算放大器之負輸入端。電流源831之二端各自耦接至電晶體818、819之源極以及第一電位(例如接地電壓GND)。電晶體816之汲極耦接電晶體818之汲極與電晶體816之閘極，而電晶體816之源極耦接第二電位(例如電源電壓VDD)。電晶體817之汲極耦接電晶體819之汲極，電晶體817之閘極耦接電晶體816之閘極，而電晶體817之源極亦耦接電源電壓VDD。其中，電晶體817之汲極的訊號作為輸入級810之輸出。
圖8B是依照本發明說明另一種增益級820之實施範例。請參照圖8B，增益級820包括電晶體827、電流源833、以及受控電容。受控電容包括電容828、829、以及開關832。此實施例之電晶體827以P型金氧半場效電晶體來實施。電晶體827之閘極接收輸入級810之輸出，而電晶體827之源極耦接電源電壓VDD。電流源833耦接於電晶體827之汲極與接地電壓GND之間。開關832之第一端與第二端分別耦接至電容828之第二端與電容829之第二端，用以依據運算放大器控制端801之訊號而決定是否導通。上述圖8A與圖8B的操控方式與圖8相似，故在此不再贅述。
圖9為依照本發明再一實施例之運算放大器的電路圖。請參照圖9。此運算放大器包含正輸入端、負輸入端、控制端(如901所示)與輸出端。其中運算放大器之正輸入端接收類比訊號VIN，運算放大器之負輸入端耦接至運算放大器之輸出端，運算放大器之控制端901接收數位資料IN中至少一位元，而運算放大器之輸出端輸出驅動訊號VOUT。
圖9所示之運算放大器同樣包括輸入級與增益級，分別為910與920所示。輸入級910包括運算放大電路911。運算放大電路911之正輸入端接收類比訊號VIN，運算放大電路911之負輸入端耦接運算放大電路911之輸出端，其中運算放大電路911所輸出的訊號即為輸入級910之輸出。
增益級920包括增益電路921與受控電容922。增益電路921之輸入端耦接運算放大電路911之輸出端。受控電容922之第一端與第二端分別耦接至增益電路921之輸入端與輸出端，其中受控電容922依據運算放大器控制端901之訊號而決定所提供之電容量。
受控電容922包括電容923、924、以及開關925。電容923之第一端與第二端分別作為受控電容922之第一端與第二端。電容924之第一端耦接至電容923之第一端。開關925之第一端與第二端分別耦接至電容924之第二端與電容923之第二端，用以依據運算放大器控制端901之訊號而決定是否導通。
與圖8所述之實施例一樣，圖9所示開關925的操控方式與圖5所示開關516或536的操控方式也是相同，故在此不再贅述。然而必須注意的是，由於此運算放大器之轉動率SR同樣可表示為＝I/(C1 ＋C2 )，其中I為運算放大器之電流，而C1 與C2 分別表示為電容923與924，因此若需要提高轉動率，以加快運算放大器輸出電壓轉態的穩定時間，就應該使開關925開路，否則就應該使開關925短路。
雖然上述實施例已充分展露了本發明的應用方式，然而在高階的應用中，使用者除了可以依據運算放大器控制端所接收之訊號而控制開關的啟閉之外，更可以控制開關的啟閉時間，如圖10所示。
圖10為依照本發明另一實施例之驅動裝置的方塊圖。請依照說明之需要而參照圖10與圖4。圖10所示電路為將圖3所示電路多加一個控制電路1010。閂鎖電路310用以閂鎖並提供數位資料IN(如圖4之步驟410)。數位類比轉換電路320接收由閂鎖電路310所輸出的數位資料IN，並將數位資料IN轉換為類比訊號VIN(如圖4之步驟420)。控制電路1010用以依據數位資料IN中至少一位元而產生控制訊號CS。訊號放大電路330耦接至數位類比轉換電路320與控制電路1010，用以接收類比訊號VIN與控制訊號CS，並依據控制訊號CS而動態決定一驅動能力(可看作利用數位資料IN中至少一位元而動態決定驅動能力，如圖4之步驟430)，接著再依據類比訊號IN與所決定之驅動能力而產生驅動訊號VOUT(如圖4之步驟440)。
具體來說，就是利用控制訊號CS去控制圖5所示開關516與536，或是去控制圖6所示之開關516，亦或是去控制圖7所示之開關536的啟閉狀態與啟閉時間，當然也可用來控制圖8所示開關826，或是圖9所示開關925的啟閉狀態與啟閉時間。因此，既可以利用控制訊號CS來控制運算放大器的電流大小與電流改變的時間，也可以利用控制訊號CS來控制運算放大器之補償電容的大小，以及補償電容值變化的時間。
以下以數位資料IN中的一位元，例如最高有效位元(MSB)，與控制訊號CS二者的時序來說明控制訊號CS的動作方式，如圖11所示，然圖中所描述的時序只是用以稍做說明，並非用以限定本發明。圖11為控制訊號與最高有效位元之時序圖。請參照圖11。圖11中顯示，在最高有效位元(MSB)呈現高邏輯(即高電位)的時候，控制訊號CS只是致能一短暫的時間，便回復成原本的狀態，因此被控制訊號CS控制的開關也只會短暫地改變啟閉的狀態。
換句話說，不管控制電路1010的內部電路是如何設計，總之較好的設計方式，就是使控制訊號CS在運算放大器輸出電壓有大範圍的變化時，能控制運算放大器中之開關的啟閉，促使運算放大器之電流或補償電容的值產生變化，進而提高運算放大器的轉動率，增大驅動能力，然後隨即將開關反向操作，以回復成原本的轉動率，達到耗能的節省。
以下列舉控制電路1010之其中三種實施樣態，圖12即為其中一種。圖12為依照本發明一實施例之控制電路的電路圖。請參照圖12。此實施例之控制電路1010包括計數電路1210與及閘1220。計數電路1210用以接收並計數時脈訊號CLK。當數位資料IN之最高有效位元(MSB)轉態(例如提升至高準位)時，計數電路1210便開始計數時脈訊號CLK。此時計數電路1210輸出之計數結果譬如為1。當計數達到一預設值時，計數電路1210就輸出邏輯「0」之計數結果。及閘1220用以接收計數電路1210所輸出之計數結果與數位資料IN中至少一位元，據以產生控制訊號CS。
圖13為依照本發明另一實施例之控制電路的電路圖。請參照圖13。此實施例之控制電路1010包括延遲電路1310與互斥或閘1320。延遲電路1310用以接收數位資料IN中至少一位元並延遲之。互斥或閘1320耦接至延遲電路1310，用以接收數位資料IN中至少一位元與延遲電路1310之輸出，據以產生控制訊號CS。
圖14為依照本發明再一實施例之控制電路的電路圖。請參照圖14與圖10。此實施例之控制電路1010包括比較電路1410與轉換電路1420。比較電路1410耦接至訊號放大電路330之輸出端，用以接收並比較一參考值RV與驅動訊號VOUT。其中參考值RV之準位可以由使用者任意設定，例如設定為驅動訊號VOUT準位的十分之九。轉換電路1420耦接至比較電路1410，用以依據比較電路1410之比較結果將所接收之數位資料IN中至少一位元轉換為控制訊號CS。
雖然上述各實施例已經對運算放大器以及控制電路中的內部電路提供了多種可能的實施型態，然而此領域具有通常知識者應當知道，各廠商對於運算放大器與控制電路的設計方式皆不一樣，因此只要是利用數位資料IN中至少一位元而動態改變運算放大器之電流或是補償電容的值，進而動態改變驅動訊號之驅動能力，或者是利用數位資料IN中至少一位元而產生控制訊號，並利用控制訊號動態改變運算放大器之電流或是補償電容的值，進而動態改變驅動訊號之驅動能力，便符合了本發明之精神所在。
綜上所述，本發明因依據數位資料來判別運算放大器之輸出電壓的改變範圍，當改變範圍超過額定值時，便依據數位資料中至少一位元而動態改變運算放大器之轉動率，藉以動態改變運算放大器轉換輸出電壓的穩定時間，進而動態改變運算放大器所輸出之驅動訊號的驅動能力。而改變運算放大器之轉動率的方式包括控制運算放大器之電流大小，或是改變運算放大器之補償電容大小，亦或同時改變上述二者。因此本發明可隨著輸出電壓的改變範圍而動態調整驅動訊號的驅動能力，藉以在縮短運算放大器轉換輸出電壓的穩定時間和運算放大器的耗電之間求取一個最佳的平衡點。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
310．．．閂鎖電路
320．．．數位類比轉換電路
330．．．訊號放大電路
410、420．．．步驟
500、800．．．運算放大器
501、502、801、901．．．控制端
510、530、810、910．．．輸入級
511、512、531、532、811~814、816~819、821、827．．．電晶體
513、533．．．受控電流源
514、515、534、535、815、822、831、833．．．電流源
516、536、826、832、925．．．開關
550、820、920．．．增益級
823、922．．．受控電容
824、825、828、829、923、924．．．電容
911．．．運算放大電路
921．．．增益電路
1010．．．控制電路
1210．．．計數電路
1220．．．及閘
1310．．．延遲電路
1320．．．互斥或閘
1410．．．比較電路
1420．．．轉換電路
CLK．．．時脈訊號
GND．．．接地電壓
IN．．．數位資料
RV．．．參考值
VDD．．．電源電壓
VIN．．．類比訊號
VOUT．．．驅動訊號
圖1為共同電壓固定不動的驅動方式之示意圖。
圖2為共同電壓變動的驅動方式之示意圖。
圖3為依照本發明一實施例之驅動裝置的方塊圖。
圖4為依照本發明一實施例之產生驅動訊號方法的流程圖。
圖5為依照本發明一實施例之運算放大器的電路圖。
圖5A為以操作放大器的輸出電壓與灰階資料二者之關係來解釋本發明的說明圖。
圖6、圖7、圖8為依照本發明另一實施例之運算放大器的電路圖。
圖8A是依照本發明說明另一種輸入級之實施範例。
圖8B是依照本發明說明另一種增益級之實施範例。
圖9為依照本發明再一實施例之運算放大器的電路圖。
圖10為依照本發明另一實施例之驅動裝置的方塊圖。
圖11為控制訊號與最高有效位元之時序圖。
圖12為依照本發明一實施例之控制電路的電路圖。
圖13為依照本發明另一實施例之控制電路的電路圖。
圖14為依照本發明再一實施例之控制電路的電路圖。
310．．．閂鎖電路
320．．．數位類比轉換電路
330．．．訊號放大電路
IN．．．數位資料
VIN．．．類比訊號
VOUT．．．驅動訊號

Claims (52)

  1. 一種驅動裝置，包括：一數位類比轉換電路，用以接收一數位資料，並將該數位資料轉換為一類比訊號；以及一訊號放大電路，耦接至該數位類比轉換電路，用以接收該類比訊號而產生一驅動訊號，以及依據該數位資料中至少一位元而動態改變該驅動訊號之驅動能力，其中該訊號放大電路包括：一運算放大器，包含正輸入端、負輸入端、控制端與輸出端，其中該運算放大器之正輸入端接收該類比訊號，該運算放大器之負輸入端耦接至該運算放大器之輸出端，該運算放大器之控制端接收該數位資料中至少一位元，而該運算放大器之輸出端輸出該驅動訊號，其中該運算放大器更包括：一第一輸入級，耦接至該運算放大器之正輸入端與負輸入端，用以接收該類比訊號；以及一增益級，耦接至該第一輸入級，用以依據該第一輸入級之輸出而產生該驅動訊號，並依據該運算放大器之控制端上之訊號而決定該驅動訊號之驅動能力。
  2. 如申請專利範圍第1項所述之驅動裝置，其中該第一輸入級，包括：一第一電晶體，其閘極作為該運算放大器之正輸入端；一第二電晶體，其閘極作為該運算放大器之負輸入 端；以及一第一受控電流源，其第一端耦接至該第一電晶體與該第二電晶體之第一源/汲極，而該第一受控電流源之第二端耦接至一第一電位，其中該第一受控電流源依據該運算放大器控制端之訊號而決定所提供之電流量，其中該增益級的第一輸入端與第二輸入端分別耦接至該第一電晶體之第二源/汲極與該第二電晶體之第二源/汲極，用以依據該增益級之第一輸入端與第二輸入端而產生該驅動訊號。
  3. 如申請專利範圍第2項所述之驅動裝置，其中該第一受控電流源包括：一第一電流源，其第一端作為該第一受控電流源之第一端，該第一電流源之第二端作為該第一受控電流源之第二端；一第二電流源，其第一端耦接至該第一電流源之第一端；以及一第一開關，其第一端耦接至該第二電流源之第二端，該第一開關之第二端耦接至該第一電流源之第二端，用以依據該運算放大器控制端之訊號而決定該第一開關之啟閉狀態。
  4. 如申請專利範圍第2項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一N型金氧半場效電晶體。
  5. 如申請專利範圍第4項所述之驅動裝置，其中該第一電位為接地電壓。
  6. 如申請專利範圍第2項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體。
  7. 如申請專利範圍第6項所述之驅動裝置，其中該第一電位為電源電壓。
  8. 如申請專利範圍第2項所述之驅動裝置，其中該運算放大器更包括：一第二輸入級，包括：一第三電晶體，其閘極耦接至該第一電晶體之閘極，且該第三電晶體之第二源/汲極耦接至該增益級之第三輸入端；一第四電晶體，其閘極耦接至該第二電晶體之閘極，且該第四電晶體之第二源/汲極耦接至該增益級之第四輸入端；以及一第二受控電流源，其第一端耦接至該第三電晶體與該第四電晶體之第一源/汲極，而該第二受控電流源之第二端耦接至一第二電位，其中該第二受控電流源依據該運算放大器控制端之訊號而決定所提供之電流量，其中該增益級用以依據該增益級之第一輸入端、第二輸入端、第三輸入端與第四輸入端而產生該驅動訊號。
  9. 如申請專利範圍第8項所述之驅動裝置，其中該第二受控電流源包括：一第三電流源，其第一端作為該第二受控電流源之第一端，該第三電流源之第二端作為該第二受控電流源之第 二端；一第四電流源，其第一端耦接至該第三電流源之第一端；以及一第二開關，其第一端耦接至該第四電流源之第二端，該第二開關之第二端耦接至該第三電流源之第二端，用以依據該運算放大器控制端之訊號而決定該第二開關之啟閉狀態。
  10. 如申請專利範圍第9項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體，該第三電晶體與該第四電晶體各為一N型金氧半場效電晶體。
  11. 如申請專利範圍第10項所述之驅動裝置，其中該第一電位為電源電壓，該第二電位為接地電壓。
  12. 如申請專利範圍第1項所述之驅動裝置，其中該輸入級包括：一第一電晶體，其閘極作為該運算放大器之正輸入端；一第二電晶體，其閘極作為該運算放大器之負輸入端；一第一電流源，其第一端耦接至該第一電晶體之第一源/汲極以及該第二電晶體之第一源/汲極，而該第一電流源之第二端耦接至一第一電位；一第三電晶體，該第三電晶體之第一源/汲極耦接該第一電晶體之第二源/汲極與該第三電晶體之閘極，該第三電 晶體之第二源/汲極耦接一第二電位；以及一第四電晶體，該第四電晶體之第一源/汲極耦接該第二電晶體之第二源/汲極，該第四電晶體之閘極耦接該第三電晶體之閘極，該第四電晶體之第二源/汲極耦接該第二電位，其中該第四電晶體第一源/汲極之訊號作為該輸入級之輸出。
  13. 如申請專利範圍第1項所述之驅動裝置，其中該增益級包括：一第五電晶體，其閘極接收該輸入級之輸出，而該第五電晶體之第二源/汲極耦接該第二電位；一受控電容，其第一端與第二端分別耦接至該第五電晶體之閘極與第一源/汲極，其中該受控電容依據該運算放大器控制端之訊號而決定所提供之電容量；以及一第二電流源，耦接於該第五電晶體之第一源/汲極與該第一電位之間；其中該第五電晶體第一源/汲極之訊號作為該驅動訊號。
  14. 如申請專利範圍第13項所述之驅動裝置，其中該受控電容包括：一第一電容，其第一端與第二端分別作為該受控電容之第一端與第二端；一第二電容，其第一端耦接至該第一電容之第一端；以及一開關，其第一端與第二端分別耦接至該第二電容之 第二端與該第一電容之第二端，用以依據該運算放大器控制端之訊號而決定是否導通。
  15. 如申請專利範圍第12項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體，而該第三電晶體、該第四電晶體、以及該第五電晶體各為一N型金氧半場效電晶體。
  16. 如申請專利範圍第15項所述之驅動裝置，其中該第一電位與該第二電位分別為電源電壓與接地電壓。
  17. 如申請專利範圍第1項所述之驅動裝置，其中該輸入級包括：一運算放大電路，其正輸入端接收該類比訊號，其負輸入端耦接該運算放大電路之輸出端，其中該運算放大電路所輸出的訊號即為該輸入級之輸出。
  18. 如申請專利範圍第17項所述之驅動裝置，其中該增益級包括：一增益電路，其輸入端耦接該運算放大電路之輸出端；以及一受控電容，其第一端與第二端分別耦接至該增益電路之輸入端與輸出端，其中該受控電容依據該運算放大器控制端之訊號而決定所提供之電容量。
  19. 如申請專利範圍第18項所述之驅動裝置，其中該受控電容包括：一第一電容，其第一端與第二端分別作為該受控電容之第一端與第二端； 一第二電容，其第一端耦接至該第一電容之第一端；以及一開關，其第一端與第二端分別耦接至該第二電容之第二端與該第一電容之第二端，用以依據該運算放大器控制端之訊號而決定是否導通。
  20. 如申請專利範圍第1項所述之驅動裝置，更包括一閂鎖電路，用於閂鎖並提供該數位資料。
  21. 如申請專利範圍第20項所述之驅動裝置，用於驅動一顯示面板。
  22. 如申請專利範圍第21項所述之驅動裝置，其中該顯示面板包括液晶顯示面板。
  23. 一種驅動裝置，包括：一數位類比轉換電路，用以接收一數位資料，並將該數位資料轉換為一類比訊號；一控制電路，用以依據該數位資料中至少一位元而產生一控制訊號；以及一訊號放大電路，耦接至該數位類比轉換電路與該控制電路，用以接收該類比訊號而產生一驅動訊號，以及依據該控制訊號而動態改變該驅動訊號之驅動能力，其中該訊號放大電路包括：一運算放大器，包含正輸入端、負輸入端、控制端與輸出端，其中該運算放大器之正輸入端接收該類比訊號，該運算放大器之負輸入端耦接至該運算放大器之輸出端，該運算放大器之控制端接收該控制訊號，而該運算放大器 之輸出端輸出該驅動訊號。
  24. 如申請專利範圍第23項所述之驅動裝置，其中該控制電路包括：一計數電路，用以接收並計數一時脈訊號，當計數達到一預設值時輸出一計數結果；以及一及閘，用以接收該計數結果與該數位資料中至少一位元，據以產生該控制訊號。
  25. 如申請專利範圍第23項所述之驅動裝置，其中該控制電路包括：一延遲電路，用以接收該數位資料中至少一位元並延遲之；以及一互斥或閘，耦接至該延遲電路，用以接收該數位資料中至少一位元與該延遲電路之輸出，據以產生該控制訊號。
  26. 如申請專利範圍第23項所述之驅動裝置，其中該控制電路包括：一比較電路，耦接至該訊號放大電路之輸出端，用以接收並比較一參考值與該驅動訊號；以及一轉換電路，耦接至該比較電路，用以依據該比較電路之比較結果將所接收之該數位資料中至少一位元轉換為該控制訊號。
  27. 如申請專利範圍第26項所述之驅動裝置，其中該參考值之準位約為該驅動訊號準位之十分之九。
  28. 如申請專利範圍第23項所述之驅動裝置，其中該 運算放大器更包括：一第一輸入級，包括：一第一電晶體，其閘極作為該運算放大器之正輸入端；一第二電晶體，其閘極作為該運算放大器之負輸入端；以及一第一受控電流源，其第一端耦接至該第一電晶體與該第二電晶體之第一源/汲極，而該第一受控電流源之第二端耦接至一第一電位，其中該第一受控電流源依據該運算放大器控制端所接收之該控制訊號而決定所提供之電流量；以及一增益級，其第一輸入端與第二輸入端分別耦接至該第一電晶體之第二源/汲極與該第二電晶體之第二源/汲極，用以依據該增益級之第一輸入端與第二輸入端而產生該驅動訊號。
  29. 如申請專利範圍第28項所述之驅動裝置，其中該第一受控電流源包括：一第一電流源，其第一端作為該第一受控電流源之第一端，該第一電流源之第二端作為該第一受控電流源之第二端；一第二電流源，其第一端耦接至該第一電流源之第一端；以及一第一開關，其第一端耦接至該第二電流源之第二端，該第一開關之第二端耦接至該第一電流源之第二端， 用以依據該控制訊號而決定該第一開關之啟閉狀態。
  30. 如申請專利範圍第28項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一N型金氧半場效電晶體。
  31. 如申請專利範圍第30項所述之驅動裝置，其中該第一電位為接地電壓。
  32. 如申請專利範圍第28項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體。
  33. 如申請專利範圍第32項所述之驅動裝置，其中該第一電位為電源電壓。
  34. 如申請專利範圍第28項所述之驅動裝置，其中該運算放大器更包括：一第二輸入級，包括：一第三電晶體，其閘極耦接至該第一電晶體之閘極，且該第三電晶體之第二源/汲極耦接至該增益級之第三輸入端；一第四電晶體，其閘極耦接至該第二電晶體之閘極，且該第四電晶體之第二源/汲極耦接至該增益級之第四輸入端；以及一第二受控電流源，其第一端耦接至該第三電晶體與該第四電晶體之第一源/汲極，而該第二受控電流源之第二端耦接至一第二電位，其中該第二受控電流源依據該運算放大器控制端所接收之該控制訊號而決 定所提供之電流量，其中該增益級用以依據該增益級之第一輸入端、第二輸入端、第三輸入端與第四輸入端而產生該驅動訊號。
  35. 如申請專利範圍第34項所述之驅動裝置，其中該第二受控電流源包括：一第三電流源，其第一端作為該第二受控電流源之第一端，該第三電流源之第二端作為該第二受控電流源之第二端；一第四電流源，其第一端耦接至該第三電流源之第一端；以及一第二開關，其第一端耦接至該第四電流源之第二端，該第二開關之第二端耦接至該第三電流源之第二端，用以依據該控制訊號而決定該第二開關之啟閉狀態。
  36. 如申請專利範圍第35項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體，該第三電晶體與該第四電晶體各為一N型金氧半場效電晶體。
  37. 如申請專利範圍第36項所述之驅動裝置，其中該第一電位為電源電壓，該第二電位為接地電壓。
  38. 如申請專利範圍第23項所述之驅動裝置，其中該運算放大器更包括：一輸入級，耦接至該運算放大器之正輸入端與負輸入端，用以接收該類比訊號；以及一增益級，耦接至該輸入級，用以依據該輸入級之輸 出而產生該驅動訊號，並依據該運算放大器控制端所接收之該控制訊號而決定該驅動訊號之驅動能力。
  39. 如申請專利範圍第38項所述之驅動裝置，其中該輸入級包括：一第一電晶體，其閘極作為該運算放大器之正輸入端；一第二電晶體，其閘極作為該運算放大器之負輸入端；一第一電流源，其第一端耦接至該第一電晶體之第一源/汲極以及該第二電晶體之第一源/汲極，而該第一電流源之第二端耦接至一第一電位；一第三電晶體，該第三電晶體之第一源/汲極耦接該第一電晶體之第二源/汲極與該第三電晶體之閘極，該第三電晶體之第二源/汲極耦接一第二電位；以及一第四電晶體，該第四電晶體之第一源/汲極耦接該第二電晶體之第二源/汲極，該第四電晶體之閘極耦接該第三電晶體之閘極，該第四電晶體之第二源/汲極耦接該第二電位，其中該第四電晶體第一源/汲極之訊號作為該輸入級之輸出。
  40. 如申請專利範圍第38項所述之驅動裝置，其中該增益級包括：一第五電晶體，其閘極接收該輸入級之輸出，而該第五電晶體之第二源/汲極耦接該第二電位；一受控電容，其第一端與第二端分別耦接至該第五電 晶體之閘極與第一源/汲極，其中該受控電容依據該控制訊號而決定所提供之電容量；以及一第二電流源，耦接於該第五電晶體之第一源/汲極與該第一電位之間；其中該第五電晶體第一源/汲極之訊號作為該驅動訊號。
  41. 如申請專利範圍第40項所述之驅動裝置，其中該受控電容包括：一第一電容，其第一端與第二端分別作為該受控電容之第一端與第二端；一第二電容，其第一端耦接至該第一電容之第一端；以及一開關，其第一端與第二端分別耦接至該第二電容之第二端與該第一電容之第二端，用以依據該控制訊號而決定是否導通。
  42. 如申請專利範圍第39項所述之驅動裝置，其中該第一電晶體與該第二電晶體各為一P型金氧半場效電晶體，而該第三電晶體、該第四電晶體、以及該第五電晶體各為一N型金氧半場效電晶體。
  43. 如申請專利範圍第42項所述之驅動裝置，其中該第一電位與該第二電位分別為電源電壓與接地電壓。
  44. 如申請專利範圍第38項所述之驅動裝置，其中該輸入級包括：一運算放大電路，其正輸入端接收該類比訊號，其負 輸入端耦接該運算放大電路之輸出端，其中該運算放大電路所輸出的訊號即為該輸入級之輸出。
  45. 如申請專利範圍第44項所述之驅動裝置，其中該增益級包括：一增益電路，其輸入端耦接該運算放大電路之輸出端；以及一受控電容，其第一端與第二端分別耦接至該增益電路之輸入端與輸出端，其中該受控電容依據該控制訊號而決定所提供之電容量。
  46. 如申請專利範圍第45項所述之驅動裝置，其中該受控電容包括：一第一電容，其第一端與第二端分別作為該受控電容之第一端與第二端；一第二電容，其第一端耦接至該第一電容之第一端；以及一開關，其第一端與第二端分別耦接至該第二電容之第二端與該第一電容之第二端，用以依據該控制訊號而決定是否導通。
  47. 如申請專利範圍第23項所述之驅動裝置，更包括一閂鎖電路，用於閂鎖並提供該數位資料。
  48. 如申請專利範圍第47項所述之驅動裝置，用於驅動一顯示面板。
  49. 如申請專利範圍第48項所述之驅動裝置，其中該顯示面板包括液晶顯示面板。
  50. 一種驅動裝置的驅動方法，包括：將一數位資料轉換為一類比訊號；依據該數位資料中至少一位元而動態決定一驅動能力；依據該類比訊號與所決定之驅動能力而產生一驅動訊號；以及閂鎖並提供該數位資料。
  51. 如申請專利範圍第50項所述驅動裝置的驅動方法，其中該驅動訊號用於驅動一顯示面板。
  52. 如申請專利範圍第51項所述驅動裝置的驅動方法，其中該顯示面板包括液晶顯示面板。
TW095150009A 2006-12-29 2006-12-29 驅動裝置及其驅動方法 TWI385616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095150009A TWI385616B (zh) 2006-12-29 2006-12-29 驅動裝置及其驅動方法
US11/733,781 US8120558B2 (en) 2006-12-29 2007-04-11 Driving apparatus and driving method thereof
US12/951,076 US8242992B2 (en) 2006-12-29 2010-11-22 Driving apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095150009A TWI385616B (zh) 2006-12-29 2006-12-29 驅動裝置及其驅動方法

Publications (2)

Publication Number Publication Date
TW200828234A TW200828234A (en) 2008-07-01
TWI385616B true TWI385616B (zh) 2013-02-11

Family

ID=39582992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095150009A TWI385616B (zh) 2006-12-29 2006-12-29 驅動裝置及其驅動方法

Country Status (2)

Country Link
US (2) US8120558B2 (zh)
TW (1) TWI385616B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333324B (en) * 2007-05-04 2010-11-11 Novatek Microelectronics Corp Operation amplifier and circuit for providing dynamic current thereof
KR101532268B1 (ko) * 2008-12-18 2015-07-01 삼성전자주식회사 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치
PL220994B1 (pl) * 2011-02-22 2016-02-29 Univ Jagielloński Układ do pomiaru ładunku elektrycznego
US9130514B2 (en) 2011-02-25 2015-09-08 Maxim Integrated Products, Inc. Vcom switching amplifier
US9330624B1 (en) * 2011-02-25 2016-05-03 Maxim Integrated Products, Inc. VCOM amplifier with fast-switching gain
US9305506B2 (en) 2011-02-25 2016-04-05 Maxim Integrated Products, Inc. VCOM amplifier with transient assist circuit
TWI491171B (zh) * 2012-09-25 2015-07-01 Novatek Microelectronics Corp 運算放大器模組
CN103731109B (zh) * 2012-10-12 2017-04-12 联咏科技股份有限公司 运算放大器组件及增强运算放大器电路的驱动能力的方法
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
TWI746246B (zh) * 2019-11-20 2021-11-11 聯詠科技股份有限公司 電子裝置與顯示驅動晶片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990748A (en) * 1995-11-30 1999-11-23 Sgs Thomson Microelectronics, S.R.L. Frequency self-compensated operational amplifier
TW200417950A (en) * 2003-03-10 2004-09-16 Boe Hyids Technology Co Ltd Liquid crystal display and method for driving the same
TW200419234A (en) * 2003-03-18 2004-10-01 Boe Hyids Technology Co Ltd Reference voltage generating circuit for liquid crystal display
US20040263504A1 (en) * 2003-06-24 2004-12-30 Nec Electronics Corporation Display control circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617816B2 (ja) 2000-11-29 2005-02-09 シャープ株式会社 インピーダンス変換装置とそれを備えた表示装置の駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990748A (en) * 1995-11-30 1999-11-23 Sgs Thomson Microelectronics, S.R.L. Frequency self-compensated operational amplifier
TW200417950A (en) * 2003-03-10 2004-09-16 Boe Hyids Technology Co Ltd Liquid crystal display and method for driving the same
TW200419234A (en) * 2003-03-18 2004-10-01 Boe Hyids Technology Co Ltd Reference voltage generating circuit for liquid crystal display
US20040263504A1 (en) * 2003-06-24 2004-12-30 Nec Electronics Corporation Display control circuit

Also Published As

Publication number Publication date
US20080157825A1 (en) 2008-07-03
US20110063031A1 (en) 2011-03-17
TW200828234A (en) 2008-07-01
US8242992B2 (en) 2012-08-14
US8120558B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
TWI385616B (zh) 驅動裝置及其驅動方法
US7154332B2 (en) Differential amplifier, data driver and display device
TWI408638B (zh) 驅動電路系統以及運算放大器迴轉率提高方法
Yu et al. A class-B output buffer for flat-panel-display column driver
US6850232B2 (en) Semiconductor device capable of internally generating bias changing signal
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
JP3537569B2 (ja) 差動増幅装置
US20190147825A1 (en) Output circuit and data driver of liquid crystal display device
US7403064B2 (en) Dynamically accelerated operational amplifier and method thereof
JP2012027127A (ja) 液晶表示装置のソースドライバ及びそれを用いた液晶表示装置
JP3405333B2 (ja) 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
US9118287B2 (en) Adaptive amplification circuit
TWI402808B (zh) 液晶顯示器驅動電路
TW201630345A (zh) 應用於顯示裝置之位準移位器電路
CN101221714B (zh) 驱动装置
US8493147B2 (en) Differential amplifier and source driver
TWI681629B (zh) 緩衝電路
CN100492910C (zh) 利用基极偏压的电平转换器
CN101853626B (zh) 驱动装置
JP2001085988A (ja) 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
TWI416875B (zh) 寬輸出範圍之轉壓系統
US11901869B2 (en) Amplifier capable of minimizing short-circuit current of output stage while having improved slew rate
US20220286091A1 (en) Amplifier having improved slew rate
TWI513191B (zh) Buffer amplifier circuit with digital analog conversion function
JP2000347635A (ja) 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法