TWI408638B - 驅動電路系統以及運算放大器迴轉率提高方法 - Google Patents

驅動電路系統以及運算放大器迴轉率提高方法 Download PDF

Info

Publication number
TWI408638B
TWI408638B TW097140225A TW97140225A TWI408638B TW I408638 B TWI408638 B TW I408638B TW 097140225 A TW097140225 A TW 097140225A TW 97140225 A TW97140225 A TW 97140225A TW I408638 B TWI408638 B TW I408638B
Authority
TW
Taiwan
Prior art keywords
bias
operational amplifier
driving circuit
current
circuit system
Prior art date
Application number
TW097140225A
Other languages
English (en)
Other versions
TW201017611A (en
Inventor
Yann Hsiung Liang
Ko Yang Tso
Chin Chien Chao
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW097140225A priority Critical patent/TWI408638B/zh
Priority to US12/579,815 priority patent/US8018282B2/en
Publication of TW201017611A publication Critical patent/TW201017611A/zh
Application granted granted Critical
Publication of TWI408638B publication Critical patent/TWI408638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45206—One or two switches are coupled in the loading circuit of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

驅動電路系統以及運算放大器迴轉率提高方法
本發明有關於一種驅動電路系統以及提高迴轉率之方法，且特別是有關一種具有高迴轉率之運算放大器的驅動電路系統以及提高運算放大器迴轉率之方法。
目前各種電子電路的應用中，經常可見運算放大器架構的出現。例如：用以進行信號處理訊號的放大電路、用以驅動電容性負載的驅動電路以及用以進行數位與類比訊號轉換的訊號轉換電路都可以見到運算放大器的實際應用。現今的液晶顯示器因需要驅動大量的畫素(pixel)電容以構成顯示畫面，經常使用運算放大器作為驅動電路的元件。
隨著液晶顯示器的不斷發展，液晶顯示器的需求走向更高解析度、更大尺寸且更迅速的反應時間，在驅動電路的設計上面臨更嚴格的考驗。液晶顯示器的源極驅動電路(source dirver circuit)中具有輸出緩衝器(output buffer)，輸出緩衝器用以根據控制信號(通常為鎖存信號STB)用以控制影像資訊的傳遞。
請參閱圖一，圖一繪示先前技術中驅動電路系統1的示意圖。驅動電路系統1可作為源極驅動電路之輸出緩衝器使用，如圖一所示，驅動電路系統1包含運算放大器10、搭配運算放大器10之回授電路以及輸出開關12，使運算放大器10作為輸出緩衝器使用。運算放大器10被偏壓電流Ibias 偏壓。運算放大器10的輸出端與輸出開關12耦接，輸出開關12受控制信號C(通常可為STB信號)之控制，以配合運算放大器10切換讀取並暫存輸入訊號Sin或產生輸出訊號Sout 等動作。
於實際應用中，為了提高影像的灰階效果，我們希望輸出緩衝器可以具有全範圍的輸入擺幅，亦即軌對軌(rail-to-rail)的輸入範圍，故通常採用具有軌對軌輸入級的運算放大器。請參閱圖二，圖二繪示先前技術中運算放大器10的詳細電路圖。如圖二所示，實際應用中運算放大器10可具有並聯式的軌對軌輸入級100以及AB類的輸出級。
一般來說，當輸出緩衝器的電壓輸出訊號切換時，電壓輸出訊號的變化並非理想的階梯型而具有一定的延遲，需要一定的設定時間(settling time)才能完成。
請參閱圖三，圖三繪示圖二中先前技術之驅動電路系統1的輸出電壓對時間的時序圖。如圖三所示，一開始輸出電壓根據上一階段的顯示狀態，可能位於高準位或低準位。以下以輸出電壓因顯示需求，需由低準位變化至高準位為例。當運算放大器接收到控制信號C驅動的時間點T1時，輸出電壓由低準位開始改變至高準位。直到輸出電壓超過高準位門檻電壓Vh時，為輸出電壓完成切換，此時為時間點T2。最終輸出電壓將趨向並穩定於高準位。
由時間點T1到時間點T2之間所需的時間即為所述之設定時間Ts，也就是輸出電壓受控制信號C的負緣觸發開始變化，直到超過高準位門檻電壓Vh完成切換所經過的時間。
另一方面，當輸出電壓因顯示需求，需由高準位變化至低準位，自開始變化，至輸出電壓低於低準位門檻電壓VL 為止，亦需經過設定時間Ts，其機制與上述相似。
也就是說，源極驅動電路在產生電壓輸出訊號時，需經過一段設定時間Ts後才能完成液晶顯示器所需的功能，便限 制了液晶顯示器的反應速度。
若輸出緩衝器內部的運算放大器的迴轉率(slew rate)愈高，則所需的設定時間就愈短，可使源極驅動電路的驅動反應速度愈快，進而讓液晶顯示器具有更佳的反應時間。目前習知的技術中，若要提高運算放大器的迴轉率可透過下列方法：
a)減少補償電容(compensation capacitor)的電容值：
減少補償電容的容值，可使充電的時間減短，加快運算放大器的反應時間並提昇迴轉率，但也降低了運算放大器的穩定性。
b)採用推挽式(push-pull)輸出級：
利用誤差放大器推動輸出級，形成推挽式輸出級，亦可提高運算放大器的迴轉率，但額外的誤差放大器電路讓驅動電路更複雜，使整個驅動電路的晶片面積加大也增加了靜態電流消耗。
另一方面，在目前應用的技術中源極驅動電路為了推動大量畫素負載，需具有相等數量的驅動電路(如同先前所述之驅動電路系統1)用以分別推動畫素負載，而造成大量耗電。於是，實際應用之源極驅動電路同時常進一步包含電荷分享(charge sharing)的電路結構。請一併參閱圖四與圖五。請參閱圖四，圖四繪示先前技術中驅動電路系統2a與驅動電路系統2b的示意圖。圖五繪示圖四中運算放大器20的輸出電壓以及控制信號C在具電荷分享狀態下對時間的時序圖。如圖四所示，每一驅動電路系統包含運算放大器20、搭配運算放大器20之回授電路、輸出開關22以及輸出開關24。圖四中以兩組驅動電路系統2a、2b為例，但實際應用中，驅動電路系 統的總數對應所要推動的畫素電容負載的數量。
與前述的驅動電路系統相較，圖四中的驅動電路系統的最大不同之處在於進一步包含由電荷分享訊號CS控制的輸出開關24，以形成所謂的電荷分享電路結構。
如圖五所示，以電荷分享訊號CS可控制輸出開關24，用以連結高低不同準位的輸出電壓。例如驅動電路系統2a的輸出電壓原先位於高準位，而驅動電路系統2b的輸出電壓原先位於低準位。當電荷分享訊號CS開啟輸出開關24時，即將輸出電壓事先調整至中間準位，此處為將兩輸出電壓短路形成平均之效果，不需要額外耗電，故有助於節省電力消耗。
然而，具有電荷分享之驅動電路系統，於實際控制信號C(通常為STB訊號)之負緣觸發開始切換時，將產生輸出電壓雜訊(如圖五所示之雜訊N)，使驅動電路穩定性下降。
本發明提出一種驅動電路系統以及運算放大器迴轉率提高方法，以解決上述問題。
本發明之一範疇在於提供一種驅動電路系統，其包含運算放大器、判斷模組以及偏壓增強模組。運算放大器具有以偏壓電流驅動之輸入級。偏壓增強模組分別與判斷模組以及運算放大器之輸入級電性連接。
根據一具體實施例，判斷模組用來根據控制信號之邊緣觸發產生偏壓增強訊號，此時偏壓增強模組接收到偏壓增強訊號，偏壓增強模組提供附加電流以配合偏壓電流驅動運算放大器之輸入級，致使運算放大器之迴轉率被提高。
本發明之另一範疇在於提供一種驅動電路系統，其包含運算放大器、判斷模組以及偏壓增強模組。運算放大器具有軌對軌輸入級，軌對軌輸入級包括以第一偏壓電流驅動之第一差動輸入對以及以第二偏壓電流驅動之第二差動輸入對。偏壓增強模組分別與判斷模組以及運算放大器之軌對軌輸入級電性連接。
根據一具體實施例，判斷模組用來根據控制信號之邊緣觸發產生偏壓增強訊號，此時偏壓增強模組接收到偏壓增強訊號，偏壓增強模組分別提供第一附加電流與第二附加電流以分別配合第一偏壓電流以及第二偏壓電流以驅動軌對軌輸入級的第一差動輸入對以及第二差動輸入對，致使運算放大器之迴轉率被提高。
本發明之另一範疇在於提供一種提高運算放大器之迴轉率之方法，其包括下列步驟：(a)根據控制信號之邊緣觸發，產生偏壓增強訊號；(b)接收偏壓增強訊號並產生附加電流；以及(c)使附加電流配合偏壓電流以驅動運算放大器，致使運算放大器之迴轉率被提高。
此處之邊緣觸發可為正緣觸發(positive edge trigger)及/或負緣觸發(negative edge trigger)，於一實施例中，本發明可分別感測控制信號發生變化之正緣(rising edge)以及負緣(falling edge)產生偏壓增強訊號，並分別產生附加電流配合偏壓電流驅動運算放大器，使這兩個時間點(正緣與負緣)時運算放大器的迴轉率被提高，分別有助於避免電荷分享帶來的負面效應以及加快作為輸出緩衝器時的反應時間。
本發明提出之驅動電路系統以及提高運算放大器迴轉率之方法，僅需要簡單的電流開關電路，配合原有之控制信號，在特定的時間點提高運算放大器之迴轉率。相較於先前 技術，本發明提出之驅動電路系統可以利用簡單的電路與訊號判斷，在低靜態電流消耗(steady current consumption)的情況下加快運算放大器的反應時間，並減低電荷分享帶來的問題，適合搭配使用於大尺寸且快速反應的顯示裝置之源極驅動電路。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
一般來說，在系統信號處理中，通常有脈衝型的控制信號用來控制輸出緩衝器的動作狀態。在源極驅動電路的輸出緩衝器應用中，此處使用的控制信號通常為稱為STB信號的鎖存信號。
當STB信號位於正緣時，即由低準位變化至高準位時，輸出緩衝器讀入影像資訊並將其暫時保存於輸出緩衝器內；當STB信號位於負緣時，即由高準位變化至低準位時，根據輸出緩衝器內暫存的訊號，產生電壓輸出訊號進而驅動畫素電容負載。也就是說，實際訊號改變的時間即發生在STB信號的正緣或負緣。
上述STB信號之負緣觸發時，輸出緩衝器產生電壓輸出訊號進而推動對應的像素電容負載，電壓輸出訊號的提升並非理想的階梯型而具有一定的延遲，需要一定的設定時間(settling time)才能完成。
請參閱圖六，圖六繪示根據本發明之第一具體實施例中驅動電路系統3的示意圖。如圖六所示，驅動電路系統3包含運算放大器30、輸出開關31、判斷模組32以及偏壓增強模組34。
於此實施例中，運算放大器30具有一個電子迴路連接於運算放大器30的輸出端點與其中一個輸入端點之間，以將運算放大器30依鎖存器原理作為輸出緩衝器使用。運算放大器30之輸出端點進一步與輸出關開31耦接，輸出關開31受控制信號C控制，以配合運算放大器30，切換作為輸出緩衝器的暫存輸入訊號Sin與產生輸出訊號Sout等動作。此處之控制信號C可為鎖存信號(STB signal)或其他之脈衝信號(pulse signal)。
運算放大器30具有輸入級300以及輸出級302。輸入級300受偏壓電流Ibias 驅動，輸入級300可接收輸入訊號Sin，並產生工作電流Isat傳送至輸出級302。輸出級302可送出輸出訊號Sout，輸出級302具有一補償電容，輸出訊號Sout改變的速率受運算放大器300的迴轉率限制，其公式如下： 此處之C c 為補償電容的容值。判斷模組32接收控制信號C，並與偏壓增強模組34電性連接。偏壓增強模組34進一步與運算放大器30的輸入級電性連接，偏壓增強模組34本身可為電流開關電路或相效性之電路形成，例如以電流源加上切換開關而形成，或是以電壓源配合電晶體開關組成出的等效電路。
請一併參閱圖七，圖七繪示圖六中當控制信號C負緣觸發時的示意圖。判斷模組32偵測控制信號C，並感測控制信號C的負緣觸發。於實際應用中，此時輸出緩衝器將產生電壓輸出訊號進而推動對應的像素電容負載。於此同時，判斷模組32根據控制信號C的負緣觸發產生偏壓增強訊號Samp 。
偏壓增強模組34接收到偏壓增強訊號Samp ，提供附加電流Iadd 至運算放大器30的輸入級300，附加電流Iadd 配合偏壓電流Ibias 驅動運算放大器30的輸入級300，輸入級300產生增強的工作電流IL 以提高該迴轉率，此處增強的工作電流IL 大於原先的工作電流Isat，使運算放大器30的迴轉率提高。
於另一實施例中，圖六中的判斷模組32亦可用以偵測控制信號C的正緣，感測到控制信號C的正緣觸發時判斷模組32產生偏壓增強訊號Samp ，致使偏壓增強模組34提供附加電流Iadd 至運算放大器30的輸入級300，使運算放大器30的迴轉率提高，其作用的機制與本發明前述部份雷同，在此不另贅述。
請參閱圖八，圖八繪示根據本發明之第二具體實施例中驅動電路系統5的示意圖。與第一具體實施例不同之處在於，如圖八所示，驅動電路系統5中運算放大器50具有軌對軌輸入級500，軌對軌輸入級500包含以第一偏壓電流Ibias1 驅動的第一差動輸入對5001以及第二偏壓電流Ibias2 驅動的第二差動輸入對5002。
當判斷模組52感測到控制信號C的邊緣觸發(正緣或負緣)時，判斷模組52產生偏壓增強訊號Samp ，致使偏壓增強模組54提供第一附加電流Iadd1 至軌對軌輸入級500的第一差動輸入對5001，以及提供第二附加電流Iadd2 至軌對軌輸入級500的第二差動輸入對5002，分別配合第一偏壓電流Ibias1 以及第二偏壓電流Ibias2 驅動軌對軌輸入級500。使軌對軌輸入級500產生增強的工作電流IL ，進而使運算放大器50的迴轉率提高。
於此實施例中，軌對軌輸入級500可為並聯式軌對軌輸 入級或互換式軌對軌輸入級。以並聯式軌對軌輸入級為例，軌對軌輸入級500中的第一差動輸入對5001與第二差動輸入對5002可分別由一P型金氧半場效電晶體(PMOS)差動輸入對以及一N型金氧半場效電晶體(NMOS)差動輸入對組成。以PMOS差動輸入對與NMOS差動輸入對並聯組成的軌對軌輸入級500可互相補償輸入共模範圍(Input Common Mode Range,ICMR)不足之處。
於此實施例中，偏壓增強模組54本身可為兩組電流開關電路或相效性之電路形成，例如分別以兩電流源加上切換開關而形成，或是以電壓源配合兩組電晶體開關組成出的等效電路。
請一併參閱圖九，圖九繪示圖八中運算放大器50以及對應之偏壓增強模組54的詳細電路圖。如圖九所示，偏壓增強模組54包括第一偏壓增強單元54a以及第二偏壓增強單元54b，分別對應第一差動輸入對5001與第二差動輸入對5002。
如圖九所示，於此實施例中，第一偏壓增強單元54a可由兩組串聯的P型金氧半電晶體配合電壓源組成，由P型金氧半電晶體M04x與電壓源等效形成電流源，加上另一P型金氧半電晶體M03x作為切換開關。以偏壓增強訊號Samp 控制P型金氧半電晶體M03x的閘極，也就是輸入端點BSN處，控制P型金氧半電晶體M03x的閘極可等效作為控制第一偏壓增強單元54a的切換開關。透過這樣的電路架構，第一偏壓增強單元54a可回應偏壓增強訊號Samp 的控制，提供第一附加電流Iadd1 至第一差動輸入對5001。
另一方面，第一偏壓增強單元54b亦可回應偏壓增強訊號Samp 的控制，相對應的提供第二附加電流Iadd2 至第二差動 輸入對5002。
請一併參閱圖十。圖十繪示圖九中運算放大器50配合對應之偏壓增強模組54的輸出電壓以及控制信號C對時間的時序圖。
由圖十可知，驅動電路系統5中，配合對應之偏壓增強模組54的運算放大器50迴轉率較高，當控制信號C(STB信號)位於負緣觸發時，輸出電壓開始改變，因迴轉率較高，使改變所需的設定時間Ts'較短，故反應時間較快。
另一方面，於另一實施例中，複數個驅動電路系統5亦可搭配電荷分享的電路結構。此時每一驅動電路系統5進一步包含由電荷分享訊號CS控制的另一個切換開關，這些切換開關可透過全域線(global line)將每一驅動電路系統5的輸出端連結起來，此種電荷分享結構，為習知技藝之人所熟知，在此不另贅述。請參閱圖十一，圖十一繪示圖九中運算放大器50配合對應之偏壓增強模組54的輸出電壓以及控制信號C在具電荷分享狀態下對時間的時序圖。
由圖十一可知，進一步加入電荷分享電路結構之後，本發明中配合對應之偏壓增強模組54的運算放大器50，其不僅使訊號改變所需的設定時間Ts'較短，加快反應時間，亦可避免電荷分享所帶來的雜訊。
由此可知，透過圖九中電路架構另配合圖八中偵測控制信號C之邊緣觸發的判斷模組52，可實現軌對軌輸入、低電力消耗、高迴轉率且避免電荷分享的負面效應之驅動電路系統5。
請參閱圖十二，圖十二繪示根據本發明之第三具體實施例中提高運算放大器迴轉率之方法的方法流程圖。該方法包 含下列步驟。首先執行步驟M01，根據控制信號之邊緣觸發，產生偏壓增強訊號。此處之控制信號可為鎖存信號(STB signal)或其他之脈衝信號(pulse signal)，於實際應用中控制信號可用來切換鎖存器的讀入或輸出模式。此處所述之邊緣觸發可為正緣觸發及/或負緣觸發，於實際應用中，其分別可加速電壓輸出的反應時間以及減低電荷分享的負面效應。
接著執行步驟M02，接收偏壓增強訊號並產生附加電流。於一實施例中，偏壓增強訊號可傳送至偏壓增強模組。偏壓增強模組可包括電流源與切換開關，以形成一電流開關電路。當偏壓增強模組中的切換開關接收到偏壓增強訊號並被開啟後，偏壓增強模組中的電流源即送出附加電流。
最後執行步驟M03，使附加電流配合偏壓電流以驅動運算放大器，致使運算放大器之該迴轉率被提高。需說明的是，步驟M03中利用附加電流配合偏壓電流，係使運算放大器產生增強的工作電流，當工作電流被增強後，運算放大器中的等效補償電容的充電時間即縮短，使輸出訊號的改變加快，而達到提高該迴轉率的目的。
相較於先前技術，本發明提出之驅動電路系統以及提高運算放大器迴轉率之方法，可分別感測控制信號發生變化之正緣以及負緣產生偏壓增強訊號，並分別產生附加電流配合偏壓電流驅動運算放大器，使這兩個時間點時運算放大器的迴轉率被提高，分別有助於避免電荷分享帶來的負面效應以及加快作為輸出緩衝器時的反應時間。本發明可透過簡單的電流開關電路配合原有之控制信號，在特定的時間點提高運算放大器之迴轉率，在低電力消耗的情況下加快運算放大器的反應時間，並減低電荷分享帶來的問題。
藉由以上具體實施例之詳述，係希望能更加清楚描述本 發明之特徵與精神，而並非以上述所揭露的具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明欲申請之專利範圍的範疇。
1、2a、2b、3、5‧‧‧驅動電路系統
10、20、30、50‧‧‧運算放大器
32、52‧‧‧判斷模組
34、54‧‧‧偏壓增強模組
100、300、500‧‧‧輸入級
302、502‧‧‧輸出級
5001‧‧‧第一差動輸入對
5002‧‧‧第二差動輸入對
54a‧‧‧第一偏壓增強單元
54b‧‧‧第二偏壓增強單元
12、22、24、31、51‧‧‧切換開關
C‧‧‧控制信號
Ibias ‧‧‧偏壓電流
CS‧‧‧電荷分享訊號
N‧‧‧雜訊
Sin‧‧‧輸入訊號
Sout‧‧‧輸出訊號
T1、T2‧‧‧時間點
Ts、Ts'‧‧‧設定時間
Vh‧‧‧高準位門檻電壓
VL ‧‧‧低準位門檻電壓
Isat‧‧‧工作電流
IL ‧‧‧增強的工作電流
Iadd ‧‧‧附加電流
Samp ‧‧‧偏壓增強訊號
Ibias1 ‧‧‧第一偏壓電流
Ibias2 ‧‧‧第二偏壓電流
Iadd1 ‧‧‧第一附加電流
Iadd2 ‧‧‧第二附加電流
M01-M03‧‧‧步驟
M03x、M04x‧‧‧P型金氧半電晶體
BSN‧‧‧輸入端點
圖一繪示先前技術中驅動電路系統的示意圖。
圖二繪示先前技術中運算放大器的詳細電路圖。
圖三繪示圖二中先前技術之驅動電路系統的輸出電壓對時間的時序圖。
圖四繪示先前技術中兩組驅動電路系統的示意圖。
圖五繪示圖四中運算放大器的輸出電壓以及控制信號在具電荷分享狀態下對時間的時序圖。
圖六繪示根據本發明之第一具體實施例中驅動電路系統的示意圖。
圖七繪示圖六中當控制信號負緣觸發時的示意圖。
圖八繪示根據本發明之第二具體實施例中驅動電路系統的示意圖。
圖九繪示圖八中運算放大器以及對應之偏壓增強模組的詳細電路圖。
圖十繪示圖九中運算放大器配合對應之偏壓增強模組的輸出電壓以及控制信號對時間的時序圖。
圖十一繪示圖九中運算放大器配合對應之偏壓增強模組的輸出電壓以及控制信號在具電荷分享狀態下對時間的時序圖。
圖十二繪示根據本發明之第三具體實施例中提高運算放 大器迴轉率之方法的方法流程圖。
30‧‧‧運算放大器
32‧‧‧判斷模組
34‧‧‧偏壓增強模組
300‧‧‧輸入級
302‧‧‧輸出級
C‧‧‧控制信號
Ibias ‧‧‧偏壓電流
IL ‧‧‧增強的工作電流
Iadd ‧‧‧附加電流
Samp ‧‧‧偏壓增強訊號

Claims (16)

  1. 一種驅動電路系統，包含：一運算放大器，具有以一偏壓電流驅動之一輸入級；一判斷模組，用以根據一控制信號之一邊緣觸發產生一偏壓增強訊號，其中該控制信號為具有脈衝型式之一鎖存信號；以及一偏壓增強模組，與該判斷模組以及該運算放大器之該輸入級電性連接，當該偏壓增強模組接收到該偏壓增強訊號時，該偏壓增強模組提供一附加電流以配合該偏壓電流驅動該運算放大器之該輸入級產生一增強的工作電流，致使該運算放大器中之一等效補償電容之一充電時間縮短，加快該輸出級輸出訊號的改變，使得該運算放大器之一迴轉率被提高。
  2. 如申請專利範圍第1項所述之驅動電路系統，其中該偏壓增強模組為電流開關電路、以電流源加上切換開關之等效電路或以電壓源配合電晶體開關之等效電路。
  3. 如申請專利範圍第1項所述之驅動電路系統，其中該驅動電路系統用以作為一源極驅動電路中之一輸出緩衝器。
  4. 如申請專利範圍第1項所述之驅動電路系統，其中該輸出級係為一軌對軌輸入級，該軌對軌輸入級包含以一第一偏壓電流驅動之一第一差動輸入對及以一第二偏壓電流驅動之一第二差動輸入對。
  5. 如申請專利範圍第1項所述之驅動電路系統，其中該邊緣觸發為一正緣觸發。
  6. 如申請專利範圍第1項所述之驅動電路系統，其中該邊緣觸發為一負緣觸發。
  7. 一種驅動電路系統，包含：一運算放大器，具有一軌對軌輸入級，該軌對軌輸入級包含以一第一偏壓電流驅動之一第一差動輸入對以及以一第二偏壓電流驅動之一第二差動輸入對；一判斷模組，用以根據一控制信號之一邊緣觸發產生一偏壓增強訊號，其中該控制信號為具有脈衝型式之一鎖存信號；以及一偏壓增強模組，與該判斷模組以及該運算放大器之該軌對軌輸入級電性連接，當該偏壓增強模組接收到該偏壓增強訊號時，該偏壓增強模組分別提供一第一附加電流與一第二附加電流以配合該第一偏壓電流以及該第二偏壓電流驅動該軌對軌輸入級的該第一差動輸入對以及該第二差動輸入對產生一增強的工作電流，致使該運算放大器中之一等效補償電容之一充電時間縮短，加快該軌對軌輸出級輸出訊號的改變，使得該運算放大器之一迴轉率被提高。
  8. 如申請專利範圍第7項所述之驅動電路系統，其中該偏壓增強模組為電流開關電路、以電流源加上切換開關之等效電路或以電壓源配合電晶體開關之等效電路。
  9. 如申請專利範圍第7項所述之驅動電路系統，其中該驅動電路系統用以作為一源極驅動電路中之一輸出緩衝器。
  10. 如申請專利範圍第7項所述之驅動電路系統，其中該第一差動輸入對與該第二差動輸入對可分別由一P型金氧半場效電晶體(PMOS)差動輸入對及一N型金氧半場效電晶體(NMOS)差動輸入對組成。
  11. 如申請專利範圍第7項所述之驅動電路系統，其中該邊緣觸發為一正緣觸發。
  12. 如申請專利範圍第7項所述之驅動電路系統，其中該邊緣觸發為一負緣觸發。
  13. 一種提高一運算放大器之一迴轉率之方法，該方法包含下列步驟：(a)根據一控制信號之一邊緣觸發，產生一偏壓增強訊號，其中該控制信號為具有脈衝型式之一鎖存信號；(b)接收該偏壓增強訊號並產生一附加電流；以及(c)使該附加電流配合一偏壓電流以驅動該運算放大器產生一增強的工作電流，致使該運算放大器中之一等效補償電容之一充電時間縮短，加快該運算放大器輸出訊號的改變，使得該運算放大器之該迴轉率被提高。
  14. 如申請專利範圍第13項所述之方法，其中該邊緣觸發為一正緣觸發。
  15. 如申請專利範圍第13項所述之方法，其中該驅動電路系統用以作為一源極驅動電路中之一輸出緩衝器。
  16. 如申請專利範圍第13項所述之方法，其中該邊緣觸發為一負緣觸發。
TW097140225A 2008-10-20 2008-10-20 驅動電路系統以及運算放大器迴轉率提高方法 TWI408638B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097140225A TWI408638B (zh) 2008-10-20 2008-10-20 驅動電路系統以及運算放大器迴轉率提高方法
US12/579,815 US8018282B2 (en) 2008-10-20 2009-10-15 Driving circuit system and method of elevating slew rate of operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097140225A TWI408638B (zh) 2008-10-20 2008-10-20 驅動電路系統以及運算放大器迴轉率提高方法

Publications (2)

Publication Number Publication Date
TW201017611A TW201017611A (en) 2010-05-01
TWI408638B true TWI408638B (zh) 2013-09-11

Family

ID=42108185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140225A TWI408638B (zh) 2008-10-20 2008-10-20 驅動電路系統以及運算放大器迴轉率提高方法

Country Status (2)

Country Link
US (1) US8018282B2 (zh)
TW (1) TWI408638B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256573B2 (en) 2004-03-31 2007-08-14 Axiom Microdevices, Inc. Distributed active transformer power control techiques
KR101223481B1 (ko) * 2010-08-30 2013-01-17 매그나칩 반도체 유한회사 오버드라이빙 회로를 포함하는 연산증폭기
KR101206268B1 (ko) * 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
TWI449327B (zh) * 2010-12-27 2014-08-11 Novatek Microelectronics Corp 運算放大器之偏壓電流控制方法及驅動電路
TWI453723B (zh) * 2011-05-25 2014-09-21 Himax Tech Ltd 顯示驅動電路及顯示驅動方法
TWI490841B (zh) * 2012-10-23 2015-07-01 Novatek Microelectronics Corp 自我偵測電荷分享模組
KR102055841B1 (ko) 2013-03-05 2019-12-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
CN104765210B (zh) * 2015-04-14 2016-10-12 深圳市华星光电技术有限公司 液晶显示装置及其液晶显示面板
KR102470761B1 (ko) 2015-07-29 2022-11-24 삼성전자주식회사 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
JP2018148304A (ja) * 2017-03-02 2018-09-20 東芝メモリ株式会社 増幅回路
CN112825241B (zh) * 2019-11-20 2022-10-25 联詠科技股份有限公司 电子装置与显示驱动晶片
US11288994B2 (en) * 2020-07-09 2022-03-29 Novatek Microelectronics Corp. Source driver and operation method thereof
CN114023234B (zh) * 2021-11-10 2023-07-04 Tcl华星光电技术有限公司 显示装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW580787B (en) * 2003-03-14 2004-03-21 Novatek Microelectronics Corp Slew rate enhancement device and slew rate enhancement method
TWI228868B (en) * 2004-02-17 2005-03-01 Novatek Microelectronics Corp Apparatus and method for increasing a slew rate of an operational amplifier
US20060125759A1 (en) * 2004-12-09 2006-06-15 Samsung Electronics Co., Ltd. Output buffer of a source driver in a Liquid Crystal Display having a high slew rate and a method of controlling the output buffer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334689B (en) * 2007-03-22 2010-12-11 Novatek Microelectronics Corp Dynamic biasing amplifier apparatus, dynamic biasing apparatus and method
JP4852021B2 (ja) * 2007-11-15 2012-01-11 株式会社東芝 増幅装置
US7944300B2 (en) * 2009-08-25 2011-05-17 Micron Technology, Inc. Bias circuit and amplifier providing constant output current for a range of common mode inputs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW580787B (en) * 2003-03-14 2004-03-21 Novatek Microelectronics Corp Slew rate enhancement device and slew rate enhancement method
TWI228868B (en) * 2004-02-17 2005-03-01 Novatek Microelectronics Corp Apparatus and method for increasing a slew rate of an operational amplifier
US20060125759A1 (en) * 2004-12-09 2006-06-15 Samsung Electronics Co., Ltd. Output buffer of a source driver in a Liquid Crystal Display having a high slew rate and a method of controlling the output buffer

Also Published As

Publication number Publication date
US20100097142A1 (en) 2010-04-22
TW201017611A (en) 2010-05-01
US8018282B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
TWI408638B (zh) 驅動電路系統以及運算放大器迴轉率提高方法
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
US8044950B2 (en) Driver circuit usable for display panel
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
US7863982B2 (en) Driving circuit capable of enhancing response speed and related method
EP1189191A2 (en) Charge/discharge circuit for a flat panel display driver
US20080129348A1 (en) High performance low power multiple-level-switching output drivers
US9252775B2 (en) High-voltage level-shifter
US20150310822A1 (en) Differential amplifier circuit and display drive circuit
JP4407881B2 (ja) バッファ回路及びドライバｉｃ
US8803600B2 (en) Output buffer circuit capable of enhancing stability
TWI385616B (zh) 驅動裝置及其驅動方法
US7271630B2 (en) Push-pull buffer amplifier and source driver
US8269547B2 (en) Bootstrap circuit
JP4326215B2 (ja) 表示装置
US7436261B2 (en) Operational amplifier
US8890787B2 (en) Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same
KR20060111152A (ko) 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
US7501874B2 (en) Level shift circuit
US11538432B2 (en) Output buffer increasing slew rate of output signal voltage without increasing current consumption
US20050128002A1 (en) Output circuit
CN101739963B (zh) 驱动电路系统以及提高运算放大器回转率的方法
US7969217B2 (en) Output buffer with slew-rate enhancement output stage
JP3775393B2 (ja) 薄膜トランジスタ回路、及び液晶表示装置
KR20050012135A (ko) 입력 버퍼회로, 그리고 이것을 가지는 반도체 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees