KR101206268B1 - 슬루 레이트가 개선된 소스 드라이버 집적회로 - Google Patents

슬루 레이트가 개선된 소스 드라이버 집적회로 Download PDF

Info

Publication number
KR101206268B1
KR101206268B1 KR1020100096047A KR20100096047A KR101206268B1 KR 101206268 B1 KR101206268 B1 KR 101206268B1 KR 1020100096047 A KR1020100096047 A KR 1020100096047A KR 20100096047 A KR20100096047 A KR 20100096047A KR 101206268 B1 KR101206268 B1 KR 101206268B1
Authority
KR
South Korea
Prior art keywords
output buffer
switch
output
terminal
data line
Prior art date
Application number
KR1020100096047A
Other languages
English (en)
Other versions
KR20120034462A (ko
Inventor
김지훈
마평식
김영복
조현호
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100096047A priority Critical patent/KR101206268B1/ko
Priority to US13/247,500 priority patent/US8599179B2/en
Publication of KR20120034462A publication Critical patent/KR20120034462A/ko
Application granted granted Critical
Publication of KR101206268B1 publication Critical patent/KR101206268B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 구동 시 저항 성분으로 작용하는 스위칭부를 출력버퍼의 피드백 라인 이전에 배치함으로써 슬루 레이트가 개선된 소스 드라이버 집적회로에 관한 것이다.
본 발명에 의한 슬루 레이트가 개선된 소스 드라이버 집적회로에 의하면 신호 전달 시 저항 성분으로 작용하는 스위칭부를 출력버퍼의 피드백 라인 안쪽에 배치함으로써 패널로드 쪽으로는 저항성분이 보이지 않게 되어 출력 신호의 슬루 레이트가 향상되는 효과가 있다. 또한 개선된 슬루 레이트로 인해 디스플레이를 통한 화상을 용이하게 구현할 수 있는 장점이 있다.

Description

슬루 레이트가 개선된 소스 드라이버 집적회로{Source Driver Integrate Circuit improved slew-rate}
본 발명은 소스 드라이버 집적회로에 관한 것으로, 구체적으로는 출력버퍼의 출력신호를 패널로드로 전달하는 과정에서 저항 성분으로 작용하는 스위칭부를 출력버퍼의 피드백 라인 루프 내부에 배치함으로써 출력 신호의 슬루 레이트를 향상시킬 수 있는 슬루 레이트가 개선된 소스 드라이버 집적회로에 관한 것이다.
도 1은 종래의 액정표시장치의 소스 드라이버 IC와 패널의 연결구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, 종래기술에 따른 액정표시장치의 소스 드라이버 IC(100)는 RGB 신호를 포함하는 디지털 데이터가 아날로그 데이터로 변환되어 출력되는 디지털 아날로그 변환부(Digital Analog Converter;DAC부, 110)와, 상기 DAC부(110)의 출력을 전달하는 출력버퍼부(Amplifier, 120)와, 상기 출력버퍼부(120)에서 출력되는 아날로그 데이터가 출력되는 패드부(Pad, 130) 를 포함하여 이루어진다.
한편 상기 출력버퍼부(120)에서 출력되는 아날로그 데이터는 패드부(Pad, 130)를 거쳐 데이터 라인들(140)을 통해 패널(200)로 전달된다.
이때 1번 데이터라인(DL1)에는 R 신호를 포함한 디지털 데이터가 입력되어 제1 디지털 아날로그 변환기(111)에서 아날로그 데이터로 변환되고 제1출력버퍼(121)와 제1패드(131)를 거쳐 패널(200)의 제1패널로드(210)에 R 신호를 포함한 아날로그 데이터가 입력되어 R 데이터로 패널(200)이 구동된다.
상기와 같은 순서로 2번 데이터 라인(DL2)에는 G 아날로그 데이터, 3번 데이터 라인(DL3)에는 B 아날로그 데이터가 입력되어, RGB 순서로 데이터 라인이 구동된다.
도 2는 도 1에 도시된 종래의 액정표시장치의 소스 드라이버 IC의 일부를 상세히 나타낸 도면이다.
도 2에 도시된 바와 같이, 종래의 액정표시장치의 소스 드라이버 IC의 제1출력버퍼(121) 및 제2출력버퍼(122)의 출력은 스위칭부(150)를 거쳐 각각의 데이터 라인(DL1, DL2)을 통해 제1패널로드(210) 및 제2패널로드(220)로 출력된다.
제1구동모드 단계에서 제1 디지털 아날로그 변환기(111)는 양의 극성을 갖는 제1극성전압을 출력하여 제1출력버퍼(121)에 전달하고 제2 디지털 아날로그 변환기(121)는 음의 극성을 갖는 제2극성전압을 출력하여 제2출력버퍼(122)에 전달한다.
이어서 스위칭부(150)의 제1-1스위치(SW1-1)와 제2-1스위치(SW2-1)가 턴 온되고, 제1-2스위치(SW1-2)와 제2-2스위치(SW2-2) 및 전하공유스위치(SW3)는 턴 오프된다. 따라서 제1출력버퍼(121)의 출력신호는 제1-1스위치(SW1-1) 및 제1데이터라인(DL1)을 통해 제1패널로드(210)로 전달되고, 제2출력버퍼(122)의 출력신호는 제2-1스위치(SW2-1) 및 제2데이터라인(DL2)을 통해 제2패널로드(220)로 전달된다.
제1전하공유모드 단계에서는 각 데이터 라인(DL1,DL2)간의 극성 반전 시 발생되는 소비전력의 감소를 위해 전하공유 과정을 거친다. 이때, 제1-1스위치(SW1-1), 제1-2스위치(SW1-2), 제2-1스위치(SW2-1) 및 제2-2스위치(SW2-2)는 턴 오프 되고 전하공유스위치(SW3)는 턴 온 된다. 따라서 제1출력버퍼(121)의 출력신호를 전달받은 제1패널로드(210)와 제2출력버퍼(122)의 출력신호를 전달받은 제2패널로드(220)는 전하공유스위치(SW3)를 통해 각 패널로드(210,220)에 축적된 전하를 공유한다.
제2구동모드 단계에서는 스위칭부(150)의 제1-1스위치(SW1-1)와 제2-1스위치(SW2-1) 및 전하공유스위치(SW3)는 턴 오프 되고, 제1-2스위치(SW1-2)와 제2-2스위치(SW2-2)가 턴 온 된다.
따라서 제1출력버퍼(121)의 출력신호는 제1-2스위치(SW1-2) 및 제2데이터라인(DL2)을 통해 제2패널로드(220)로 전달되고, 제2출력버퍼(122)의 출력신호는 제2-2스위치(SW2-2)및 제1데이터라인(DL1)을 통해 제1패널로드(210)로 전달된다.
제2전하공유모드 단계에서는 다시 각 패널로드(210,220)에 축적된 전하를 공유한다. 즉, 제1-1스위치(SW1-1), 제1-2스위치(SW1-2), 제2-1스위치(SW2-1) 및 제2-2스위치(SW2-2)는 턴 오프 되고 전하공유스위치(SW3)는 턴 온 된다. 따라서 제1패널로드(210)와 제2패널로드(220)는 전하공유스위치(SW3)를 통해 각 패널로드(210,220)에 축적된 전하를 공유한다.
소스드라이버 IC는 상기한 제1구동모드 단계로부터 제2전하공유모드 단계에 이르는 동작을 반복하면서 액정디스플레이를 구동한다.
도 3은 종래 기술에 따른 소스 드라이버 IC의 피드백 구조의 문제점을 설명하기 위한 도면이다.
일반적으로 소스 드라이버 IC에 있어서 출력신호의 스위칭 동작을 수행하는 스위칭부(150)는 출력버퍼(121,122)에서 패널로드(210,220)로 출력신호를 전달할 때 저항성분으로 작용하게 된다. 따라서 도 3의 (a)에 도시된 소스 드라이버 IC의 피드백 구조는 도 3의 (b)와 같이 단순화하여 나타낼 수 있다.
도 3의 (a) 및 (b)를 참고하면 종래 기술에 따른 소스 드라이버 IC의 피드백 구조에 있어서 저항성분으로 작용하는 스위칭부(150)가 출력버퍼(121,122)의 피드백 라인(Feedback Line:FL) 루프 외부에 배치되어 있음을 알 수 있다.
이에 따라 패널로드 쪽으로 치우쳐 배치되어 있는 스위칭부가 저항으로 작용하게 되어 패널로드에 전달된 출력 신호의 슬루 레이트(Slew-Rate)가 느려지는 문제가 있다. 또한 느려진 슬루 레이트(Slew-Rate)로 인해 디스플레이를 통한 화상을 용이하게 구현할 수 없는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 출력버퍼의 출력신호를 패널로드로 전달하는 과정에서 저항으로 작용하는 스위칭부를 출력버퍼의 피드백 라인 루프 내부에 배치함으로써 출력 신호의 슬루 레이트를 향상시킬 수 있는 슬루 레이트가 개선된 소스 드라이버 집적회로를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로는, 제1 극성 전압을 출력하는 복수개의 제1 디지털 아날로그 변환기 제2 극성 전압을 출력하는 복수개의 제2 디지털 아날로그 변환기 상기 제1 디지털 아날로그 변환기로부터 출력된 신호를 입력 받아 복수개의 제1데이터 라인을 통해 복수개의 제1패널로드를 구동하거나 복수개의 제2데이터 라인을 통해 복수개의 제2패널로드를 구동하는 복수개의 제1출력버퍼 상기 제2 디지털 아날로그 변환기로부터 출력된 신호를 입력 받아 복수개의 제2데이터 라인을 통해 복수개의 제2패널로드를 구동하거나 복수개의 제1데이터 라인을 통해 복수개의 제1패널로드를 구동하는 복수개의 제2출력버퍼 상기 제1출력버퍼 및 상기 제2출력버퍼의 출력가운데 하나를 선택하여 상기 제1패널로드 또는 제2패널로드로 각각 전달하는 제1스위칭부 상기 제1스위칭부를 통해서 전달된 상기 제1출력버퍼의 출력 및 상기 제2출력버퍼의 출력을 상기 제1출력버퍼 및 상기 제2출력버퍼로 각각 피드백시키는 제2스위칭부 및 제1단자가 상기 제1데이터 라인에 연결되고 제2단자가 상기 제2데이터 라인에 연결되는 전하공유스위치를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로는, 제1 극성전압을 출력하는 제1 출력버퍼 제2 극성전압을 출력하는 제2 출력버퍼 상기 제1 출력버퍼의 출력단, 제2출력버퍼의 출력단, 제1패널로드에 연결된 제1 데이터 라인 및 제2패널로드에 연결된 제2데이터 라인에 연결된 제1 스위칭부 및 상기 제1스위칭부와 상기 제1패널로드 및 제2패널로드 사이에 위치되며, 상기 제1출력버퍼의 입력단에 연결된 제1피드백라인, 상기 제2출력버퍼의 입력단에 연결된 제2피드백라인, 상기 제1데이터라인 및 상기 제2 데이터 라인에 연결되는 제2스위칭부를 포함하며, 제1구동모드에서, 상기 제1스위칭부는 상기 제1출력버퍼의 출력단을 상기 제1데이터라인에 연결하고, 상기 제2출력버퍼의 출력단을 상기 제2데이터라인에 연결하고, 상기 제2스위칭부는 상기 제1피드백라인을 상기 제1데이터라인에 연결하고, 상기 제2피드백라인을 상기 제2데이터라인에 연결하며, 제2구동모드에서, 상기 제1스위칭부는 상기 제1출력버퍼의 출력단을 상기 제2데이터라인에 연결하고, 상기 제2출력버퍼의 출력단을 상기 제1데이터라인에 연결하고, 상기 제2스위칭부는 상기 제1피드백라인을 상기 제2데이터라인에 연결하고, 상기 제2피드백라인을 상기 제2데이터라인에 연결하는 것을 특징으로 한다.
본 발명에 의한 슬루 레이트가 개선된 소스 드라이버 집적회로에 의하면 신호 전달 시 저항 성분으로 작용하는 스위칭부를 출력버퍼의 피드백 루프 내부에 배치함으로써 패널로드 쪽으로는 저항성분이 보이지 않게 되어 출력 신호의 슬루 레이트가 향상되는 효과가 있다. 또한 개선된 슬루 레이트로 인해 디스플레이를 통한 화상을 용이하게 구현할 수 있는 장점이 있다.
도 1은 종래의 액정표시장치의 소스 드라이버 IC와 패널의 연결구조를 나타내는 도면이다.
도 2는 도 1에 도시된 종래의 액정표시장치의 소스 드라이버 IC의 일부를 상세히 나타낸 도면이다.
도 3은 종래 기술에 따른 소스 드라이버 IC의 피드백구조의 문제점을 설명하기 위한 도면이다.
도 4는 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로를 나타내는 도면이다.
도 5는 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 제1구동모드 단계의 동작을 나타내는 도면이다.
도 6은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 전하공유모드 단계의 동작을 나타내는 도면이다.
도 7은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 제2구동모드 단계의 동작을 나타내는 도면이다.
도 8은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 다른 실시예를 나타내는 도면이다.
도 9는 본 발명에 따라 슬루 레이트가 개선된 결과를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 4는 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로를 나타내는 도면이다.
도 4에 도시된 바와 같이 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로는 제1 디지털 아날로그 변환기(410), 제2 디지털 아날로그 변환기(420), 제1출력버퍼(430), 제2출력버퍼(440), 제1스위칭부(450), 제2스위칭부(460) 및 전하공유스위치(470)를 구비한다.
제1 디지털 아날로그 변환기(410)는 양의 극성을 갖는 제1 극성 전압을 출력하고, 제2 디지털 아날로그 변환기(420)는 음의 극성을 갖는 제2 극성 전압을 출력한다.
이하에서는 편의상 제1극성 전압이 양의 극성을 갖고, 제2극성 전압이 음의 극성을 갖는 것으로 설명하지만 그 반대의 경우도 가능하다.
제1출력버퍼(430)는 상기 제1 디지털 아날로그 변환기(410)로부터 출력된 신호를 입력 받아 제1데이터 라인(DL1)을 통해 디스플레이 패널의 제1패널로드(480)를 구동한다. 제2출력버퍼(440)는 상기 제2 디지털 아날로그 변환기(420)로부터 출력된 신호를 입력 받아 제2데이터 라인(DL2)을 통해 디스플레이 패널의 제2패널로드(490)를 구동한다. 여기서 디스플레이 패널은 LCD(Liquid Crystal Display)패널, OLED(Organic Light Emitting Diodes) 패널 등 평판 패널 디스플레이 장치에 사용되는 패널을 포함한다.
제1스위칭부(450)는 상기 제1출력버퍼(430) 및 상기 제2출력버퍼(440)의 출력가운데 하나를 선택하여 상기 제1패널로드(480) 또는 제2패널로드(490)로 전달한다.
상기 제1스위칭부(450)는 제1-1스위치(SW1-1), 제1-2스위치(SW1-2), 제2-1스위치(SW2-1) 및 제2-2스위치(SW2-2)의 4개의 스위치를 구비한다.
제1-1스위치(SW1-1)는 제1단자가 상기 제1출력버퍼(430)의 출력단에 연결되고 제2단자가 상기 제1데이터 라인(DL1)에 연결된다. 제1-2스위치(SW1-2)는 제1단자가 상기 제2출력버퍼(440)의 출력단에 연결되고 제2단자가 상기 제1데이터 라인(DL1)에 연결된다.
제2-1스위치(SW2-1)는 제1단자가 상기 제2출력버퍼(440)의 출력단에 연결되고 제2단자가 상기 제2데이터 라인(DL2)에 연결된다. 제2-2스위치(SW2-2)는 제1단자가 상기 제1출력버퍼(430)의 출력단에 연결되고 제2단자가 상기 제2데이터 라인(DL2)에 연결된다.
이때 상기 제1-1스위치(SW1-1)와 상기 제1-2스위치(SW1-2) 및 상기 제2-1스위치(SW2-1)와 상기 제2-2스위치(SW2-2)는 상보적으로 동작한다. 즉, 제1-1스위치(SW1-1)가 턴 온 되는 경우 제1-2스위치(SW1-2)는 턴 오프 되고, 제2-1스위치(SW2-1)가 턴 온 되는 경우 제2-2스위치(SW2-2)는 턴 오프 된다.
또한 제1-1스위치(SW1-1)와 제2-1스위치(SW2-1)는 동시에 턴 온 또는 턴 오프 되며, 제1-2스위치(SW1-2)와 제2-2스위치(SW2-2)도 동시에 턴 온 또는 턴 오프 된다.
한편, 제2스위칭부(460)는 상기 제1스위칭부(450)를 통해서 전달된 상기 제1출력버퍼(430)의 출력 및 상기 제2출력버퍼(440)의 출력을 제1출력버퍼(430)의 입력단에 연결된 제1피드백 라인(FL1) 및 상기 제2출력버퍼(440)의 입력단에 연결된 제2피드백 라인(FL2)를 통하여 상기 제1출력버퍼(430) 및 상기 제2출력버퍼(440)로 각각 피드백시킨다.
상기 제2스위칭부(460)는 제4-1스위치(SW4-1), 제4-2스위치(SW4-2), 제5-1스위치(SW5-1) 및 제5-2스위치(SW5-2)의 4개의 스위치를 구비한다.
제4-1스위치(SW4-1)는 제1단자가 상기 제1데이터 라인(DL1)에 연결되고 제2단자가 상기 제1출력버퍼(430)의 입력단에 연결된 제1피드백 라인(FL1)에 연결된다. 한편, 제4-2스위치(SW4-2)는 제1단자가 상기 제2데이터 라인(DL2)에 연결되고 제2단자가 상기 제1 피드백 라인(FL1)에 연결된다.
제5-1스위치(SW5-1)는 제1단자가 상기 제2데이터 라인(DL2)에 연결되고 제2단자가 상기 제2출력버퍼(440)의 입력단에 연결된 제2피드백 라인(FL2)에 연결된다. 한편, 제5-2스위치(SW5-2)는 제1단자가 상기 제1데이터 라인(DL1)에 연결되고 제2단자가 상기 제2 피드백 라인(FL2)에 연결된다.
이때 상기 제4-1스위치(SW4-1)와 상기 제4-2스위치(SW4-2) 및 상기 제5-1스위치(SW5-1)와 상기 제5-2스위치(SW5-2)는 상보적으로 동작한다. 즉, 제4-1스위치(SW4-1)가 턴 온 되는 경우 제4-2스위치(SW4-2)는 턴 오프 되고, 제5-1스위치(SW5-1)가 턴 온 되는 경우 제5-2스위치(SW5-2)는 턴 오프 된다.
또한 제4-1스위치(SW4-1)와 제5-1스위치(SW5-1)는 동시에 턴 온 또는 턴 오프 되며, 제4-2스위치(SW4-2)와 제5-2스위치(SW5-2)도 동시에 턴 온 또는 턴 오프 된다.
전하공유스위치(470)는 제1단자가 상기 제1데이터 라인(DL1)에 연결되고 제2단자가 상기 제2데이터 라인(DL2)에 연결된다.
상기 전하공유스위치(470)는 디스플레이 구동모드에서 턴 오프 되고 전하공유 모드에서 턴 온 된다. 이때 제1패널로드(480) 및 제2패널로드(490)는 각각 축적된 전하를 서로 공유한다.
본 발명의 일실시예에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로는 제1피드백 라인(FL1) 및 제2피드백 라인(FL2)의 루프 내부에 저항성분으로 작용하는 제1스위칭부(450)가 위치된 구조를 가지므로, 소스 드라이버 집적회로 구동시 제1스위칭부(450)의 저항성분이 감소되는 효과가 있다.
이하에서는 도 5내지 도 7을 참고하여 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 동작을 설명하기로 한다.
도 5는 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 제1구동모드 단계의 동작을 나타내는 도면이다.
도 5에 도시된 바와 같이 제1구동모드 단계에서는, 제1출력버퍼(430)는 상기 제1 디지털 아날로그 변환기(410)로부터 출력된 제1 극성 전압을 갖는 신호를 입력 받아 제1패널로드(480)를 구동하고, 제2출력버퍼(440)는 상기 제2 디지털 아날로그 변환기(420)로부터 출력된 제2 극성 전압을 갖는 신호를 입력 받아 제2패널로드(490)를 구동한다.
이때 제1스위칭부(450)의 제1-1스위치(SW1-1) 및 제2-1스위치(SW2-1)는 턴 온 되고, 제1-2스위치(SW1-2) 및 제2-2스위치(SW2-2)는 턴 오프 된다. 즉, 제1-1스위치(SW1-1)와 제1-2스위치(SW1-2) 및 제2-1스위치(SW2-1)와 제2-2스위치(SW2-2)는 각각 상보적으로 스위칭이 제어된다. 따라서 제1출력버퍼(430)의 출력은 제1-1스위치(SW1-1)를 통해 제1데이터 라인(DL1)을 따라 전달되고 제2출력버퍼(440)의 출력은 제2-1스위치(SW2-1)를 통해 제2데이터 라인(DL2)을 따라 전달된다.
이후 피드백 라인(FL1,FL2)의 연결을 제어하는 제2스위칭부(460)가 동작한다.
이때 제2스위칭부(460)의 제4-1스위치(SW4-1) 및 제5-1스위치(SW5-1)는 턴 온 되고, 제4-2스위치(SW4-2) 및 제5-2스위치(SW5-2)는 턴 오프 된다. 즉, 제4-1스위치(SW4-1) 와 제4-2스위치(SW4-2) 및 제5-1스위치(SW5-1)와 제5-2스위치(SW5-2)는 각각 상보적으로 스위칭이 제어된다. 따라서 제1출력버퍼(430)의 출력은 제4-1스위치(SW4-1)를 통해 제1피드백 라인(FL1)을 따라 제1출력버퍼(430)의 입력단으로 피드백되고, 제2출력버퍼(440)의 출력은 제5-1스위치(SW5-1)를 통해 제2피드백 라인(FL2)을 따라 제2출력버퍼(440)의 입력단으로 피드백 된다.
이와 같이 제1스위칭부(450) 및 제2스위칭부(460)의 스위칭 동작에 의해 제1출력버퍼(430) 및 제2출력버퍼(440)의 출력은 데이터 라인(DL1, DL2)을 따라 패널로드(480, 490)에 출력신호가 전달되고, 피드백 라인(FL1, FL2)을 따라 출력버퍼(430, 440)의 입력단으로 피드백 된다.
제1출력버퍼(430)의 출력이 제1패널로드(480)에 전달되고, 제2출력버퍼(440)의 출력이 제2패널로드(490)에 전달되는 동안 상기 전하공유 스위치(SW3)는 턴 오프 상태를 유지한다.
도 6은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 제1 전하공유모드 단계의 동작을 나타내는 도면이다.
도 6에 도시된 바와 같이 제1 전하공유모드 단계에서는, 먼저 턴 온 되어 있는 제1스위칭부(450)의 제1-1스위치(SW1-1)와 제2-1스위치(SW2-1) 및 제2스위칭부(460)의 제4-1스위치(SW4-1)와 제5-1스위치(SW5-1)가 턴 오프 된다. 이후 전하공유 스위치(SW3)가 턴 온 되며, 제1출력버퍼(430)의 출력을 전달받은 제1패널로드(480)와 제2출력버퍼(440)의 출력을 전달받은 제2패널로드(490)는 전하공유 스위치(SW3)를 통해 전하를 공유하게 된다.
도 7은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 제2구동모드 단계의 동작을 나타내는 도면이다.
도 7에 도시된 바와 같이 제2구동모드 단계에서는, 제1출력버퍼(430)는 상기 제1 디지털 아날로그 변환기(410)로부터 출력된 제1 극성 전압을 갖는 신호를 입력 받아 제2패널로드(490)를 구동하고, 제2출력버퍼(440)는 상기 제2 디지털 아날로그 변환기(420)로부터 출력된 제2 극성 전압을 갖는 신호를 입력 받아 제1패널로드(480)를 구동한다.
이때 제1스위칭부(450)의 제1-2스위치(SW1-2) 및 제2-2스위치(SW2-2)는 턴 온 되고, 제1-1스위치(SW1-1) 및 제2-1스위치(SW2-1)는 턴 오프 된다. 즉, 제1-1스위치(SW1-1)와 제1-2스위치(SW1-2) 및 제2-1스위치(SW2-1)와 제2-2스위치(SW2-2)는 각각 상보적으로 스위칭이 제어된다.
따라서 제1출력버퍼(430)의 출력은 제2-2스위치(SW2-2)를 통해 제2데이터 라인(DL2)을 따라 제2패널로드(490)로 전달되고, 제2출력버퍼(440)의 출력은 제1-2스위치(SW1-2)를 통해 제1데이터 라인(DL1)을 따라 제1패널로드(480)로 전달된다.
이후 피드백 라인(FL1,FL2)의 연결을 제어하는 제2스위칭부(460)가 동작한다.
이때 제2스위칭부(460)의 제4-2스위치(SW4-2) 및 제5-2스위치(SW5-2)는 턴 온 되고, 제4-1스위치(SW4-1) 및 제5-1스위치(SW5-1)는 턴 오프 된다. 즉, 제4-1스위치(SW4-1) 와 제4-2스위치(SW4-2) 및 제5-1스위치(SW5-1)와 제5-2스위치(SW5-2)는 각각 상보적으로 스위칭이 제어된다.
따라서 제2-2스위치(SW2-2)를 통해 전달된 제1출력버퍼(430)의 출력은 제4-2스위치(SW4-2)를 통해 제1피드백 라인(FL1)을 따라 제1출력버퍼(430)의 입력단으로 피드백 되고, 제1-2스위치(SW1-2)를 통해 전달된 제2출력버퍼(440)의 출력은 제5-2스위치(SW5-2)를 통해 제2피드백 라인(FL2)을 따라 제2출력버퍼(440)의 입력단으로 피드백 된다.
이와 같이 제1스위칭부(450) 및 제2스위칭부(460)의 스위칭 동작에 의해 제1출력버퍼(430)의 출력은 제2패널로드(490)로 전달되고, 제2출력버퍼(440)의 출력은 제1패널로드(480)로 전달된다. 따라서 제1패널로드(480) 및 제2패널로드(490)에는 제1구동모드 단계에서와 달리 극성이 반전된 출력신호가 전달된다.
제1출력버퍼(430)의 출력이 제2패널로드(490)에 전달되고, 제2출력버퍼(440)의 출력이 제1패널로드(480)에 전달되는 동안 상기 전하공유 스위치(SW3)는 턴 오프 상태를 유지한다.
이후 다시 제2전하공유모드 단계로 동작하여 다른 모든 스위치는 턴 오프 되고, 전하공유 스위치(SW3)는 턴 온 된다. 이때 제1출력버퍼(430)의 출력을 전달받은 제2패널로드(490)와 제2출력버퍼(440)의 출력을 전달받은 제1패널로드(480)는 전하공유 스위치(SW3)를 통해 전하를 공유한다.
이상 살펴본 제1구동모드단계로부터 제2전하공유모드 단계까지의 동작을 반복함으로써 디스플레이를 통한 화상을 구현할 수 있다.
도 8은 본 발명에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로의 다른 실시예를 나타내는 도면이다.
도 8에 도시된 바와 같이 본 발명의 다른 일 실시예에 따른 슬루 레이트가 개선된 소스 드라이버 집적회로는 제1출력버퍼 전압안정화 스위치(SW6-1) 및 제2출력버퍼 전압안정화 스위치(SW6-2)가 더 구비되어 있다.
제1출력버퍼 전압안정화 스위치(SW6-1)는 제1단자가 상기 제1출력버퍼(430)의 출력단에 연결되고 제2단자가 상기 제1 피드백 라인(FL1)에 연결된다.
제2출력버퍼 전압안정화 스위치(SW6-2)는 제1단자가 상기 제2출력버퍼(440)의 출력단에 연결되고 제2단자가 상기 제2 피드백 라인(FL2)에 연결된다.
제1출력버퍼 전압안정화 스위치(SW6-1) 및 제2출력버퍼 전압안정화 스위치(SW6-2)는 제1출력버퍼(430) 및 제2출력버퍼(440)의 DC 바이어스를 안정화시키기 위한 것으로, 동시에 턴 온 또는 턴 오프 된다.
한편 도 8에 도시된 소스 드라이버 집적회로의 제1구동모드 및 제2구동모드 단계의 동작은 도 5 및 도 7에 도시된 바와 동일하다. 이때 제1출력버퍼 전압안정화 스위치(SW6-1) 및 제2출력버퍼 전압안정화 스위치(SW6-2)는 턴 오프 상태에 있다.
제1 및 제2전하공유모드 단계에서는 제1출력버퍼 전압안정화 스위치(SW6-1) 및 제2출력버퍼 전압안정화 스위치(SW6-2)는 전하공유스위치(SW3)와 같이 턴 온 상태를 유지하여 제1출력버퍼(430) 및 제2출력버퍼(440)의 DC 바이어스가 안정화되도록 동작한다.
도 9는 본 발명에 따라 슬루 레이트가 개선된 결과를 나타내는 도면이다.
슬루 레이트(slew-rate)란 단위 시간당 출력 전압의 변화량을 의미하는 것으로 출력버퍼가 동작을 시작하여 출력 전압이 소정의 전압까지 도달하는 시간을 비교하면 파형의 슬루 레이트를 측정할 수 있다.
도 9는 블랙패턴(black pattern)과 그레이패턴(gray pattern)에 해당하는 데이터 전압을 인가하였을 때, 종래기술 및 본 발명에 따른 소스 드라이버 집적회로의 출력 전압 파형을 비교한 것이다.
도 9를 참조하면, 블랙패턴에 해당하는 데이터 전압을 인가하고, 출력 전압이 99%에 도달하였을 때 슬루 레이트는 본 발명에 따른 소스 드라이버 집적회로가 종래기술에 비해 0.5μs 만큼 개선되었음을 알 수 있다.
그레이패턴에 해당하는 데이터 전압을 인가하고, 출력 전압이 99%에 도달하였을 때 슬루 레이트는 본 발명에 따른 소스 드라이버 집적회로가 종래기술에 비해 1.6μs 만큼 개선되었음을 알 수 있다.
본 발명의 실시예에 따른 소스 드라이버 집적회로는 극성 반전이 필요한 LCD 패널뿐 만 아니라 출력버퍼의 출력단에 스위칭부가 필요한 OLED등의 평판 패널 디스플레이 장치에 사용될 수 있다. 예를들면, 패널의 특정 상태를 센싱하기 위해 출력버퍼의 출력단을 패널로드로부터 분리하여야 하는 경우 및 패널로드에 많은 전류를 인가하기 위해 출력버퍼의 출력단을 패널로드로부터 분리하여야 하는 경우 등 평판 패널 디스플레이 장치에 사용될 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (10)

  1. 소스 드라이버 집적회로에 있어서,
    제1 극성 전압을 출력하는 복수개의 제1 디지털 아날로그 변환기;
    제2 극성 전압을 출력하는 복수개의 제2 디지털 아날로그 변환기;
    상기 제1 디지털 아날로그 변환기로부터 출력된 신호를 입력 받아 복수개의 제1데이터 라인을 통해 복수개의 제1패널로드를 구동하거나 복수개의 제2데이터 라인을 통해 복수개의 제2패널로드를 구동하는 복수개의 제1출력버퍼;
    상기 제2 디지털 아날로그 변환기로부터 출력된 신호를 입력 받아 복수개의 제2데이터 라인을 통해 복수개의 제2패널로드를 구동하거나 복수개의 제1데이터 라인을 통해 복수개의 제1패널로드를 구동하는 복수개의 제2출력버퍼;
    상기 제1출력버퍼 및 상기 제2출력버퍼의 출력가운데 하나를 선택하여 상기 제1패널로드 또는 제2패널로드로 각각 전달하는 제1스위칭부;
    상기 제1스위칭부를 통해서 전달된 상기 제1출력버퍼의 출력 및 상기 제2출력버퍼의 출력을 상기 제1출력버퍼 및 상기 제2출력버퍼로 각각 피드백시키는 제2스위칭부;
    제1단자가 상기 제1출력버퍼의 출력단에 연결되고 제2단자가 상기 제1출력버퍼의 피드백 라인에 연결되는 제1출력버퍼 전압안정화 스위치; 및
    제1단자가 상기 제2출력버퍼의 출력단에 연결되고 제2단자가 상기 제2출력버퍼의 피드백 라인에 연결되는 제2출력버퍼 전압안정화 스위치;를 구비하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  2. 제 1항에 있어서, 상기 제1스위칭부는
    제1단자가 상기 제1출력버퍼의 출력단에 연결되고 제2단자가 상기 제1데이터 라인에 연결되는 제1-1스위치;
    제1단자가 상기 제2출력버퍼의 출력단에 연결되고 제2단자가 상기 제1데이터 라인에 연결되는 제1-2스위치;
    제1단자가 상기 제2출력버퍼의 출력단에 연결되고 제2단자가 상기 제2데이터 라인에 연결되는 제2-1스위치; 및
    제1단자가 상기 제1출력버퍼의 출력단에 연결되고 제2단자가 상기 제2데이터 라인에 연결되는 제2-2스위치;를 구비하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  3. 제 2항에 있어서,
    상기 제1-1스위치와 상기 제1-2스위치 및 상기 제2-1스위치와 상기 제2-2스위치는 상보적으로 동작하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  4. 제 3항에 있어서, 상기 제2스위칭부는
    제1단자가 상기 제1데이터 라인에 연결되고 제2단자가 상기 제1출력버퍼의 피드백 라인에 연결되는 제4-1스위치;
    제1단자가 상기 제2데이터 라인에 연결되고 제2단자가 상기 제1출력버퍼의 피드백 라인에 연결되는 제4-2스위치;
    제1단자가 상기 제2데이터 라인에 연결되고 제2단자가 상기 제2출력버퍼의 피드백 라인에 연결되는 제5-1스위치; 및
    제1단자가 상기 제1데이터 라인에 연결되고 제2단자가 상기 제2출력버퍼의 피드백 라인에 연결되는 제5-2스위치;를 구비하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  5. 제 4항에 있어서,
    상기 제4-1스위치와 상기 제4-2스위치 및 상기 제5-1스위치와 상기 제5-2스위치는 상보적으로 동작하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  6. 제 1항에 있어서,
    제1단자가 상기 제1데이터 라인에 연결되고 제2단자가 상기 제2데이터 라인에 연결되는 전하공유스위치를 더 구비하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  7. 제 1항에 있어서,
    상기 제1출력버퍼 전압안정화 스위치 및 상기 제2출력버퍼 전압안정화 스위치는 동시에 턴 온 또는 턴 오프 되는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  8. 제 5항에 있어서,
    상기 제1-1스위치, 제2-1스위치, 제4-1스위치 및 제5-1스위치가 턴 온 되는 경우, 상기 제1출력버퍼의 출력은 상기 제1패널로드로 전달 및 상기 제1출력버퍼로 피드백 되고, 상기 제2출력버퍼의 출력은 상기 제2패널로드로 전달 및 상기 제2출력버퍼로 피드백 되는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  9. 제 8항에 있어서,
    상기 제1-2스위치, 제2-2스위치, 제4-2스위치 및 제5-2스위치가 턴 온 되는 경우, 상기 제1출력버퍼의 출력은 상기 제2패널로드로 전달 및 상기 제1출력버퍼로 피드백 되고, 상기 제2출력버퍼의 출력은 상기 제1패널로드로 전달 및 상기 제2출력버퍼로 피드백 되는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
  10. 소스 드라이버 집적회로에 있어서,
    제1 극성전압을 출력하는 제1 출력버퍼;
    제2 극성전압을 출력하는 제2 출력버퍼;
    상기 제1 출력버퍼의 출력단, 제2출력버퍼의 출력단, 제1패널로드에 연결된 제1 데이터 라인 및 제2패널로드에 연결된 제2데이터 라인에 연결된 제1 스위칭부; 및
    상기 제1스위칭부와 상기 제1패널로드 및 제2패널로드 사이에 위치되며, 상기 제1출력버퍼의 입력단에 연결된 제1피드백라인, 상기 제2출력버퍼의 입력단에 연결된 제2피드백라인, 상기 제1데이터라인 및 상기 제2 데이터 라인에 연결되는 제2스위칭부;
    제1단자가 상기 제1출력버퍼의 출력단에 연결되고 제2단자가 상기 제1출력버퍼의 피드백 라인에 연결되는 제1출력버퍼 전압안정화 스위치; 및
    제1단자가 상기 제2출력버퍼의 출력단에 연결되고 제2단자가 상기 제2출력버퍼의 피드백 라인에 연결되는 제2출력버퍼 전압안정화 스위치;를 포함하며,
    제1구동모드에서, 상기 제1스위칭부는 상기 제1출력버퍼의 출력단을 상기 제1데이터라인에 연결하고, 상기 제2출력버퍼의 출력단을 상기 제2데이터라인에 연결하고, 상기 제2스위칭부는 상기 제1피드백라인을 상기 제1데이터라인에 연결하고, 상기 제2피드백라인을 상기 제2데이터라인에 연결하며,
    제2구동모드에서, 상기 제1스위칭부는 상기 제1출력버퍼의 출력단을 상기 제2데이터라인에 연결하고, 상기 제2출력버퍼의 출력단을 상기 제1데이터라인에 연결하고, 상기 제2스위칭부는 상기 제1피드백라인을 상기 제2데이터라인에 연결하고, 상기 제2피드백라인을 상기 제1데이터라인에 연결하는 것을 특징으로 하는 슬루 레이트가 개선된 소스 드라이버 집적회로.
KR1020100096047A 2010-10-01 2010-10-01 슬루 레이트가 개선된 소스 드라이버 집적회로 KR101206268B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100096047A KR101206268B1 (ko) 2010-10-01 2010-10-01 슬루 레이트가 개선된 소스 드라이버 집적회로
US13/247,500 US8599179B2 (en) 2010-10-01 2011-09-28 Source driver integrated circuit with improved slew rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096047A KR101206268B1 (ko) 2010-10-01 2010-10-01 슬루 레이트가 개선된 소스 드라이버 집적회로

Publications (2)

Publication Number Publication Date
KR20120034462A KR20120034462A (ko) 2012-04-12
KR101206268B1 true KR101206268B1 (ko) 2012-11-29

Family

ID=45889358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096047A KR101206268B1 (ko) 2010-10-01 2010-10-01 슬루 레이트가 개선된 소스 드라이버 집적회로

Country Status (2)

Country Link
US (1) US8599179B2 (ko)
KR (1) KR101206268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057783A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469116B (zh) 2012-09-18 2015-01-11 Novatek Microelectronics Corp 負載驅動裝置及其驅動方法
CN103700351B (zh) * 2012-09-27 2016-01-20 联咏科技股份有限公司 负载驱动装置及其驱动方法
KR102044557B1 (ko) 2013-04-19 2019-11-14 매그나칩 반도체 유한회사 디스플레이 장치의 컬럼 드라이버
KR102070871B1 (ko) * 2013-06-25 2020-01-29 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치
KR101529005B1 (ko) * 2014-06-27 2015-06-16 엘지디스플레이 주식회사 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
CN106292016B (zh) * 2015-05-29 2019-08-13 鸿富锦精密工业（深圳）有限公司 显示装置
KR102216705B1 (ko) * 2015-06-30 2021-02-18 엘지디스플레이 주식회사 소스 드라이버 집적회로, 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102470761B1 (ko) 2015-07-29 2022-11-24 삼성전자주식회사 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
KR102287759B1 (ko) 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
TWI573115B (zh) * 2016-03-11 2017-03-01 奕力科技股份有限公司 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路
KR102293145B1 (ko) 2017-06-09 2021-08-26 삼성전자주식회사 소스 구동기 및 타이밍 제어기를 포함하는 표시 구동 장치 및 표시 구동 장치의 동작 방법
CN107578740B (zh) * 2017-09-26 2019-11-08 北京集创北方科技股份有限公司 显示装置、源极驱动电路和显示系统
US10964280B2 (en) * 2019-03-04 2021-03-30 Novatek Microelectronics Corp. Source driver
KR20220045666A (ko) 2020-10-06 2022-04-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 디스플레이 장치의 소스 드라이버

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803324B1 (ko) * 2006-08-10 2008-02-14 손상희 디스플레이 장치의 데이터 구동 회로
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
KR100699829B1 (ko) * 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
KR100717278B1 (ko) * 2005-05-31 2007-05-15 삼성전자주식회사 슬루 레이트 조절이 가능한 소스 드라이버
US7952553B2 (en) * 2006-06-12 2011-05-31 Samsung Electronics Co., Ltd. Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same
KR100800491B1 (ko) * 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
KR100861921B1 (ko) * 2007-05-11 2008-10-09 삼성전자주식회사 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치
KR100918698B1 (ko) * 2007-11-20 2009-09-22 주식회사 실리콘웍스 오프셋 보상 감마 버퍼 및 이를 이용하는 계조 전압 발생회로
TWI396175B (zh) * 2008-10-15 2013-05-11 Raydium Semiconductor Corp 源極驅動裝置
TWI408638B (zh) * 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法
KR20100060611A (ko) * 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US20100149171A1 (en) * 2008-12-16 2010-06-17 Da-Rong Huang Source driver for driving a panel and related method for controlling a display
US8717349B2 (en) * 2009-08-28 2014-05-06 Himax Technologies Limited Source driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803324B1 (ko) * 2006-08-10 2008-02-14 손상희 디스플레이 장치의 데이터 구동 회로
KR100980347B1 (ko) * 2008-09-05 2010-09-06 주식회사 실리콘웍스 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057783A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치
KR102450738B1 (ko) * 2017-11-20 2022-10-05 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US20120081338A1 (en) 2012-04-05
US8599179B2 (en) 2013-12-03
KR20120034462A (ko) 2012-04-12

Similar Documents

Publication Publication Date Title
KR101206268B1 (ko) 슬루 레이트가 개선된 소스 드라이버 집적회로
US9396695B2 (en) Source driver and method for driving display device
US7724220B2 (en) Driving system of light emitting diode
CN104978919B (zh) 显示设备及其驱动方法
US8456455B2 (en) Display driving device and display apparatus
US6756959B2 (en) Display driving apparatus and display apparatus module
KR100521576B1 (ko) 액정 디스플레이 장치와 그 신호 전송 방법
US10991293B2 (en) Source driver for display apparatus
JP2008292837A (ja) 表示装置
CN104021755A (zh) 一种像素电路、其驱动方法及显示装置
US20090231321A1 (en) Source driving circuit of lcd apparatus
KR102694705B1 (ko) 디스플레이 장치의 소스 드라이버
US9299310B2 (en) Load driving apparatus and driving method thereof
KR20210071207A (ko) 표시장치 및 그 동작방법
KR20160048314A (ko) Dc-dc 컨버터 및 이를 포함하는 표시 장치
KR102534116B1 (ko) Dc-dc 컨버터, 이를 포함하는 표시 장치
US20090051676A1 (en) Driving apparatus for display
CN203825990U (zh) 一种像素电路及显示装置
KR101023346B1 (ko) 구동 커패시터를 사용하여 표시 패널을 구동하는 회로
KR100798110B1 (ko) Ｐｗｍ 제어 회로, 그를 포함하는 백라이트 제어 장치 및그를 포함하는 백라이트 구동 장치
KR101056961B1 (ko) 계조기준전압공급회로 및 이를 이용한 평판표시장치용구동회로
KR102270430B1 (ko) 표시 장치
KR101385992B1 (ko) 평판표시장치용 계조기준전압공급회로 및 이를 구비한구동회로
KR101752779B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US20240128930A1 (en) Data driving circuit and display including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 6