TWI573115B - 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路 - Google Patents

Description

具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路

本發明是有關於一種顯示器驅動裝置，且特別是有關於一種具強化迴轉率的緩衝電路以及具有該緩衝電路的源極驅動電路。

運算放大器是一種具有廣泛應用的電路基本構築區塊。電路設計者常可使用運算放大器來實現許多種不同的運作功能。例如，在液晶顯示器之驅動電路中，運算放大器可作為輸出緩衝器，其可依據前級數位至類比轉換器所輸出之類比訊號，對負載(即液晶)進行充放電，以驅動液晶顯示器上相對應的畫素單元。然而，隨著液晶顯示器尺寸及解析度的提高，液晶顯示器驅動電路每單位時間所輸出的資料量也越來越多，故運算放大器的反應速度，即迴轉率(Slew Rate)也必須大幅地提高。因此，如何提昇運算放大器的迴轉率乃是本技術領域技術人員所面臨的重要課題。

有鑑於此，本發明提供一種具強化迴轉率的緩衝電路以及具有此緩衝電路的源極驅動電路，藉以解決先前技術中所述的問題。

本發明的緩衝電路包括運算放大器以及迴轉率強化電路。運算放大器包括輸入級、負載級以及輸出級。輸入級用以接收輸入電壓信號與輸出電壓信號，並且判定輸入電壓信號與輸出電壓信號之間的電壓差。負載級耦接至輸入級以產生對應於上述電壓差的負載電流。輸出級耦接至負載級並產生輸出電壓信號。迴轉率強化電路耦接至負載級，用以根據輸入電壓信號與輸出電壓信號之間的電壓差而直接提供補償電壓至負載級或輸出級，以使輸出級反應於補償電壓而降低輸出電壓信號的轉換時間。

在本發明的一實施例中，上述的負載級包括第一負載電路、第二負載電路、第一電流源以及第二電流源。第一負載電路用以做為輸入級的N型差動對的負載，且具有第一連接端以及第二連接端。第二負載電路用以做為輸入級的P型差動對的負載，且具有第三連接端以及第四連接端。第一電流源耦接在第一連接端與第三連接端之間。第二電流源耦接在第二連接端與第四連接端之間。輸出級耦接到第二連接端與第四連接端。迴轉率強化電路耦接到第一連接端、第二連接端、第三連接端與第四連接端之中的任兩連接端，且迴轉率強化電路透過上述任兩連接端而直接提供補償電壓至負載級或輸出級。

本發明的源極驅動電路用以驅動顯示面板，源極驅動電路包括移位暫存器、資料鎖存器、數位至類比轉換器以及輸出緩衝器。移位暫存器用以接收時脈信號以及起始脈衝信號以循序地產生多個閂鎖信號。資料鎖存器用以根據此些閂鎖信號而循序地鎖存畫素資料以做為多個鎖存資料，並根據線閂鎖信號而同時輸出此些鎖存資料。數位至類比轉換器用以根據灰階電壓產生對應於此些鎖存資料的多個類比電壓信號。輸出緩衝器包括多個上述緩衝電路。此些緩衝電路中的每一者用以接收此些類比電壓信號的一對應者以做為輸入電壓信號，並產生輸出電壓信號以做為源極驅動信號。

基於上述，在本發明實施例所提出的緩衝電路及源極驅動電路中，迴轉率強化電路可僅根據輸入電壓信號與輸出電壓信號之間的電壓差而直接提供補償電壓至運算放大器的負載級或輸出級，以使輸出級反應於補償電壓而降低輸出電壓信號的轉換時間，可有效地提昇輸出電壓信號的迴轉率。此外，迴轉率強化電路無須使用其他額外的控制信號來實現，故迴轉率強化電路的架構較為簡單而可降低電路成本。特別是，迴轉率強化電路僅在輸入電壓信號與輸出電壓信號的電壓位準具有差異時才協助快速導通運算放大器的輸出級，且是提供補償電壓至運算放大器的負載級或輸出級，如此可避免消耗過多的電流。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

以下請同時參照圖1與圖2，圖1是依照本發明一實施例所繪示的具強化迴轉率的緩衝電路的電路方塊示意圖，圖2是依照本發明一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。緩衝電路100可包括運算放大器110以及迴轉率強化電路120。運算放大器110可包括輸入級112、負載級114以及輸出級116。輸入級112用以接收輸入電壓信號VI與輸出電壓信號VO，並且判定輸入電壓信號VI與輸出電壓信號VO之間的電壓差。負載級114耦接至輸入級112以產生對應於上述電壓差的負載電流IL。輸出級116耦接至負載級114並產生輸出電壓信號VO，其中，輸出電壓信號VO被回授至輸入級112以使緩衝電路100成為單增益負回授的緩衝器。另外，輸出電壓信號VO可透過受控於控制信號CS的開關SW進行傳輸以作為驅動信號SO，以對外部的負載LE(例如液晶，但不限於此)進行驅動。

迴轉率強化電路120耦接至負載級114，用以根據輸入電壓信號VI與輸出電壓信號VO之間的電壓差而直接提供補償電壓至負載級114或輸出級116，以使輸出級116反應於上述補償電壓而降低輸出電壓信號VO的轉換時間，以達到提昇緩衝電路100的輸出迴轉率的目的。以下將針對緩衝電路100的電路架構進行說明。

如圖2所示，運算放大器110可為一軌對軌(Rail to Rail)運算放大器，但本發明並不以此為限。輸入級112可包含有N型差動對DP_N以及P型差動對DP_P。N型差動對DP_N可由一對互相匹配之N型電晶體MN1、MN2以及偏壓電晶體MN3所組成。N型電晶體MN1的閘極端用以接收輸入電壓信號VI。N型電晶體MN2的閘極端用以接收輸出電壓信號VO。N型電晶體MN1與MN2的源極端彼此耦接並耦接至偏壓電晶體MN3的汲極端。偏壓電晶體MN3的源極端耦接到接地端GND。偏壓電晶體MN3的閘極端受控於偏壓電壓VB4以提供N型差動對DP_N運作所需的偏壓電流。

同樣地，P型差動對DP_P可由一對互相匹配之P型電晶體MP1、MP2以及偏壓電晶體MP3所組成。P型電晶體MP1的閘極端用以接收輸入電壓信號VI。P型電晶體MP2的閘極端用以接收輸出電壓信號VO。P型電晶體MP1與MP2的源極端彼此耦接並耦接至偏壓電晶體MP3的汲極端。偏壓電晶體MP3的源極端耦接到電源端VDD。偏壓電晶體MP3的閘極端受控於偏壓電壓VB1以提供P型差動對DP_P運作所需的偏壓電流。

另外，負載級114可包括第一負載電路LD1、第二負載電路LD2、第一電流源I1以及第二電流源I2，但本發明並不以此為限。第一負載電路LD1具有第一負載端TL1、第二負載端TL2、第一連接端SP1以及第二連接端SP。第一負載電路LD1透過第一負載端TL1與第二負載端TL2耦接到N型差動對DP_N以做為N型差動對DP_N的負載。

更進一步來說，第一負載電路LD1可包括P型電晶體MP4~MP7。P型電晶體MP4的源極端耦接到電源端VDD，P型電晶體MP4的閘極端與P型電晶體MP5的閘極端相耦接並耦接到第一連接端SP1，P型電晶體MP4的汲極端則耦接到第一負載端TL1。P型電晶體MP5的源極端耦接到電源端VDD，P型電晶體MP5的汲極端耦接到第二負載端TL2。可以理解的是，P型電晶體MP4與MP5乃是以電流鏡的形式彼此耦接以形成一電流鏡電路。另外，P型電晶體MP6的源極端耦接到第一負載端TL1，P型電晶體MP6的閘極端與P型電晶體MP7的閘極端相耦接以接收偏壓電壓VB2，且P型電晶體MP6的汲極端耦接到第一連接端SP1。P型電晶體MP7的源極端耦接到第二負載端TL2，且P型電晶體MP7的汲極端耦接到第二連接端SP。可以理解的是，P型電晶體MP6與MP7乃是反應於偏壓電壓VB2而運作的一疊置電路(cascade circuit)，可用以提高負載級114的輸出阻抗。在本發明的其他實施例中，P型電晶體MP6與MP7(即疊置電路)也可省略不用，並將第一連接端SP1與第一負載端TL1相耦接，且將第二連接端SP與第二負載端TL2相耦接。

類似地，第二負載電路LD2具有第三負載端TL3、第四負載端TL4、第三連接端SN1以及第四連接端SN。第二負載電路LD2透過第三負載端TL3與第四負載端TL4耦接到P型差動對DP_P以做為P型差動對DP_P的負載。

更進一步來說，第二負載電路LD2可包括N型電晶體MN4~MN7。N型電晶體MN4的源極端耦接到接地端GND，N型電晶體MN4的閘極端與N型電晶體MN5的閘極端相耦接並耦接到第三連接端SN1，N型電晶體MN4的汲極端則耦接到第三負載端TL3。N型電晶體MN5的源極端耦接到接地端GND，N型電晶體MN5的汲極端耦接到第四負載端TL4。可以理解的是，N型電晶體MN4與MN5乃是以電流鏡的形式彼此耦接以形成一電流鏡電路。另外，N型電晶體MN6的源極端耦接到第三負載端TL3，N型電晶體MN6的閘極端與N型電晶體MN7的閘極端相耦接以接收偏壓電壓VB3，且N型電晶體MN6的汲極端耦接到第三連接端SN1。N型電晶體MN7的源極端耦接到第四負載端TL4，且N型電晶體MN7的汲極端耦接到第四連接端SN。可以理解的是，N型電晶體MN6與MN7乃是反應於偏壓電壓VB3而運作的一疊置電路，可用以提高負載級114的輸出阻抗。在本發明的其他實施例中，N型電晶體MN6與MN7(即疊置電路)也可省略不用，並將第三連接端SN1與第三負載端TL3相耦接，且將第四連接端SN與第四負載端TL4相耦接。

第一電流源I1耦接在第一連接端SP1與第三連接端SN1之間，且第二電流源I2耦接在第二連接端SP與第四連接端SN之間，其中第一電流源I1與第二電流源I2可用來將N型差動對DP_N及P型差動對DP_P的信號進行疊加並輸出至輸出級116。

另外，輸出級116可為AB類推挽式輸出電路，其可包括P型電晶體MP8以及N型電晶體MN8。 P型電晶體MP8的閘極端耦接到第二連接端SP，且P型電晶體MP8的源極端耦接到電源端VDD。而N型電晶體MN8的閘極端耦接到第四連接端SN，N型電晶體MN8的源極端耦接到接地端GND，且N型電晶體MN8的汲極端耦接到P型電晶體MP8的汲極端以產生輸出電壓信號VO。

在本發明的實施例中，迴轉率強化電路可耦接到第一連接端SP1、第二連接端SP、第三連接端SN1與第四連接端SN之中的任兩個連接端，且迴轉率強化電路可透過上述任兩個連接端而直接提供補償電壓至負載級114或輸出級116，以提昇緩衝電路100的輸出迴轉率。舉例來說，如圖2所示，迴轉率強化電路120耦接到第二連接端SP與第四連接端SN，且透過第二連接端SP與第四連接端SN而直接提供補償電壓至輸出級116的輸入端，稍後會進行更詳細的說明。

以下請同時參照圖1~圖3，圖3是圖2的緩衝電路的運作時序示意圖。當輸入級112所接收到的輸入電壓信號VI由低位準轉換至高位準的瞬間，此時輸出電壓信號VO的電壓仍維持在低位準，因此負載級114的第二連接端SP的電壓位準將反應於輸入電壓信號VI與輸出電壓信號VO的電壓差而降低，致使輸出級116的P型電晶體MP8被導通而對外部的負載裝置LE(例如液晶)進行充電，直到輸出電壓信號VO的電壓位準等於輸入電壓信號VI的電壓位準為止。同樣地，當輸入級112所接收到的輸入電壓信號VI由高位準轉換至低位準的瞬間，此時輸出電壓信號VO的電壓仍維持在高位準，因此負載級114的第四連接端SN的電壓位準將反應於輸入電壓信號VI與輸出電壓信號VO的電壓差而升高，致使輸出級116的N型電晶體MN8被導通而對外部的負載裝置LE(例如液晶)進行放電，直到輸出電壓信號VO的電壓位準等於輸入電壓信號VI的電壓位準為止。

由於輸入級112與負載級114具有時間延遲，致使第二連接端SP上的電壓(亦即P型電晶體MP8閘極端的電壓)或第四連接端SN上的電壓(亦即N型電晶體MN8閘極端的電壓)無法快速反應於輸入電壓信號VI的電壓轉變，從而限制了輸出電壓信號VO的迴轉率，其中，在未採用迴轉率強化電路120的情況之下，輸出電壓信號VO的信號波形、第二連接端SP的信號波形、第四連接端SN的信號波形以及驅動信號SO的信號波形可分別如圖3的波形310、330、350、370所示。

因此，為了提昇輸出電壓信號VO的迴轉率，在本案圖2所示的實施例中，當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達第一預設電壓值時，迴轉率強化電路120可直接產生補償電壓以加速降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達第二預設電壓值時，迴轉率強化電路120可直接產生補償電壓以加速拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行放電。

更進一步來說，在本發明的一實施例中，迴轉率強化電路120可包括P型電晶體MP2C以及N型電晶體MN2C。P型電晶體MP2C的閘極端用以接收輸入電壓信號VI。P型電晶體MP2C的源極端用以接收輸出電壓信號VO，且P型電晶體MP2C的汲極端耦接到第四連接端SN(即N型電晶體MN8的閘極端)。N型電晶體MN2C的閘極端用以接收輸入電壓信號VI，N型電晶體MN2C的源極端用以接收輸出電壓信號VO，且N型電晶體MN2C的汲極端耦接到第二連接端SP(即P型電晶體MP8的閘極端)。

因此，當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達N型電晶體MN2C的臨界電壓值時，N型電晶體MN2C為導通狀態且P型電晶體MP2C為截止狀態，故可透過N型電晶體MN2C的汲極端而直接提供補償電壓以加速降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達P型電晶體MP2C的臨界電壓值時，N型電晶體MN2C為截止狀態且P型電晶體MP2C為導通狀態，故可透過P型電晶體MP2C的汲極端而直接提供補償電壓以加速拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通的速度而對外部的負載裝置LE(例如液晶)進行放電。其中，在迴轉率強化電路120的輔助之下，輸出電壓信號VO的信號波形、第二連接端SP的信號波形、第四連接端SN的信號波形以及驅動信號SO的信號波形可分別如圖3的波形320、340、360、380所示，其確實可達到提昇輸出電壓信號VO的迴轉率的效果。

以下請同時參照圖1、圖4與圖5，圖4是依照本發明另一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖，圖5是圖4的緩衝電路的運作時序示意圖。圖4所示的緩衝電路200同樣可包括運算放大器110以及迴轉率強化電路220，其中圖4所示的運算放大器110的電路架構與運作類似於圖2所示的運算放大器110，故可參酌上述的相關說明以類推得之，在此不再贅述。其中，在未採用迴轉率強化電路220的情況之下，輸出電壓信號VO的信號波形、驅動信號SO的信號波形、第一連接端SP1、第二連接端SP、第三連接端SN1與第四連接端SN的信號波形可分別如圖5的波形511、513、515、517、519、521所示。

相較於圖2所示的迴轉率強化電路120是耦接到第二連接端SP與第四連接端SN，且是透過第二連接端SP與第四連接端SN而直接提供補償電壓至輸出級116，圖4所示的迴轉率強化電路220乃是耦接到第一連接端SP1與第三連接端SN1，且透過第一連接端SP1與第三連接端SN1而直接提供補償電壓至負載級114。

詳細來說，為了提昇輸出電壓信號VO的迴轉率，在本發明圖4所示的實施例中，當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達第一預設電壓值時，迴轉率強化電路220可直接產生補償電壓以拉昇第三連接端SN1上的電壓值，從而降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達第二預設電壓值時，迴轉率強化電路220可直接產生補償電壓以降低第一連接端SP1上的電壓值，從而拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行放電。

更進一步來說，在本發明的一實施例中，迴轉率強化電路220可包括P型電晶體MP4C以及N型電晶體MN4C。P型電晶體MP4C的閘極端用以接收輸出電壓信號VO。P型電晶體MP4C的源極端用以接收輸入電壓信號VI，且P型電晶體MP4C的汲極端耦接到第三連接端SN1。N型電晶體MN4C的閘極端用以接收輸出電壓信號VO，N型電晶體MN4C的源極端用以接收輸入電壓信號VI，且N型電晶體MN4C的汲極端耦接到第一連接端SP1。

當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達P型電晶體MP4C的臨界電壓值時，P型電晶體MP4C為導通狀態且N型電晶體MN4C為截止狀態，故可透過P型電晶體MP4C的汲極端而直接提供補償電壓以快速拉昇第三連接端SN1上的電壓值，從而加速降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達N型電晶體MN4C的臨界電壓值時，P型電晶體MP4C為截止狀態且N型電晶體MN4C為導通狀態，故可透過N型電晶體MN4C的汲極端而直接提供補償電壓以快速降低第一連接端SP1上的電壓值，從而拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行放電。其中，在迴轉率強化電路220的輔助之下，輸出電壓信號VO、驅動信號SO、第一連接端SP1、第二連接端SP、第三連接端SN1與第四連接端SN的信號波形可分別如圖5的波形512、514、516、518、520、522所示，確實可達到提昇輸出電壓信號VO的迴轉率的效果。

以下請同時參照圖1與圖6，圖6是依照本發明又一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。圖6所示的緩衝電路300同樣可包括運算放大器110以及迴轉率強化電路620，其中圖6所示的運算放大器110的電路架構與運作類似於圖2與圖4所示的運算放大器110，故可參酌上述的相關說明以類推得之，在此不再贅述。

相較於圖2所示的迴轉率強化電路120是耦接到第二連接端SP與第四連接端SN，且是透過第二連接端SP與第四連接端SN而直接提供補償電壓至輸出級116，圖6所示的迴轉率強化電路620乃是耦接到第三連接端SN1與第四連接端SN，且透過第三連接端SN1與第四連接端SN而直接提供補償電壓至負載級114與輸出級116。

詳細來說，為了提昇輸出電壓信號VO的迴轉率，在本發明圖6所示的實施例中，當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達第一預設電壓值時，迴轉率強化電路620可直接產生補償電壓以拉昇第三連接端SN1上的電壓值，從而降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達第二預設電壓值時，迴轉率強化電路620可直接產生補償電壓以拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行放電。

更進一步來說，在本發明的一實施例中，迴轉率強化電路620可包括P型電晶體MP6C以及MP7C。P型電晶體MP6C的閘極端用以接收輸出電壓信號VO。P型電晶體MP6C的源極端用以接收輸入電壓信號VI，且P型電晶體MP6C的汲極端耦接到第三連接端SN1。P型電晶體MP7C的閘極端用以接收輸入電壓信號VI。P型電晶體MP7C的源極端用以接收輸出電壓信號VO，且P型電晶體MP7C的汲極端耦接到第四連接端SN(即N型電晶體MN8閘極端)。由於P型電晶體MP6C的運作類似於圖4所示的P型電晶體MP4C，而P型電晶體MP7C的運作類似於圖2所示的P型電晶體MP2C，故可分別參酌上述圖2與圖4的相關說明，在此不再贅述。

以下請同時參照圖1與圖7，圖7是依照本發明又一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。圖7所示的緩衝電路400同樣可包括運算放大器110以及迴轉率強化電路720，其中圖7所示的運算放大器110的電路架構與運作類似於圖2、圖4與圖6所示的運算放大器110，故可參酌上述的相關說明以類推得之，在此不再贅述。

相較於圖2所示的迴轉率強化電路120是耦接到第二連接端SP與第四連接端SN，且是透過第二連接端SP與第四連接端SN而直接提供補償電壓至輸出級116，圖7所示的迴轉率強化電路720乃是耦接到第一連接端SP1與第二連接端SP，且透過第一連接端SP1與第二連接端SP而直接提供補償電壓至負載級114與輸出級116。

詳細來說，為了提昇輸出電壓信號VO的迴轉率，在本發明圖7所示的實施例中，當輸入電壓信號VI的電壓值大於輸出電壓信號VO的電壓值達第一預設電壓值時，迴轉率強化電路720可直接產生補償電壓以降低第二連接端SP上的電壓值(亦即P型電晶體MP8閘極端的電壓值)，以加快P型電晶體MP8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行充電。同樣地，當輸出電壓信號VO的電壓值大於輸入電壓信號VI的電壓值達第二預設電壓值時，迴轉率強化電路720可直接產生補償電壓以降低第一連接端SP1上的電壓值，從而拉昇第四連接端SN上的電壓值(亦即N型電晶體MN8閘極端的電壓值)，以加快N型電晶體MN8被導通(例如進入飽和區，但不限於此)的速度而對外部的負載裝置LE(例如液晶)進行放電。

更進一步來說，在本發明的一實施例中，迴轉率強化電路720可包括N型電晶體MN6C以及MN7C。N型電晶體MN6C的閘極端用以接收輸入電壓信號VI。N型電晶體MN6C的源極端用以接收輸出電壓信號VO，且N型電晶體MN6C的汲極端耦接到第二連接端SP(即P型電晶體MP8的閘極端)。N型電晶體MN7C的閘極端用以接收輸出電壓信號VO。N型電晶體MN7C的源極端用以接收輸入電壓信號VI，且N型電晶體MN7C的汲極端耦接到第一連接端SP1。由於N型電晶體MN6C的運作類似於圖2所示的N型電晶體MN2C，而N型電晶體MN7C的運作類似於圖4所示的N型電晶體MN4C，故可分別參酌上述圖2與圖4的相關說明，在此不再贅述。

以下請參照圖8，圖8是依照本發明一實施例所繪示的源極驅動電路的電路方塊示意圖。圖8所示的源極驅動電路1000可用以驅動顯示面板。源極驅動電路1000可包括移位暫存器1100、資料鎖存器1300、數位至類比轉換器1500以及輸出緩衝器1700。移位暫存器1100可用以接收時脈信號CLK以及起始脈衝信號S_PLU以循序地產生多個閂鎖信號LE1~LEn。資料鎖存器1300可用以根據閂鎖信號LE1~LEn而循序地鎖存畫素資料PDATA以做為多個鎖存資料DL1~DLn，並根據線閂鎖信號LL而同時輸出鎖存資料DL1~DLn。數位至類比轉換器1500可用以根據灰階電壓GV產生對應於鎖存資料DL1~DLn的多個類比電壓信號A1~An。輸出緩衝器1700可包括多個緩衝電路1711~171n，其中緩衝電路1711~171n可採用如圖1或圖2或圖4或圖6或圖7所示的緩衝電路100、200、300、400來實現，以強化源極驅動電路1000的輸出迴轉率。

緩衝電路1711可用以接收類比電壓信號A1以做為輸入電壓信號，並產生輸出電壓信號以做為源極驅動信號SO1；緩衝電路1712可用以接收類比電壓信號A2以做為輸入電壓信號，並產生輸出電壓信號以做為源極驅動信號SO2；緩衝電路171n可用以接收類比電壓信號An以做為輸入電壓信號，並產生輸出電壓信號以做為源極驅動信號SOn；其餘的緩衝電路則請可依此類推。此外，有關緩衝電路1711~171n的電路架構及詳細運作可參酌上述圖1~圖7的相關說明，在此不再贅述。另外，關於移位暫存器1100、資料鎖存器1300以及數位至類比轉換器1500的實施細節並非本發明之重點所在，且為本領域技術人員所熟悉，故在此不再贅述。

綜上所述，在本發明實施例所提出的緩衝電路及源極驅動電路中，迴轉率強化電路可僅根據輸入電壓信號與輸出電壓信號之間的電壓差而直接提供補償電壓至運算放大器的負載級或輸出級，以使輸出級反應於補償電壓而降低輸出電壓信號的轉換時間，可有效地提昇輸出電壓信號的迴轉率。此外，迴轉率強化電路無須使用其他額外的控制信號來實現，故迴轉率強化電路的架構較為簡單而可降低電路成本。特別是，迴轉率強化電路僅在輸入電壓信號與輸出電壓信號的電壓位準具有差異時才協助快速導通運算放大器的輸出級，且是提供補償電壓至運算放大器的負載級或輸出級，如此可避免消耗過多的電流。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、1700~171n‧‧‧緩衝電路

110‧‧‧運算放大器

112‧‧‧輸入級

114‧‧‧負載級

116‧‧‧輸出級

120、220、620、720‧‧‧迴轉率強化電路

310、320、330、340、350、360、370、380、511~522‧‧‧波形

1000‧‧‧源極驅動電路

1100‧‧‧移位暫存器

1300‧‧‧資料鎖存器

1500‧‧‧數位至類比轉換器

1700‧‧‧輸出緩衝器

A1~An‧‧‧類比電壓信號

CLK‧‧‧時脈信號

CS‧‧‧控制信號

DL1~DLn‧‧‧鎖存資料

DP_N‧‧‧N型差動對

DP_P‧‧‧P型差動對

GND‧‧‧接地端

GV‧‧‧灰階電壓

I1‧‧‧第一電流源

I2‧‧‧第二電流源

IL‧‧‧負載電流

LD1‧‧‧第一負載電路

LD2‧‧‧第二負載電路

LE‧‧‧外部的負載

LE1~LEn‧‧‧閂鎖信號

LL‧‧‧線閂鎖信號

MN1~MN8、MN2C、MN4C、MN6C、MN7C‧‧‧N型電晶體

MP1~MP8、MP2C、MP4C、MP6C、MP7C‧‧‧P型電晶體

PDATA‧‧‧畫素資料

SO‧‧‧驅動信號

SO1~SOn‧‧‧源極驅動信號

SP1‧‧‧第一連接端

SP‧‧‧第二連接端

S_PLU‧‧‧起始脈衝信號

SN1‧‧‧第三連接端

SN‧‧‧第四連接端

SW‧‧‧開關

TL1‧‧‧第一負載端

TL2‧‧‧第二負載端

TL3‧‧‧第三負載端

TL4‧‧‧第四負載端

VB1、VB2、VB3、VB4‧‧‧偏壓電壓

VDD‧‧‧電源端

VI‧‧‧輸入電壓信號

VO‧‧‧輸出電壓信號

下面的所附圖式是本發明之說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。 圖1是依照本發明一實施例所繪示的具強化迴轉率的緩衝電路的電路方塊示意圖。 圖2是依照本發明一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。 圖3是圖2的緩衝電路的運作時序示意圖。 圖4是依照本發明另一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。 圖5是圖4的緩衝電路的運作時序示意圖。 圖6是依照本發明又一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。 圖7是依照本發明又一實施例所繪示的具強化迴轉率的緩衝電路的電路架構示意圖。 圖8是依照本發明一實施例所繪示的源極驅動電路的電路方塊示意圖。

100、200、300、400‧‧‧緩衝電路

110‧‧‧運算放大器

112‧‧‧輸入級

114‧‧‧負載級

116‧‧‧輸出級

120、220、620、720‧‧‧迴轉率強化電路

CS‧‧‧控制信號

GND‧‧‧接地端

IL‧‧‧負載電流

LE‧‧‧外部的負載

SO‧‧‧驅動信號

SW‧‧‧開關

VDD‧‧‧電源端

VI‧‧‧輸入電壓信號

VO‧‧‧輸出電壓信號

Claims (13)

1. 一種具強化迴轉率的緩衝電路，包括：一運算放大器，包括：一輸入級，用以接收一輸入電壓信號與一輸出電壓信號，並且判定該輸入電壓信號與該輸出電壓信號之間的一電壓差；一負載級，耦接至該輸入級以產生對應於該電壓差的負載電流；以及一輸出級，耦接至該負載級並產生該輸出電壓信號；以及一迴轉率強化電路，耦接至該負載級，用以根據該輸入電壓信號與該輸出電壓信號之間的該電壓差而直接提供一補償電壓至該負載級或該輸出級，以使該輸出級反應於該補償電壓而降低該輸出電壓信號的轉換時間。
2. 如申請專利範圍第1項所述的緩衝電路，其中該負載級包括：一第一負載電路，用以做為該輸入級的一N型差動對的負載，且具有第一連接端以及第二連接端；一第二負載電路，用以做為該輸入級的一P型差動對的負載，且具有第三連接端以及第四連接端；一第一電流源，耦接在該第一連接端與該第三連接端之間；以及 一第二電流源，耦接在該第二連接端與該第四連接端之間，其中該輸出級耦接到該第二連接端與該第四連接端，該迴轉率強化電路耦接到該第一連接端、該第二連接端、該第三連接端與該第四連接端之中的任兩連接端，且該迴轉率強化電路透過該任兩連接端而直接提供該補償電壓至該負載級或該輸出級。
3. 如申請專利範圍第2項所述的緩衝電路，其中該迴轉率強化電路耦接到該第二連接端與該第四連接端，其中：當該輸入電壓信號的電壓值大於該輸出電壓信號的電壓值達一第一預設電壓值時，該迴轉率強化電路直接產生該補償電壓以降低該第二連接端上的電壓值；以及當該輸出電壓信號的電壓值大於該輸入電壓信號的電壓值達一第二預設電壓值時，該迴轉率強化電路直接產生該補償電壓以拉昇該第四連接端上的電壓值。
4. 如申請專利範圍第3項所述的緩衝電路，其中該迴轉率強化電路包括：一第二P型電晶體，其閘極端用以接收該輸入電壓信號，其源極端用以接收該輸出電壓信號，且其汲極端耦接到該第四連接端；以及一第二N型電晶體，其閘極端用以接收該輸入電壓信號，其源極端用以接收該輸出電壓信號，且其汲極端耦接到該第二連接端。
5. 如申請專利範圍第2項所述的緩衝電路，其中該迴轉率強化電路耦接到該第一連接端與該第三連接端，其中：當該輸入電壓信號的電壓值大於該輸出電壓信號的電壓值達一第一預設電壓值時，該迴轉率強化電路直接產生該補償電壓以拉昇該第三連接端上的電壓值，從而降低該第二連接端上的電壓值；以及當該輸出電壓信號的電壓值大於該輸入電壓信號的電壓值達一第二預設電壓值時，該迴轉率強化電路直接產生該補償電壓以降低該第一連接端上的電壓值，從而拉昇該第四連接端上的電壓值。
6. 如申請專利範圍第5項所述的緩衝電路，其中該迴轉率強化電路包括：一第二P型電晶體，其閘極端用以接收該輸出電壓信號，其源極端用以接收該輸入電壓信號，且其汲極端耦接到該第三連接端；以及一第二N型電晶體，其閘極端用以接收該輸出電壓信號，其源極端用以接收該輸入電壓信號，且其汲極端耦接到該第一連接端。
7. 如申請專利範圍第2項所述的緩衝電路，其中該迴轉率強化電路耦接到該第三連接端與該第四連接端，其中：當該輸入電壓信號的電壓值大於該輸出電壓信號的電壓值達一第一預設電壓值時，該迴轉率強化電路直接產生該補償電壓以 拉昇該第三連接端上的電壓值，從而降低該第二連接端上的電壓值；以及當該輸出電壓信號的電壓值大於該輸入電壓信號的電壓值達一第二預設電壓值時，該迴轉率強化電路直接產生該補償電壓以拉昇該第四連接端上的電壓值。
8. 如申請專利範圍第7項所述的緩衝電路，其中該迴轉率強化電路包括：一第二P型電晶體，其閘極端用以接收該輸出電壓信號，其源極端用以接收該輸入電壓信號，且其汲極端耦接到該第三連接端；以及一第三P型電晶體，其閘極端用以接收該輸入電壓信號，其源極端用以接收該輸出電壓信號，且其汲極端耦接到該第四連接端。
9. 如申請專利範圍第2項所述的緩衝電路，其中該迴轉率強化電路耦接到該第一連接端與該第二連接端，其中：當該輸入電壓信號的電壓值大於該輸出電壓信號的電壓值達一第一預設電壓值時，該迴轉率強化電路直接產生該補償電壓以降低該第二連接端上的電壓值；以及當該輸出電壓信號的電壓值大於該輸入電壓信號的電壓值達一第二預設電壓值時，該迴轉率強化電路直接產生該補償電壓以降低該第一連接端上的電壓值，從而拉昇該第四連接端上的電壓值。
10. 如申請專利範圍第9項所述的緩衝電路，其中該迴轉率強化電路包括：一第二N型電晶體，其閘極端用以接收該輸入電壓信號，其源極端用以接收該輸出電壓信號，且其汲極端耦接到該第二連接端；以及一第三N型電晶體，其閘極端用以接收該輸出電壓信號，其源極端用以接收該輸入電壓信號，且其汲極端耦接到該第一連接端。
11. 如申請專利範圍第2項所述的緩衝電路，其中該第一負載電路更具有第一負載端與第二負載端，該第二負載電路更具有第三負載端與第四負載端，該第一負載電路透過該第一負載端與該第二負載端耦接到該N型差動對，該第二負載電路透過該第三負載端與該第四負載端耦接到該P型差動對，其中該第一負載電路包括：一第一P型電晶體，其源極端耦接到一電源端，其閘極端耦接到該第一連接端，其汲極端耦接到該第一負載端；一第二P型電晶體，其源極端耦接到該電源端，其閘極端耦接到該第一連接端，其汲極端耦接到該第二負載端；一第三P型電晶體，其源極端耦接到該第一負載端，其閘極端用以接收一第一偏壓電壓，其汲極端耦接到該第一連接端；以及一第四P型電晶體，其源極端耦接到該第二負載端，其 閘極端用以接收該第一偏壓電壓，其汲極端耦接到該第二連接端，其中該第二負載電路包括：一第一N型電晶體，其源極端耦接到一接地端，其閘極端耦接到該第三連接端，其汲極端耦接到該第三負載端；一第二N型電晶體，其源極端耦接到該接地端，其閘極端耦接到該第三連接端，其汲極端耦接到該第四負載端；一第三N型電晶體，其源極端耦接到該第三負載端，其閘極端用以接收一第二偏壓電壓，其汲極端耦接到該第三連接端；以及一第四N型電晶體，其源極端耦接到該第四負載端，其閘極端用以接收該第二偏壓電壓，其汲極端耦接到該第四連接端。
12. 如申請專利範圍第2項所述的緩衝電路，其中該輸出級包括：一第一P型電晶體，其閘極端耦接到該第二連接端，且其源極端耦接到一電源端；以及一第一N型電晶體，其閘極端耦接到該第四連接端，其源極端耦接到一接地端，且其汲極端耦接到該第一P型電晶體的汲極端以產生該輸出電壓信號。
13. 一種源極驅動電路，用以驅動一顯示面板，該源極驅動電路包括： 一移位暫存器，用以接收一時脈信號以及一起始脈衝信號以循序地產生多個閂鎖信號；一資料鎖存器，用以根據該些閂鎖信號而循序地鎖存畫素資料以做為多個鎖存資料，並根據一線閂鎖信號而同時輸出該些鎖存資料；一數位至類比轉換器，用以根據灰階電壓產生對應於該些鎖存資料的多個類比電壓信號；以及一輸出緩衝器，包括多個如申請專利範圍第1項所述的緩衝電路，其中該些緩衝電路中的每一者用以接收該些類比電壓信號的一對應者以做為該輸入電壓信號，並產生該輸出電壓信號以做為一源極驅動信號。