JP3888350B2 - 演算増幅器及びこれを用いた駆動回路 - Google Patents
演算増幅器及びこれを用いた駆動回路 Download PDFInfo
- Publication number
- JP3888350B2 JP3888350B2 JP2003412269A JP2003412269A JP3888350B2 JP 3888350 B2 JP3888350 B2 JP 3888350B2 JP 2003412269 A JP2003412269 A JP 2003412269A JP 2003412269 A JP2003412269 A JP 2003412269A JP 3888350 B2 JP3888350 B2 JP 3888350B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output node
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1に本実施形態の演算増幅器を適用した液晶装置のブロック図の例を示す。
図2に、図1のデータ線駆動回路520の構成例を示す。
図3に、図1の走査線駆動回路530の構成例を示す。
近年、表示画像の高精細化や表示パネルのサイズの拡大によって、表示パネルのデータ線の数が増加する傾向にある。表示パネルのデータ線の数が増加すると、隣接するデータ線間の距離が小さくなって配線容量が増えていく。従って、所定の時間内にデータ線を駆動するためには、駆動能力の高い演算増幅器を用いることが求められる。
本実施形態における演算増幅器では、p型差動増幅回路100、n型差動増幅回路110、第1の補助回路130、及び第2の補助回路140の電流源の動作時の電流値を工夫することで、更に発振しにくくして回路の安定性を向上させることができる。
110 n型差動増幅回路(第2の導電型差動増幅回路)、
120 出力回路、130 第1の補助回路、132 第1の電流制御回路、
140 第2の補助回路、142 第2の電流制御回路、
VDD 高電位側の電源電圧(第1の電源電圧)、Vin 入力信号、
Vout 出力信号、VSS 低電位側の電源電圧(第2の電源電圧)、
PA1 第1の電流駆動トランジスタ、PA2 第2の電流駆動トランジスタ、
PS7、PS8、PT1、PT2、PT3、PT4 p型トランジスタ、
PS5 第5の電流駆動トランジスタ、PS6 第6の電流駆動トランジスタ、
PTO1 第2の駆動トランジスタ、
NA3 第3の電流駆動トランジスタ、NA4 第4の電流駆動トランジスタ、
NS5、NS6、NT1、NT2、NT3、NT4 n型トランジスタ、
NS7 第7の電流駆動トランジスタ、NS8 第8の電流駆動トランジスタ、
NTO1 第1の駆動トランジスタ
Claims (5)
- 各トランジスタのソースが第1の電流源に接続されると共に、入力信号及び出力信号が各トランジスタのゲートに入力される第1の導電型の第1の差動トランジスタ対と、前記第1の差動トランジスタ対の各トランジスタのドレイン電流を生成する第1のカレントミラー回路とを有する第1の導電型差動増幅回路と、
各トランジスタのソースが第2の電流源に接続されると共に、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第2の導電型の第2の差動トランジスタ対と、前記第2の差動トランジスタ対の各トランジスタのドレイン電流を生成する第2のカレントミラー回路とを有する第2の導電型差動増幅回路と、
前記入力信号及び前記出力信号に基づいて、前記第1の差動トランジスタ対を構成する2つのトランジスタのドレインである第1の出力ノード及び第1の反転出力ノードのうち少なくとも一方を駆動する第1の補助回路と、
前記入力信号及び前記出力信号に基づいて、前記第2の差動トランジスタ対を構成する2つのトランジスタのドレインである第2の出力ノード及び第2の反転出力ノードのうち少なくとも一方を駆動する第2の補助回路と、
前記第1の出力ノードの電圧に基づいてそのゲート電圧が制御される第2の導電型の第1の駆動トランジスタと、そのドレインが前記第1の駆動トランジスタのドレインに接続され前記第2の出力ノードの電圧に基づいてそのゲート電圧が制御される第1の導電型の第2の駆動トランジスタとを有し、前記第1の駆動トランジスタのドレインの電圧を前記出力信号として出力する出力回路とを含み、
前記第1の補助回路が、
各トランジスタのソースに第1の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第1の出力ノード及び前記第1の反転出力ノードに接続された第1の導電型の第1及び第2の電流駆動トランジスタと、
前記入力信号及び前記出力信号に基づいて前記第1及び第2の電流駆動トランジスタのゲート電圧を制御する第1の電流制御回路とを含み、
前記第1の電流制御回路が、
一端に第2の電源電圧が供給された第3の電流源と、
前記第3の電流源の他端に各トランジスタのソースが接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第2の導電型の第3の差動トランジスタ対と、
各トランジスタのソースに前記第1の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第3の差動トランジスタ対の各トランジスタのドレインに接続され、各トランジスタのゲート及びドレインが接続された第1の導電型の第5及び第6の電流駆動トランジスタとを含み、
前記第3の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記入力信号が入力されるトランジスタのドレインが前記第2の電流駆動トランジスタのゲートに接続され、
前記第3の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記出力信号が入力されるトランジスタのドレインが前記第1の電流駆動トランジスタのゲートに接続され、
前記第2の補助回路が、
各トランジスタのソースに前記第2の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第2の出力ノード及び前記第2の反転出力ノードに接続された第2の導電型の第3及び第4の電流駆動トランジスタと、
前記入力信号及び前記出力信号に基づいて前記第3及び第4の電流駆動トランジスタのゲート電圧を制御する第2の電流制御回路とを含み、
前記第2の電流制御回路が、
一端に前記第1の電源電圧が供給された第4の電流源と、
前記第4の電流源の他端に各トランジスタのソースが接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第1の導電型の第4の差動トランジスタ対と、
各トランジスタのソースに前記第2の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第4の差動トランジスタ対の各トランジスタのドレインに接続され、各トランジスタのゲート及びドレインが接続された第2の導電型の第7及び第8の電流駆動トランジスタとを含み、
前記第4の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記入力信号が入力されるトランジスタのドレインが前記第4の電流駆動トランジスタのゲートに接続され、
前記第4の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記出力信号が入力されるトランジスタのドレインが前記第3の電流駆動トランジスタのゲートに接続され、
前記入力信号の電圧が、前記第1の電源電圧以下の電圧であり、且つ前記第1の差動トランジスタ対を構成するトランジスタのうち前記入力信号がゲートに入力されるトランジスタの閾値電圧の絶対値だけ前記第1の電源電圧より低電位の電圧より高いとき、
前記第1の電流制御回路が、
前記第1の出力ノード及び前記第1の反転出力ノードの少なくとも一方を駆動するように前記第1及び第2の電流駆動トランジスタのゲート電圧を制御し、
前記入力信号の電圧が、前記第2の差動トランジスタ対を構成するトランジスタのうち前記入力信号がゲートに入力されるトランジスタの閾値電圧だけ前記第2の電源電圧より高電位の電圧以下であり、且つ前記第2の電源電圧より高いとき、
前記第2の電流制御回路が、
前記第2の出力ノード及び前記第2の反転出力ノードの少なくとも一方を駆動するように前記第3及び第4の電流駆動トランジスタのゲート電圧を制御し、
前記第1及び第3の電流源の動作時の電流値が等しく、かつ前記第2及び第4の電流源の動作時の電流値が等しいことを特徴とする演算増幅器。 - 入力信号及び出力信号の差分を増幅する第1の導電型差動増幅回路と、
前記入力信号及び前記出力信号の差分を増幅する第2の導電型差動増幅回路と、
前記入力信号及び前記出力信号に基づいて、前記第1の導電型差動増幅回路の第1の出力ノード及び第1の反転出力ノードのうち少なくとも一方を駆動する第1の補助回路と、
前記入力信号及び前記出力信号に基づいて、前記第2の導電型差動増幅回路の第2の出力ノード及び第2の反転出力ノードのうち少なくとも一方を駆動する第2の補助回路と、
前記第1及び第2の出力ノードの電圧に基づいて前記出力信号を生成する出力回路とを含み、
前記第1の導電型差動増幅回路が、
一端に第1の電源電圧が供給される第1の電流源と、
各トランジスタのソースが前記第1の電流源の他端に接続され、各トランジスタのドレインがそれぞれ前記第1の出力ノード及び前記第1の反転出力ノードに接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第1の導電型の第1の差動トランジスタ対と、
ゲート同士が互いに接続された第2の導電型の第1のトランジスタ対を有する第1のカレントミラー回路とを含み、
前記第1のトランジスタ対を構成する各トランジスタのソースに第2の電源電圧が供給され、該各トランジスタのドレインがそれぞれ前記第1の出力ノード及び前記第1の反転出力ノードに接続され、前記第1のトランジスタ対を構成するトランジスタのうち前記第1の反転出力ノードに接続されるトランジスタのドレイン及びゲートが接続され、
前記第2の導電型差動増幅回路が、
一端に前記第2の電源電圧が供給される第2の電流源と、
各トランジスタのソースが前記第2の電流源の他端に接続され、各トランジスタのドレインがそれぞれ前記第2の出力ノード及び前記第2の反転出力ノードに接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第2の導電型の第2の差動トランジスタ対と、
ゲート同士が互いに接続された第1の導電型の第2のトランジスタ対を有する第2のカレントミラー回路とを含み、
前記第2のトランジスタ対を構成する各トランジスタのソースに第1の電源電圧が供給され、該各トランジスタのドレインがそれぞれ前記第2の出力ノード及び前記第2の反転出力ノードに接続され、前記第2のトランジスタ対を構成するトランジスタのうち前記第2の反転出力ノードに接続されるトランジスタのドレイン及びゲートが接続され、
前記第1の補助回路が、
各トランジスタのソースに前記第1の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第1の出力ノード及び前記第1の反転出力ノードに接続された第1の導電型の第1及び第2の電流駆動トランジスタと、
前記入力信号及び前記出力信号に基づいて前記第1及び第2の電流駆動トランジスタのゲート電圧を制御する第1の電流制御回路とを含み、
前記第1の電流制御回路が、
一端に前記第2の電源電圧が供給された第3の電流源と、
前記第3の電流源の他端に各トランジスタのソースが接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第2の導電型の第3の差動トランジスタ対と、
各トランジスタのソースに前記第1の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第3の差動トランジスタ対の各トランジスタのドレインに接続され、各トランジスタのゲート及びドレインが接続された第1の導電型の第5及び第6の電流駆動トランジスタとを含み、
前記第3の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記入力信号が入力されるトランジスタのドレインが前記第2の電流駆動トランジスタのゲートに接続され、
前記第3の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記出力信号が入力されるトランジスタのドレインが前記第1の電流駆動トランジスタのゲートに接続され、
前記第2の補助回路が、
各トランジスタのソースに前記第2の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第2の出力ノード及び前記第2の反転出力ノードに接続された第2の導電型の第3及び第4の電流駆動トランジスタと、
前記入力信号及び前記出力信号に基づいて前記第3及び第4の電流駆動トランジスタのゲート電圧を制御する第2の電流制御回路とを含み、
前記第2の電流制御回路が、
一端に前記第1の電源電圧が供給された第4の電流源と、
前記第4の電流源の他端に各トランジスタのソースが接続され、前記入力信号及び前記出力信号が各トランジスタのゲートに入力される第1の導電型の第4の差動トランジスタ対と、
各トランジスタのソースに前記第2の電源電圧が供給され、各トランジスタのドレインがそれぞれ前記第4の差動トランジスタ対の各トランジスタのドレインに接続され、各トランジスタのゲート及びドレインが接続された第2の導電型の第7及び第8の電流駆動トランジスタとを含み、
前記第4の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記入力信号が入力されるトランジスタのドレインが前記第4の電流駆動トランジスタのゲートに接続され、
前記第4の差動トランジスタ対を構成するトランジスタのうちそのゲートに前記出力信号が入力されるトランジスタのドレインが前記第3の電流駆動トランジスタのゲートに接続され、
前記出力回路が、
前記第2の出力ノードにそのゲートが接続された第1の導電型の第2の駆動トランジスタと、
前記第1の出力ノードにそのゲートが接続され、前記第2の駆動トランジスタのドレインにそのドレインが接続された第2の導電型の第1の駆動トランジスタとを含み、該ドレインの電圧を前記出力信号として出力し、
前記入力信号の電圧が、前記第1の電源電圧以下の電圧であり、且つ前記第1の差動トランジスタ対を構成するトランジスタのうち前記入力信号がゲートに入力されるトランジスタの閾値電圧の絶対値だけ前記第1の電源電圧より低電位の電圧より高いとき、
前記第1の電流制御回路が、
前記第1の出力ノード及び前記第1の反転出力ノードの少なくとも一方を駆動するように前記第1及び第2の電流駆動トランジスタのゲート電圧を制御し、
前記入力信号の電圧が、前記第2の差動トランジスタ対を構成するトランジスタのうち前記入力信号がゲートに入力されるトランジスタの閾値電圧だけ前記第2の電源電圧より高電位の電圧以下であり、且つ前記第2の電源電圧より高いとき、
前記第2の電流制御回路が、
前記第2の出力ノード及び前記第2の反転出力ノードの少なくとも一方を駆動するように前記第3及び第4の電流駆動トランジスタのゲート電圧を制御し、
前記第1及び第3の電流源の動作時の電流値が等しく、かつ前記第2及び第4の電流源の動作時の電流値が等しいことを特徴とする演算増幅器。 - 請求項1又は2において、
前記第1〜第4の電流源の各電流源の動作時の電流値が等しいことを特徴とする演算増幅器。 - 請求項3において、
前記第6の電流駆動トランジスタの電流駆動能力に対する前記第1の電流駆動トランジスタの電流駆動能力の比、前記第5の電流駆動トランジスタの電流駆動能力に対する前記第2の電流駆動トランジスタの電流駆動能力の比、前記第8の電流駆動トランジスタの電流駆動能力に対する前記第3の電流駆動トランジスタの電流駆動能力の比、及び前記第7の電流駆動トランジスタの電流駆動能力に対する前記第4の電流駆動トランジスタの電流駆動能力の比のうち少なくとも1つが、1より大きいことを特徴とする演算増幅器。 - 複数の走査線と複数のデータ線と走査線及びデータ線により特定される画素電極とを有する電気光学装置を駆動するための駆動回路であって、
データ線ごとに設けられる請求項1乃至4のいずれか記載の演算増幅器と、
データ線ごとに設けられ、前記演算増幅器への入力信号としてデータ電圧を生成するデータ電圧生成回路とを含むことを特徴とする駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412269A JP3888350B2 (ja) | 2003-12-10 | 2003-12-10 | 演算増幅器及びこれを用いた駆動回路 |
US11/008,818 US7116171B2 (en) | 2003-12-10 | 2004-12-09 | Operational amplifier and driver circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003412269A JP3888350B2 (ja) | 2003-12-10 | 2003-12-10 | 演算増幅器及びこれを用いた駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175811A JP2005175811A (ja) | 2005-06-30 |
JP3888350B2 true JP3888350B2 (ja) | 2007-02-28 |
Family
ID=34650467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003412269A Expired - Fee Related JP3888350B2 (ja) | 2003-12-10 | 2003-12-10 | 演算増幅器及びこれを用いた駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7116171B2 (ja) |
JP (1) | JP3888350B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3739361B2 (ja) * | 2003-02-26 | 2006-01-25 | ローム株式会社 | 半導体集積回路装置 |
US7432762B2 (en) * | 2006-03-30 | 2008-10-07 | Agere Systems Inc. | Circuit having enhanced input signal range |
US8558852B2 (en) | 2006-11-30 | 2013-10-15 | Seiko Epson Corporation | Source driver, electro-optical device, and electronic instrument |
US7596039B2 (en) * | 2007-02-14 | 2009-09-29 | Micron Technology, Inc. | Input-output line sense amplifier having adjustable output drive capability |
US8174475B2 (en) | 2007-10-16 | 2012-05-08 | Seiko Epson Corporation | D/A conversion circuit, data driver, integrated circuit device, and electronic instrument |
JP4492694B2 (ja) | 2007-12-20 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
US8115786B2 (en) * | 2008-04-02 | 2012-02-14 | Himax Technologies Limited | Liquid crystal driving circuit |
JP5486259B2 (ja) * | 2009-09-29 | 2014-05-07 | セイコーインスツル株式会社 | 差動増幅器 |
TW201223137A (en) * | 2010-11-25 | 2012-06-01 | Novatek Microelectronics Corp | Operational amplifier and display driving circuit using the same |
JP5623883B2 (ja) * | 2010-11-29 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバ |
CN102487266A (zh) * | 2010-12-02 | 2012-06-06 | 联咏科技股份有限公司 | 运算放大器与应用其的显示驱动电路 |
JP6076332B2 (ja) * | 2012-03-30 | 2017-02-08 | シャープ株式会社 | 表示装置 |
WO2014139151A1 (en) * | 2013-03-15 | 2014-09-18 | Silicon Image, Inc. | Line driver with separate pre-driver for feed-through capacitance |
CN109243397B (zh) * | 2018-11-12 | 2021-03-19 | 惠科股份有限公司 | 显示控制装置以及显示设备 |
EP4345901A4 (en) * | 2021-08-31 | 2024-07-10 | Boe Technology Group Co Ltd | DISPLAY SUBSTRATE AND DISPLAY BOARD |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
US5212457A (en) * | 1992-05-19 | 1993-05-18 | At&T Bell Laboratories | Input buffer with reduced offset for operational amplifiers or the like |
JP3399329B2 (ja) * | 1997-12-09 | 2003-04-21 | 株式会社村田製作所 | 演算増幅器 |
US6605993B2 (en) * | 2000-05-16 | 2003-08-12 | Fujitsu Limited | Operational amplifier circuit |
JP4744686B2 (ja) * | 2000-12-06 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
US6586998B2 (en) * | 2001-03-02 | 2003-07-01 | Micrel, Incorporated | Output stage and method of enhancing output gain |
KR100542685B1 (ko) * | 2001-06-18 | 2006-01-16 | 매그나칩 반도체 유한회사 | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 |
JP3908013B2 (ja) | 2001-11-19 | 2007-04-25 | Necエレクトロニクス株式会社 | 表示制御回路及び表示装置 |
US6710660B1 (en) * | 2002-09-17 | 2004-03-23 | National Semiconductor Corporation | Class B power buffer with rail to rail output swing and small deadband |
-
2003
- 2003-12-10 JP JP2003412269A patent/JP3888350B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-09 US US11/008,818 patent/US7116171B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050127998A1 (en) | 2005-06-16 |
JP2005175811A (ja) | 2005-06-30 |
US7116171B2 (en) | 2006-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4172471B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
KR100724027B1 (ko) | 소스 드라이버, 전기 광학 장치, 전자 기기 및 구동 방법 | |
KR100682431B1 (ko) | 소스 드라이버, 전기 광학 장치 및 구동 방법 | |
KR100523883B1 (ko) | 구동 회로, 및 구동 방법 | |
US7477271B2 (en) | Data driver, display device, and method for controlling data driver | |
JP3791354B2 (ja) | 演算増幅回路、駆動回路、及び駆動方法 | |
KR100523884B1 (ko) | 연산 증폭 회로, 구동 회로, 및 구동 방법 | |
JP2006318381A (ja) | 電圧発生回路 | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
JP2007181026A (ja) | 差動増幅器とデータドライバ及び表示装置 | |
JP3900147B2 (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP5236434B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP3922261B2 (ja) | データドライバ及び表示装置 | |
JP2005284271A (ja) | コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法 | |
JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP2007037191A (ja) | 電圧生成回路、データドライバ及び表示装置 | |
JP4293162B2 (ja) | 演算増幅器 | |
JP2012109848A (ja) | 差動増幅回路および液晶表示装置 | |
JP4858250B2 (ja) | コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法 | |
JP4729982B2 (ja) | 演算増幅器、駆動回路及び電気光学装置 | |
JP2006136004A (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP4386116B2 (ja) | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 | |
JP4882819B2 (ja) | 電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |