JP4293162B2 - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP4293162B2 JP4293162B2 JP2005151090A JP2005151090A JP4293162B2 JP 4293162 B2 JP4293162 B2 JP 4293162B2 JP 2005151090 A JP2005151090 A JP 2005151090A JP 2005151090 A JP2005151090 A JP 2005151090A JP 4293162 B2 JP4293162 B2 JP 4293162B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- type
- potential
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
入力電圧及び出力電圧それぞれがゲートに供給されるN型の差動トランジスタ対と、前記差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するN型の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する差動増幅器と、
高電位電源側に設けられ、前記差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するP型の駆動トランジスタとを含み、
前記電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタである演算増幅器に関係する。
前記電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より低電位に設定されてもよい。
前記電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より、前記差動トランジスタ対を構成するトランジスタの閾値電圧以上、低い電位に設定されてもよい。
入力電圧及び出力電圧それぞれがゲートに供給されるN型の第1の差動トランジスタ対と、前記第1の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するN型の第1の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第1の差動増幅器と、
前記入力電圧及び前記出力電圧それぞれがゲートに供給されるP型の第2の差動トランジスタ対と、前記第2の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するP型の第2の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第2の差動増幅器と、
高電位電源側に設けられ、前記第1の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するP型の第1の駆動トランジスタと、
低電位電源側に設けられ、前記第2の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するN型の第2の駆動トランジスタとを含み、
前記第1及び第2の電流源トランジスタのうち前記第1の電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタである演算増幅器に関係する。
前記第1の電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より低電位に設定されてもよい。
前記第1の電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より、前記第1の差動トランジスタ対を構成するトランジスタの閾値電圧以上、低い電位に設定されてもよい。
前記第2の電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタであってもよい。
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタは、
トリプルウェル構造のトランジスタであってもよい。
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタは、
エピウェーハ構造のトランジスタであってもよい。
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に制御されるトランジスタは、
SOI(Silicon On Insulator)構造のトランジスタであってもよい。
複数の走査線と複数のデータ線と走査線及びデータ線により特定される画素電極とを有する電気光学装置を駆動するための駆動回路であって、
データ線毎にデータ電圧を生成するデータ電圧生成回路と、
各データ線毎に設けられ、前記データ電圧生成回路によって生成されるデータ電圧に基づいて各データ線を駆動する上記のいずれかの演算増幅器とを含む駆動回路に関係する。
複数の走査線と、
複数のデータ線と、
複数の画素電極と、
前記複数の走査線を走査する走査線駆動回路と、
前記複数のデータ線を駆動する上記記載の駆動回路とを含む電気光学装置に関係する。
図1に、本実施形態の電気光学装置を含む表示装置の構成例のブロック図を示す。図1の表示装置は、本実施形態の演算増幅器を適用した駆動回路(図1ではデータ線駆動回路)を含み、液晶装置としての機能を実現する。本実施形態の電気光学装置は、液晶パネルとしての機能を実現する。
図3に、図1又は図2のデータ線駆動回路520の構成例を示す。
図4に、図1又は図2の走査線駆動回路530の構成例を示す。
近年、表示画像の高精細化や液晶パネルの画面サイズの拡大によって、液晶パネルのデータ線の数が増加する傾向にある。液晶パネルのデータ線の数が増加すると、隣接するデータ線間の距離が小さくなって配線容量が増えていく。従って、所定の時間内にデータ線を駆動するためには、駆動能力の高い演算増幅器を用いることが求められる。
図5に、本実施形態の第1の構成例の演算増幅器の回路図を示す。
第1の構成例では、演算増幅器がP型半導体基板に形成される場合について説明したが、本実施形態はこれに限定されるものではない。第1の構成例の変形例では、演算増幅器がN型半導体基板に形成される。
第1の構成例ではA級の演算増幅器に適用した場合ついて説明したが、本実施形態ではA級の演算増幅器に限定されるものではない。第2の構成例では、AB級の演算増幅器について適用した場合について説明する。
なお第2の構成例では、N型の差動増幅器210及びP型の差動増幅器220のうちN型の差動増幅器210の電流源トランジスタCS1のみがトリプルウェル構造である場合について説明したが、これに限定されるものではない。
第2の構成例の第1の変形例では、演算増幅器がP型半導体基板に形成される場合について説明したが、本実施形態はこれに限定されるものではない。第2の構成例の第2の変形例では、演算増幅器がN型半導体基板に形成される。
第2の構成例の第2の変形例では、演算増幅器がP型半導体基板に形成される場合について説明したが、本実施形態はこれに限定されるものではない。第2の構成例の第3の変形例では、演算増幅器がN型半導体基板に形成される。
CM1 カレントミラー回路、 CS1 電流源トランジスタ、
DIF1 差動トランジスタ対、 DQP1 駆動トランジスタ、
DQN1、QN1、QN2 N型のトランジスタ、
QP1、QP2 P型のトランジスタ、 VDD 高電位側電源の電圧、
VEE 第2の低電位側電源の電圧、 Vin 入力電圧、 VNW1 ウェル電圧、
Vout 出力電圧、 VREF1、VREF2 ゲート電圧、
VSS 第1の低電位側電源(接地電源)の電圧
Claims (3)
- 入力電圧及び出力電圧それぞれがゲートに供給されるN型の差動トランジスタ対と、前記差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するN型の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する差動増幅器と、
高電位電源側に設けられ、前記差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するP型の駆動トランジスタとを含み、
前記電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタであり、
前記電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より低電位に設定されることを特徴とする演算増幅器。 - 入力電圧及び出力電圧それぞれがゲートに供給されるN型の第1の差動トランジスタ対と、前記第1の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するN型の第1の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第1の差動増幅器と、
前記入力電圧及び前記出力電圧それぞれがゲートに供給されるP型の第2の差動トランジスタ対と、前記第2の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するP型の第2の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第2の差動増幅器と、
高電位電源側に設けられ、前記第1の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するP型の第1の駆動トランジスタと、
低電位電源側に設けられ、前記第2の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するN型の第2の駆動トランジスタとを含み、
前記第1及び第2の電流源トランジスタのうち前記第1の電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタであり、
前記第1の電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より低電位に設定されることを特徴とする演算増幅器。 - 入力電圧及び出力電圧それぞれがゲートに供給されるN型の第1の差動トランジスタ対と、前記第1の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するN型の第1の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第1の差動増幅器と、
前記入力電圧及び前記出力電圧それぞれがゲートに供給されるP型の第2の差動トランジスタ対と、前記第2の差動トランジスタ対を構成するトランジスタのドレイン電流の和を生成するP型の第2の電流源トランジスタとを有し、前記入力電圧及び前記出力電圧の差分を増幅する第2の差動増幅器と、
高電位電源側に設けられ、前記第1の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するP型の第1の駆動トランジスタと、
低電位電源側に設けられ、前記第2の差動増幅器の出力ノードの電圧に基づいてゲート制御され、そのドレイン電圧を前記出力電圧として生成するN型の第2の駆動トランジスタとを含み、
前記第1及び第2の電流源トランジスタのうち前記第1の電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタであり、
前記第1の電流源トランジスタのチャネル領域が形成される不純物層が、接地電源の電位より、前記第1の差動トランジスタ対を構成するトランジスタの閾値電圧以上、低い電位に設定され、
前記第2の電流源トランジスタは、
そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されることを特徴とする演算増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005151090A JP4293162B2 (ja) | 2005-05-24 | 2005-05-24 | 演算増幅器 |
US11/432,316 US20060267679A1 (en) | 2005-05-24 | 2006-05-12 | Operational amplifier, driver circuit, and electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005151090A JP4293162B2 (ja) | 2005-05-24 | 2005-05-24 | 演算増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332864A JP2006332864A (ja) | 2006-12-07 |
JP4293162B2 true JP4293162B2 (ja) | 2009-07-08 |
Family
ID=37462597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005151090A Expired - Fee Related JP4293162B2 (ja) | 2005-05-24 | 2005-05-24 | 演算増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060267679A1 (ja) |
JP (1) | JP4293162B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4729982B2 (ja) * | 2005-05-31 | 2011-07-20 | セイコーエプソン株式会社 | 演算増幅器、駆動回路及び電気光学装置 |
JP2008032812A (ja) * | 2006-07-26 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 出力駆動装置および表示装置 |
KR101604380B1 (ko) * | 2010-04-22 | 2016-03-18 | 삼성전자 주식회사 | 반도체 집적 회로 장치 |
JP6428311B2 (ja) * | 2015-01-28 | 2018-11-28 | セイコーエプソン株式会社 | 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
JP3435292B2 (ja) * | 1996-08-29 | 2003-08-11 | 富士通株式会社 | オペアンプ回路 |
JP2002042467A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 電圧降圧回路およびそれを備える半導体集積回路装置 |
JP3934551B2 (ja) * | 2000-12-07 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体集積回路、液晶駆動装置および液晶表示システム |
CN1212598C (zh) * | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
KR100542685B1 (ko) * | 2001-06-18 | 2006-01-16 | 매그나칩 반도체 유한회사 | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 |
JP3908013B2 (ja) * | 2001-11-19 | 2007-04-25 | Necエレクトロニクス株式会社 | 表示制御回路及び表示装置 |
JP3998465B2 (ja) * | 2001-11-30 | 2007-10-24 | 富士通株式会社 | ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ |
JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
JP3520418B2 (ja) * | 2002-02-04 | 2004-04-19 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 |
JP4068040B2 (ja) * | 2003-10-10 | 2008-03-26 | 富士通株式会社 | オペアンプ、ラインドライバおよび液晶表示装置 |
-
2005
- 2005-05-24 JP JP2005151090A patent/JP4293162B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-12 US US11/432,316 patent/US20060267679A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2006332864A (ja) | 2006-12-07 |
US20060267679A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4502207B2 (ja) | 差動増幅器とデータドライバ及び表示装置 | |
US7545305B2 (en) | Data driver and display device | |
US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
JP5616762B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
JP4237219B2 (ja) | データ受信回路とデータドライバ及び表示装置 | |
JP4172471B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
JP4082398B2 (ja) | ソースドライバ、電気光学装置、電子機器及び駆動方法 | |
JP5332150B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
JP5442558B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
KR20070024709A (ko) | 시프트 레지스터 및 반도체 표시장치 | |
KR20110134332A (ko) | 출력 회로와 데이터 드라이버 및 표시 장치 | |
JP4179194B2 (ja) | データドライバ、表示装置及びデータドライバの制御方法 | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
JP2013026647A (ja) | 増幅器、液晶表示用駆動回路、及び液晶表示装置 | |
JP3900147B2 (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP4293162B2 (ja) | 演算増幅器 | |
JP3922261B2 (ja) | データドライバ及び表示装置 | |
JP2007037191A (ja) | 電圧生成回路、データドライバ及び表示装置 | |
JP4729982B2 (ja) | 演算増幅器、駆動回路及び電気光学装置 | |
JP4741293B2 (ja) | シフトレジスタ及び半導体表示装置 | |
JP2012109848A (ja) | 差動増幅回路および液晶表示装置 | |
JP5128996B2 (ja) | 出力回路、及びオフセットキャンセル方法 | |
JP4848981B2 (ja) | 表示ドライバ、電気光学装置及び電子機器 | |
JP4386116B2 (ja) | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |