JP2003283271A - 電気回路 - Google Patents

電気回路

Info

Publication number
JP2003283271A
JP2003283271A JP2002305552A JP2002305552A JP2003283271A JP 2003283271 A JP2003283271 A JP 2003283271A JP 2002305552 A JP2002305552 A JP 2002305552A JP 2002305552 A JP2002305552 A JP 2002305552A JP 2003283271 A JP2003283271 A JP 2003283271A
Authority
JP
Japan
Prior art keywords
transistor
source
circuit
potential
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002305552A
Other languages
English (en)
Other versions
JP2003283271A5 (ja
Inventor
Hajime Kimura
肇 木村
Yasuko Watanabe
康子 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002305552A priority Critical patent/JP2003283271A/ja
Priority to SG200207890A priority patent/SG112868A1/en
Priority to EP10179098A priority patent/EP2259268A3/en
Priority to EP03000098.8A priority patent/EP1330022B1/en
Priority to TW092100699A priority patent/TWI256537B/zh
Priority to KR1020030002609A priority patent/KR100975826B1/ko
Priority to US10/345,178 priority patent/US7123250B2/en
Priority to CN2008100037462A priority patent/CN101257284B/zh
Priority to CNB031007953A priority patent/CN100377494C/zh
Publication of JP2003283271A publication Critical patent/JP2003283271A/ja
Priority to US11/513,060 priority patent/US7710166B2/en
Publication of JP2003283271A5 publication Critical patent/JP2003283271A5/ja
Priority to KR1020100021652A priority patent/KR101021576B1/ko
Priority to US12/722,786 priority patent/US8149043B2/en
Priority to US13/369,637 priority patent/US8253446B2/en
Priority to US13/585,079 priority patent/US8669791B2/en
Priority to US14/176,676 priority patent/US8928362B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】トランジスタは作製工程や使用する基板の相違
によって生じるゲート絶縁膜のバラツキや、チャネル形
成領域の結晶状態のバラツキの要因が重なって、しきい
値電圧や移動度にバラツキが生じる。 【解決手段】 本発明は、容量素子の両電極がある特定
のトランジスタのゲート・ソース間電圧を保持できるよ
うに配置した電気回路を提供する。そして本発明は、容
量素子の両電極間の電位差を定電流源を用いて設定でき
る機能を有する電気回路を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気回路の技術に
関する。また本発明は、ソースフォロワ回路、差動増幅
回路、センスアンプ、オペアンプなどに代表される電気
回路、信号線駆動回路、光電変換素子を有する半導体装
置の技術分野に属する。
【０００２】
【従来の技術】近年、携帯電話や携帯端末などに幅広く
使用されている集積回路（ＩＣ）は、５mm四方程度のシ
リコン基板上に、数十万〜数百万ものトランジスタや抵
抗などを形成したもので、装置の小型化及び高信頼化、
装置の大量生産に重要な役割を果たしている。
【０００３】そして、集積回路（IC）等に用いられる電
気回路を設計するときには、多くの場合において、振幅
が小さい信号の電圧や電流を増幅する機能を有する増幅
回路が設計される。増幅回路は、ひずみの発生をなく
し、電気回路を安定に働かせるためには不可欠な回路で
あるため、幅広く用いられている。
【０００４】ここで、増幅回路の一例として、ソースフ
ォロワ回路の構成とその動作について説明する。最初に
図５（Ａ）にソースフォロワ回路の構成例を示し、定常
状態における動作について説明する。次いで、図５
（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点に
ついて説明する。最後に、図６に図５（Ａ）とは異なる
構成のソースフォロワ回路の例を示し、過渡状態におけ
る動作について説明する。
【０００５】まず図５（Ａ）にソースフォロワ回路を用
いて、定常状態における動作について説明する。
【０００６】図５（Ａ）において、１１はｎチャネル型
の増幅用トランジスタ、１２はｎチャネル型のバイアス
用トランジスタである。なお図５（Ａ）に示す増幅用ト
ランジスタ１１及びバイアス用トランジスタ１２はｎチ
ャネル型とするが、ｐチャネル型トランジスタを用いて
構成してもよい。またここでは簡単のため、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２は、その
特性及びサイズが同一であるとし、さらに電流特性も理
想的なものであるとする。つまり、増幅用トランジスタ
１１及びバイアス用トランジスタ１２のソース・ドレイ
ン間電圧が変化しても、飽和領域における電流値は変化
しないと仮定する。
【０００７】また、増幅用トランジスタ１１のドレイン
領域は電源線１３に接続され、ソース領域はバイアス用
トランジスタ１２のドレイン領域に接続している。バイ
アス用トランジスタ１２のソース領域は、電源線１４に
接続されている。
【０００８】バイアス用トランジスタ１２のゲート電極
には、バイアス電位Vbが印加される。そして電源線１３
には電源電位（高電位電源）Vddが印加され、電源線１
４には接地電位（低電位電源）Vss（＝０Ｖ）が印加さ
れる。
【０００９】図５（Ａ）に示すソースフォロワ回路にお
いて、増幅用トランジスタ１１のゲート電極は、入力端
子となっており、増幅用トランジスタ１１のゲート電極
には、入力電位Vinが入力される。また増幅用トランジ
スタ１１のソース領域が出力端子となっており、増幅用
トランジスタ１１のソース領域の電位が出力電位Voutと
なる。バイアス用トランジスタ１２のゲート電極にはバ
イアス電位Vbが印加されており、該バイアス用トランジ
スタ１２が飽和領域で動作するときには、Ｉｂで示す電
流が流れるとする。このとき、増幅用トランジスタ１１
及びバイアス用トランジスタ１２は直列に接続されてい
るため、両トランジスタには同量の電流が流れる。つま
り、バイアス用トランジスタ１２に電流Ibが流れるとき
には、増幅用トランジスタ１１にも電流Ibが流れる。
【００１０】ここで、ソースフォロワ回路における出力
電位Voutを求めてみる。出力電位Vo utは、入力電位Vin
よりも増幅用トランジスタ１１のゲート・ソース間電圧
Vgs1の分だけ低い値となる。このとき、入力電位Vin、
出力電位Vout及びゲート・ソース間電圧Vgs1の関係は、
以下の式（１）を満たす。
【００１１】
【数１】 Vout=Vin-Vgs1・・・（１）
【００１２】そして、増幅用トランジスタ１１が飽和領
域で動作している場合は、増幅用トランジスタ１１に電
流Ibが流れるためには、増幅用トランジスタ１１のゲー
ト・ソース間電圧Vgs1がバイアス電位Vb（バイアス用ト
ランジスタ１２のゲート・ソース間電圧）と等しいとい
うことが必要である。そうすると、以下の式（２）の式
が成立する。但し式（２）は、増幅用トランジスタ１１
及びバイアス用トランジスタ１２が飽和領域で動作する
ときにのみにおいて成立する。
【００１３】
【数２】 Vout=Vin-Vb・・・（２）
【００１４】次いで、増幅用トランジスタ１１及びバイ
アス用トランジスタ１２の電圧と電流の関係を示した図
５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点
について説明する。さらに詳しくは、増幅用トランジス
タ１１のゲート・ソース間電圧Vgs1と、バイアス用トラ
ンジスタ１１のゲート・ソース間電圧Vgs2が同じ値の場
合について、図５（Ｂ）を用いて説明する。次いで、増
幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、
バイアス用トランジスタ１１のゲート・ソース間電圧V
gs2とが異なる値の場合であって、例えばバイアス用ト
ランジスタ１２が線形領域で動作している場合につい
て、図５（Ｃ）を用いて説明する。
【００１５】図５（Ｂ）において、点線２１は増幅用ト
ランジスタ１１のゲート・ソース間電圧Vgs1がVbである
ときの電圧と電流の関係を示し、実線２２はバイアス用
トランジスタ１２のゲート・ソース間電圧Vgs2がVbであ
るときの電圧と電流の関係を示す。また図５（Ｃ）にお
いて、点線２１は増幅用トランジスタ１１のゲート・ソ
ース間電圧Vgs1がVb`であるときの電圧と電流の関係を
示し、実線２２はバイアス用トランジスタ１２のゲート
・ソース間電圧Vgs2がVbであるときの電圧と電流の関係
を示す。
【００１６】図５（Ｂ）において、増幅用トランジスタ
１１のゲート・ソース間電圧Vgs1と、バイアス用トラン
ジスタ１１のゲート・ソース間電圧Vgs2が同じ値であ
り、さらにバイアス電位Vbと、バイアス用トランジスタ
１１のゲート・ソース間電圧Vg s2は同じ値であるため、
増幅用トランジスタ１１のゲート・ソース間電圧V
gs1は、バイアス電位Vbと同じ値である。つまり、Vgs1
＝Vgs2＝Vbとなり、図５（Ｂ）に示すように、増幅用ト
ランジスタ１１及びバイアス用トランジスタ１２は飽和
領域で動作している。このとき、入力電位Vinと出力電
位Voutの関係は線形となる。
【００１７】一方、図５（Ｃ）において、増幅用トラン
ジスタ１１のゲート・ソース間電圧Vgs1は、バイアス用
トランジスタ１１のゲート・ソース間電圧Vgs2とは異な
る値である。そして、バイアス用トランジスタ１１のゲ
ート・ソース間電圧Vgs2はバイアス電位Vbと同じ値であ
る。また、増幅用トランジスタ１１のゲート・ソース間
電圧Vgs1は、バイアス電位Vb'であるとする。つまり、V
gs2＝Vb、Vgs1＝Vb`となり、図５（Ｃ）で示すように、
増幅用トランジスタ１１は飽和領域で動作しており、バ
イアス用トランジスタ２２が線形領域で動作している。
このとき、入力電位Vin、出力電位Vout及びバイアス電
位Vb'の関係は以下の式（３）を満たす。
【００１８】
【数３】 Vout=Vin-Vb'・・・（３）
【００１９】バイアス用トランジスタ１２が線形領域で
動作するときに流れる電流をIb'とすると、Ib'<Ibとな
る。つまり、Vb'<Vbとなって、入力電位Vinと電流Ib'の
両者の値は小さくなる。そうすると、バイアス電位Vb'
も小さくなる。このとき入力電位Vinと出力電位Voutの
関係は、非線形となる。
【００２０】以上をまとめると、定常状態におけるソー
スフォロワ回路において、出力電位Voutの振幅を大きく
するためには、バイアス電位Vbを小さくすることが好ま
しい。これは以下の２つの理由による。
【００２１】１つ目の理由は、式（２）に示すように、
バイアス電位Vbが小さいと、出力電位Voutを大きくする
ことが出来るからである。２つ目の理由は、バイアス電
位Vbの値が大きい場合には、入力電位Vinを小さくする
と、バイアス用トランジスタ１２が線形領域で動作しや
すくなってしまうからである。バイアス用トランジスタ
１２が線形領域で動作すると、入力電位Vinと出力電位V
outの関係は、非線形となりやすい。
【００２２】なおバイアス用トランジスタ１２は、導通
状態であることが必要であるため、バイアス電位Vbの値
は、バイアス用トランジスタ１２のしきい値電圧よりも
大きい値にする必要がある。
【００２３】これまでは、ソースフォロワ回路の定常状
態での動作について説明してきたが、続いて、ソースフ
ォロワ回路の過渡状態での動作について、図６を用いて
説明する。
【００２４】図６に示すソースフォロワ回路は、図５
（Ａ）の回路に容量素子１５が追加して設計された構成
である。容量素子１５の一方の端子は増幅用トランジス
タ１１のソース領域に接続され、他方の端子は電源線１
６に接続されている。電源線１６には、接地電位Vssが
印加されている。
【００２５】容量素子１５の両電極間の電位差は、ソー
スフォロワ回路の出力電位Voutと同一となる。ここで
は、図６（Ａ）を用いてVout<Vin-Vbの場合の動作につ
いて説明し、次いで図６（Ｂ）を用いてVout>Vin-Vbの
場合の動作について説明する。
【００２６】まず、図６（Ａ）を用いてVout<Vin-Vbの
場合のソースフォロワ回路の過渡状態における動作につ
いて説明する。
【００２７】図６（Ａ）において、t=0のときには、増
幅用トランジスタ１１のゲート・ソース間電圧Vgs1の値
は、バイアス用トランジスタ１２のゲート・ソース間電
圧Vg s2の値よりも大きい。そのため、増幅用トランジス
タ１１には、大きな電流が流れて、容量素子１５には急
速に電荷が保持される。そうすると、出力電位Voutは大
きくなり、増幅用トランジスタ１１のゲート・ソース間
電圧Vgs1の値は減少する。
【００２８】そして時間の経過に伴い（t=t1、t1>0）、
増幅用トランジスタ１１のゲート・ソース間電圧Vgs1が
バイアス電位Vbに等しくなると定常状態になる。このと
き、出力電位Vout、入力電位Vin及びバイアス電位Vbの
関係は、上記の式（２）を満たす。
【００２９】以上をまとめると、Vout<Vin-Vbの場合に
は、増幅用トランジスタ１１のゲート・ソース間電圧V
gs1の値が、バイアス電位Ｖbよりも大きいため、増幅用
トランジスタ１１には大きな電流が流れて、容量素子１
５に急速に電荷が保持される。そのため、容量素子１５
が所定の電荷の保持を行う時間、言い換えると容量素子
１５に対する信号の書き込みに要する時間は短くてす
む。
【００３０】次いで、図６（Ｂ）を用いてVout>Vin-Vb
の場合のソースフォロワ回路の過渡状態における動作に
ついて説明する。
【００３１】図６（Ｂ）において、t=0のときには、増
幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、
該増幅用トランジスタ１１のしきい値電圧よりも小さい
値である。そのため、増幅用トランジスタ１１は非導通
状態にある。そして容量素子１５に蓄積されていた電荷
は、バイアス用トランジスタ１２を介して接地電位Vs s
の方向に流れていき、最終的には放電される。このと
き、バイアス用トランジスタ１２のゲート・ソース間電
圧Vgs2は、バイアス電位Vbと同じ値であるので、バイア
ス用トランジスタ１２を流れる電流はIbとなる。
【００３２】そして時間の経過に伴い（t=t1、t1>0）、
出力電位Voutが小さくなり、増幅用トランジスタ１１の
ゲート・ソース間電圧Vgs1が大きくなる。そして増幅用
トランジスタ１１のゲート・ソース間電圧Vgs1がバイア
ス電位Vbに等しくなると、定常状態となる。このとき、
出力電位Vout、入力電位Vin及びバイアス電位Vbの関係
は、上記の式（２）を満たす。なお定常状態では、出力
電位Voutは一定の値を保っており、容量素子１５に電荷
は流れない。そして、増幅用トランジスタ１１及びバイ
アス用トランジスタ１２には、電流Ibが流れる。
【００３３】以上をまとめると、Vout>Vin-Vbの場合に
は、容量素子１５が所定の電荷の保持を行う時間、言い
換えると容量素子１５に対する信号の書き込み時間は、
バイアス用トランジスタ１２を流れる電流Ibに依存す
る。そして、電流Ibはバイアス電位Vbの大きさに依存す
る。従って、電流Ibを大きくして、容量素子１５に対す
る信号の書き込み時間を短くするためには、バイアス電
位Vbを大きくする必要が生ずる。
【００３４】なおトランジスタのしきい値電圧のバラツ
キを補正する方法として、信号が入力された回路の出力
によりバラツキをみて、その後、そのバラツキを入力す
るフィードバックさせて補正するという方法がある（例
えば、非特許文献１参照。）。
【００３５】
【非特許文献】 H.Sekine et al,「Amplifier Compens
ation Method for a Poly-Si TFT LCLV with an Integr
ated Data-Driver」,IDRC'97,p．45-48
【００３６】
【発明が解決しようとする課題】上述したソースフォロ
ワ回路の動作は、増幅用トランジスタ１１及びバイアス
用トランジスタ１２の特性が同じであると仮定した上で
行われるものである。しかし、両トランジスタは作製工
程や使用する基板の相違によって生じるゲート長
（L）、ゲート幅（W）及びゲート絶縁膜の膜厚のバラツ
キや、チャネル形成領域の結晶状態のバラツキなどの要
因が重なって、しきい値電圧や移動度にバラツキが生じ
てしまう。
【００３７】例えば図５（Ａ）において、増幅用トラン
ジスタ１１のしきい値電圧が３Ｖであり、バイアス用ト
ランジスタ１２のしきい値電圧が４Ｖとして、１Ｖのバ
ラツキが生じていたとする。そうすると、電流Ｉｂを流
すためには、増幅用トランジスタ１１のゲート・ソース
間電圧Vgs1には、バイアス用トランジスタ１２のゲート
・ソース間電圧Vgs2よりも１Ｖ低い電圧を加える必要が
生ずる。つまりVgs1=V b-1となる。そうすると、Vout=V
in-Vgs1=Vin-Vb+1となってしまう。つまり、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２のしきい
値電圧に１Ｖでもバラツキが生じていると、出力電位V
outにもバラツキが生じてしまう。
【００３８】本発明は上記の問題点を鑑みてなされたも
のであり、トランジスタの特性バラツキの影響を抑制し
た電気回路を提供することを課題とする。さらに詳しく
は、電流を増幅する機能を有する電気回路において、ト
ランジスタの特性バラツキの影響を抑制して、所望の電
圧を供給することができる電気回路を提供することを課
題とする。
【００３９】
【課題を解決するための手段】本発明は、上記の問題点
を解決するために、以下に示す構成の電気回路を用い
る。
【００４０】図３（Ａ）に示す電気回路は、リファレン
ス用定電流源２１、スイッチング機能を有するスイッチ
ング素子２２（以下、ｓｗ２２と表記）、ｎチャネル型
のトランジスタ２３、容量素子２４により構成される。
トランジスタ２３のソース領域は電源線２５に接続さ
れ、ドレイン領域はリファレンス用定電流源２１に接続
されている。トランジスタ２３のゲート電極は容量素子
２４の一方の端子に接続されている。また、容量素子２
４の他方の端子は電源線２５に接続されている。容量素
子２４は、トランジスタ２３のゲート・ソース間電圧V
gsを保持する役目を担う。また、電源線２５には接地電
位Vssが印加される。
【００４１】図３（Ａ）〜図３（Ｃ）においては、トラ
ンジスタ２３はｎチャネル型とするが、これに限定され
ず、ｐチャネル型で構成することも可能である。
【００４２】そして図３（Ａ）に示す電気回路では、ト
ランジスタのソース・ドレイン間を流れる電流がリファ
レンス用定電流源の流す信号電流Idata（リファレンス
用電流とも呼ぶ）に等しくなるように、容量素子の両電
極間の電位差、つまり該トランジスタのゲート・ソース
間電圧が設定される。この動作について、以下に説明す
る。
【００４３】図３（Ａ）において、ｓｗ２２はオンであ
る。このとき、リファレンス用定電流源２１において設
定された信号電流Idataが、電源線２５の方向に向かっ
て流れる。このとき、電流Idataは、I1とＩ2に分かれて
流れる。なお電流Idataは、I data=I1+Ｉ2を満たす。
【００４４】リファレンス用定電流源２１から電流が流
れ始めた瞬間には、容量素子２４には電荷は保持されて
いない。そのため、トランジスタ２３はオフである。よ
って、Ｉ2=0であり、Idata=I1となる。
【００４５】そして徐々に容量素子２４に電荷が蓄積さ
れて、容量素子２４の両電極間に電位差が生じ始める。
両電極間の電位差がトランジスタ２３のしきい値電圧に
なると、トランジスタ２３がオンして、Ｉ2>0となる。
上述したようにIdata=I1+Ｉ2となるので、I1は次第に減
少するが、依然電流は流れている（図３（Ｃ）（Ｄ）、
Ａ点）。
【００４６】容量素子２４の両電極間の電位差は、トラ
ンジスタ２３のゲート・ソース間電圧となる。そのた
め、トランジスタ２３が所望の電流である信号電流を流
すことが出来るだけの電圧（ＶＧＳ）になるまで、容量
素子２４における電荷の蓄積が続けられる。そして、電
荷の蓄積が終了すると（図３（Ｃ）（Ｄ）、Ｂ点）、電
流I2は流れなくなり、さらにトランジスタ２３はオンで
あるので、Idata=Ｉ1となる。
【００４７】続いて、図３（Ｂ）に示すように、ｓｗ２
２をオフにする。容量素子２４には前述した動作におい
て書き込まれたＶＧＳが保持されているため、トランジ
スタ２３はオンしており、さらに、トランジスタ２３の
ドレイン領域には、信号電流Idataに等しい電流が流れ
る。このとき、トランジスタ２３を飽和領域において動
作するようにしておけば、トランジスタ２３のソース・
ドレイン間電圧が変化したとしても、トランジスタ２３
のドレイン電流の値は変わりなく流れることが出来る。
【００４８】上述したように、ある特定のトランジスタ
に、リファレンス用定電流源において設定された信号電
流と同じ電流を流すためには、該トランジスタのゲート
・ソース間電圧を設定すればよい。そして本発明では、
トランジスタに接続された容量素子が、該トランジスタ
のゲート・ソース間電圧を保持することによって設定す
ることが出来る。そして、前記容量素子に保持された電
圧を利用することによって、トランジスタの特性バラツ
キの影響を抑制することが出来る。
【００４９】また、容量素子に保持された電圧を利用す
る方法としては、以下に示す方法を用いることも出来
る。容量素子に保持されている電圧をそのまま保持し
て、且つ容量素子の一方の端子に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジス
タのゲート電極には、前記信号電圧に加えて、容量素子
に保持されている電圧を上乗せした電圧が入力される。
その結果、トランジスタのゲート電極には、容量素子に
保持されていた電圧と信号電圧とを足した値が入力され
る。つまり本発明では、トランジスタ間に特性バラツキ
が生じていても、信号電圧が入力されるトランジスタで
は、常に各トランジスタが接続している各容量素子に保
持されていた電圧と信号電圧とを足した値が入力される
ことになる。そのため、トランジスタ間の特性バラツキ
の影響を抑制した電気回路を提供することが出来る。
【００５０】なお容量素子に保持されている電圧が、信
号電圧に上乗せされる仕組みは電荷保存則により説明さ
れる。電荷保存則とは、正電気量と負電気量の代数的な
和の全電気量は一定であるという事実を示す。
【００５１】なお本発明では、どのような材料を用いた
トランジスタ、どのような手段、製造方法を経たトラン
ジスタを用いてもよく、またどのようなタイプのトラン
ジスタを用いてもよい。例えば、薄膜トランジスタ（Ｔ
ＦＴ）を用いてもよい。ＴＦＴとしては、半導体層が非
晶質（アモルファス）、多結晶（ポリクリスタル）、単
結晶のいずれを用いてもよい。その他のトランジスタと
して、単結晶基板において作られたトランジスタでもよ
いし、ＳＯＩ基板において作られたトランジスタでもよ
い。また、有機物やカーボンナノチューブで形成された
トランジスタでもよい。さらに、ＭＯＳ型トランジスタ
でもよいし、バイポーラ型トランジスタでもよい。
【００５２】
【発明の実施の形態】（実施の形態１）本実施の形態で
は、本発明の電気回路の一例として、ソースフォロワ回
路を示し、その構成と動作について図１、２を用いて説
明する。
【００５３】最初に本発明のソースフォロワ回路の構成
を図１、２を用いて説明する。
【００５４】図１、２において、１１１はｎチャネル型
の増幅用トランジスタであり、１１２はｎチャネル型の
バイアス用トランジスタである。１１３及び１１４は容
量素子である。また、１１５〜１１８、１２０、１２
７、１２８はスイッチング機能を有する素子であり、好
ましくはトランジスタで構成されるアナログスイッチな
どの半導体素子が用いられる。このとき、前記半導体素
子は単なるスイッチなので、その極性は特に限定されな
い。
【００５５】１２６はリファレンス用定電流源であり、
一定の電流を流す能力を有する。またリファレンス用定
電流源１２６は、トランジスタなどの半導体素子で構成
される。本明細書では、トランジスタで構成されるリフ
ァレンス用定電流源１２６の一例を実施の形態６におい
て説明するので参照するとよい。
【００５６】１２３〜１２５は電源線であり、電源線１
２３には電源電位Vdd1が印加され、電源線１２４には接
地電位Vssが印加される。また電源線１２５には、電源
電位V dd2が印加される。なお、電源線１２３に印加され
る電源電位Vdd1と、電源線１２５に印加される電源電位
Vdd2は同じ値でもよいし、異なる値でもよい。但し、電
源線１２５に印加する電源電位Vdd2は、リファレンス用
定電流源１２６が定電流源として正常に動作することが
出来る値に設定する必要がある。例えば、リファレンス
用定電流源１２６がトランジスタの飽和領域を利用して
該電流源を構成するときには、該トランジスタが飽和領
域で動作できる範囲の値に設定する必要がある。
【００５７】なお本実施の形態では、増幅用トランジス
タ１１１及びバイアス用トランジスタ１１２がｎチャネ
ル型の場合を示すが、本発明はこれに限定されず、両ト
ランジスタがｐチャネル型であってもよい。また、両ト
ランジスタの極性が異なっていて、プッシュプル回路を
構成していてもよい。ただし、プッシュプル回路を構成
している場合は、図２４に示すように、両トランジスタ
とも、増幅用トランジスタとして機能する。よって、両
トランジスタに、信号が入力されることになる。
【００５８】増幅用トランジスタ１１１のドレイン領域
はスイッチ１２７を介して電源線１２３に接続され、ソ
ース領域はスイッチ１１７、スイッチ１１８及びトラン
ジスタ１１２のドレイン領域に接続されている。増幅用
トランジスタ１１１のゲート電極は容量素子１１３の一
方の端子に接続されている。容量素子１１３の他方の端
子は、スイッチ１１７を介してトランジスタ１１１のソ
ース領域に接続されている。容量素子１１３は、増幅用
トランジスタ１１１のゲート・ソース間電圧などを保持
する役目を担う。なお以下には増幅用トランジスタ１１
１は、トランジスタ１１１と表記する。
【００５９】バイアス用トランジスタ１１２のソース領
域は電源線１２４に接続され、ドレイン領域はスイッチ
１１７、スイッチ１１８及びスイッチ１２０に接続され
ている。バイアス用トランジスタ１１２のゲート電極は
容量素子１１４の一方の端子に接続されている。容量素
子１１４の他方の端子は、バイアス用トランジスタ１１
２のソース領域に接続されている。容量素子１１４は、
バイアス用トランジスタ１１２のゲート・ソース間電圧
を保持する役目を担う。なお以下にはバイアス用トラン
ジスタ１１２は、トランジスタ１１２と表記する。
【００６０】スイッチ１１５〜１１８、１２０、１２
７、１２８は、入力される信号によって、導通又は非導
通（オン又はオフ）が制御される。しかし、図１、２に
おいては、説明を簡単にするために、スイッチ１１５〜
１１８、１２０、１２７、１２８に信号を入力する信号
線等の図示は省略する。
【００６１】図１、２に示すソースフォロワ回路におい
て、スイッチ１１６の一方の端子が入力端子となる。前
記入力端子を介して、入力電位Vin（信号電圧）が、容
量素子１１３の一方の端子に入力される。また、スイッ
チ１１８の一方の端子が出力端子となっており、トラン
ジスタ１１１のソース領域の電位が出力電位Voutとな
る。
【００６２】次いで、図１、２に示したソースフォロワ
回路の動作について説明する。
【００６３】図１において、スイッチ１１５、スイッチ
１１７、スイッチ１２０及びスイッチ１２８をオンにす
る。そして上記以外のスイッチはオフにする。この状態
において、リファレンス用定電流源１２６において設定
された信号電流Idataが、容量素子１１３と、容量素子
１１４とを介して電源線１２４の方向に向かって流れ
る。
【００６４】リファレンス用定電流源１２６から電流が
流れ始めた瞬間には、容量素子１１３及び容量素子１１
４には電荷は保持されていない。そのため、トランジス
タ１１１及びトランジスタ１１２はオフである。電流
は、リファレンス用定電流源１２６から、スイッチ１２
８、スイッチ１１５、スイッチ１１７を介し、次いでス
イッチ１１９を介し、さらにスイッチ１２０を介して、
電源線１２４の方向に流れていく。
【００６５】そして徐々に容量素子１１３及び容量素子
１１４に電荷が蓄積されて、該容量素子１１３及び容量
素子１１４の両電極間に電位差が生じ始める。容量素子
１１３の両電極間の電位差がトランジスタ１１１のしき
い値電圧Vth1になると、トランジスタ１１１はオンす
る。同様に、容量素子１１４の両電極間の電位差がトラ
ンジスタ１１２のしきい値電圧Vth2になると、トランジ
スタ１１２はオンする。
【００６６】次いで、トランジスタ１１１のゲート・ソ
ース間電圧が所定の信号電流Idataを流すことが出来る
電圧となるように、容量素子１１３において電荷の蓄積
が続けられる。また、トランジスタ１１２のゲート・ソ
ース間電圧が所定の信号電流Idataを流すことが出来る
電圧となるように、容量素子１１４において電荷の蓄積
が続けられる。
【００６７】そして、図２（Ａ）に示すように、容量素
子１１３及び容量素子１１４において電荷の蓄積が終了
して定常状態になると、スイッチ１１５、スイッチ１１
７及びスイッチ１２０をオンからオフにして、それ以外
のスイッチは図１の状態を維持する。このとき、リファ
レンス用定電流源１２６により設定された信号電流Id
ataが、トランジスタ１１１のドレイン領域からソース
領域を介して、さらにトランジスタ１１２のドレイン領
域からソース領域を介して流れていく。なお、このとき
の容量素子１１３の両電極間の電位差をVaとし、容量素
子１１４の両電極間の電位差をVcとする。
【００６８】続いて、図２（Ｂ）に示すように、スイッ
チ１１６、スイッチ１１８及びスイッチ１２７をオンに
する。そして、上記以外のスイッチを全てオフにする。
このとき入力端子からスイッチ１１６を介して、容量素
子１１３の一方の端子に入力電位Vinが入力される。そ
して、電荷保存則により、トランジスタ１１１のゲート
電極には、該トランジスタ１１１のゲート・ソース間電
圧Vaに加えて、入力電位Vinが上乗せされた値（Va+
Vin）が加えられる。
【００６９】そして、出力電位Voutは、トランジスタ１
１１のソース領域の電位である。つまり、トランジスタ
１１１のゲート電位（Vin+Va）からゲート・ソース間電
圧Vg s（＝Va）を引いた値に相当する。
【００７０】なおスイッチ１２８をオフにして、スイッ
チ１２７をオンにした後も、トランジスタ１１１には信
号電流Idataが流れる。これは、トランジスタ１１２の
ゲート・ソース間電圧Vgs（＝Vc）には、信号電流Idata
が流れるのに必要な電圧が加えられているからである。
よって、トランジスタ１１１のゲート・ソース間電圧V
gsにも、トランジスタ１１１が信号電流Idataを流すの
に必要な電圧が加えられている。そしてその必要な電圧
とは、Vaで示される電圧である。従って、トランジスタ
１１１のゲート・ソース間電圧Vgsは、Vaと同じ値であ
ることが分かる。以上をまとめると、以下の式（４）が
成立する。
【００７１】
【数４】 Vout＝（Vin+Va）-Va=Vin・・・（４）
【００７２】式（４）に示すように、出力電位Voutは、
入力電位Vinと同じ値であり、トランジスタの特性には
依存していない。そのため、トランジスタ１１１及びト
ランジスタ１１２に特性バラツキが生じていても、出力
電位Voutに対する影響を抑制することが出来る。
【００７３】図１、２で示す電気回路は、ソースフォロ
ワ回路であるが、バイアス電位を入力する入力端子を設
けていない。これは、トランジスタ１１２のゲート・ソ
ース間電圧には、リファレンス用定電流源１２６により
設定された信号電流Idataが流れるように、既に容量素
子１１４に所定の電荷が保持されているためである。
【００７４】本発明によって、トランジスタ１１１及び
トランジスタ１１２の特性バラツキの影響を抑制できる
ため、トランジスタ１１１及びトランジスタ１１２のゲ
ート長（Ｌ）、ゲート幅（Ｗ）は同じ値で設計する必要
はなく、バラツキが生じていてもよい。
【００７５】また本明細書では、容量素子に所定の電荷
の保持を行う動作を設定動作と呼ぶ。本実施の形態で
は、図１及び図２（Ａ）の動作が設定動作に相当する。
また、入力電位Vinを入力して、出力電位Voutを取り出
す動作を出力動作とよぶ。本実施の形態では、図２
（Ｂ）の動作が出力動作に相当する。
【００７６】なお図１、２で示す電気回路は、電源線１
２５、リファレンス用定電流源１２６、スイッチ１２８
の順に接続されているが、本発明はこれに限定されな
い。例えば、リファレンス用定電流源１２６とスイッチ
１２８を逆にして、電源線１２５、スイッチ１２８、リ
ファレンス用定電流源１２６の順に接続されていても良
い。
【００７７】また、リファレンス用定電流源１２６は、
図７（Ａ）（Ｂ）に示すように配置してもよい。以下に
は、図７（Ａ）（Ｂ）に示す電気回路の構成を説明す
る。なお図７（Ａ）（Ｂ）に示す電気回路は、電源線１
２５が配置されていない点以外は、図１、２に示した電
気回路と同じ回路素子を有する。電源線１２３には電源
電位Vddが印加され、電源線１２４には接地電位Vssが印
加される。また図７（Ａ）（Ｂ）に示したソースフォロ
ワ回路の動作は、図１、２で示したソースフォロワ回路
の動作に準ずるので、本実施の形態では省略する。
【００７８】図７（Ａ）において、スイッチ１２７を、
トランジスタ１１２のドレイン領域と電源線１２４との
間に配置する。そして、スイッチ１２７と並列になるよ
うに、スイッチ１２８をトランジスタ１１２のドレイン
領域と電源線１２４との間に配置する。最後に、リファ
レンス用定電流源１２６を、トランジスタ１１２のドレ
イン領域とスイッチ１２８との間、又はスイッチ１２８
と電源線１２４との間に配置する。なお図７（Ａ）に
は、トランジスタ１１２のドレイン領域とスイッチ１２
８との間に配置された場合を示している。
【００７９】なお、図７（Ａ）において、スイッチ１２
７とスイッチ１２８は、両方とも接地電位Vssに接続さ
れている。しかし、本発明はこれに限定されない。図１
において、スイッチ１２７が電源電位Vdd1に接続され、
スイッチ１２８が電源電位Vd d2に接続されるように、互
いに異なる電源線に接続されていてもよい。例えば、ス
イッチ１２７は図７（Ａ）の通り接地電位Vssに接続さ
れ、スイッチ１２８は新たに配置した接地電位Vss2に接
続されていてもよい。接地電位Vssと接地電位V ss2は、
同じ値でもよいし、異なる値でもよい。
【００８０】図７（Ｂ）において、スイッチ１２７をト
ランジスタ１１１のソース領域と、トランジスタ１１２
のドレイン領域との間に配置する。そして、スイッチ１
２７と並列になるように、スイッチ１２８を配置する。
最後に、リファレンス用定電流源１２６をトランジスタ
１１１のソース領域とスイッチ１２８との間、又はスイ
ッチ１２８とトランジスタ１１２のドレイン領域との間
に配置する。なお図７（Ｂ）には、トランジスタ１１１
のソース領域とスイッチ１２８の間に配置された場合を
示している。
【００８１】なお図７（Ｂ）において、スイッチ１１８
は、トランジスタ１１１のソース領域と接続され、且つ
スイッチ１２７を介してトランジスタ１１２のドレイン
領域とに接続されているが、本発明はこれに限定されな
い。スイッチ１１８は、トランジスタ１１２のドレイン
領域と接続され、且つスイッチ１２７を介してトランジ
スタ１１１のソース領域とに接続されていてもよい。
【００８２】但しスイッチ１１８は、トランジスタ１１
１のソース領域と接続され、且つスイッチ１２７を介し
てトランジスタ１１２のドレイン領域とに接続されてい
る方が好ましい。これは、スイッチ１１８が、トランジ
スタ１１２のドレイン領域と接続され、且つスイッチ１
２７を介してトランジスタ１１１のソース領域とに接続
されている場合には、スイッチ１２７にオン抵抗がある
と、出力電位Voutがその影響を受けてしまうために、出
力電位Voutが低下してしまうからである。
【００８３】また図８（Ａ）には、図１、２に示す電気
回路において、スイッチ１１９をトランジスタ１１１の
ドレイン領域と電源線１２４との間に配置し、且つトラ
ンジスタ１１２、容量素子１１４、スイッチ１２０を配
置していない場合のソースフォロワ回路を示す。図８
（Ａ）に示すソースフォロワ回路の動作は、スイッチ１
１９が設定動作のときにオンであり、出力動作のときに
オフである以外は、上述した図１、２の動作と同じであ
るので、本実施の形態では説明を省略する。
【００８４】図８（Ａ）では、図１と同様、スイッチ１
２７、スイッチ１２８、電流源１２６は、電源電位Vdd
に接続されている。しかし、図７（Ａ）、図７（Ｂ）の
ように、スイッチ１２７、スイッチ１２８、電流源１２
６は、接地電位Vssなどの別の素子に接続されていても
よい。例として、図２５（Ａ）には、スイッチ１２７、
スイッチ１２８、電流源１２６が、接地電位Vssに接続
されている場合について示す。
【００８５】ここで、図２５（Ａ）は、トランジスタ１
１２を配置していない場合のソースフォロワ回路を示し
ている。しかし、トランジスタ１１２は、本来、ソース
フォロワ回路におけるバイアスを与える電流源として動
作させる回路である。したがって、図２５（Ａ）におけ
る電流源１２６は、トランジスタ１１２の代わりに、バ
イアスを与える電流源として動作させてもよい。つま
り、電流源１２６は、設定動作の時に用い、出力動作の
ときには用いない、というのではなく、設定動作のとき
には、トランジスタ１１１を設定するための電流源とし
て用い、出力動作のときには、ソースフォロワ回路にお
けるバイアスを与える電流源として用いてもよい。その
場合は、設定動作時と出力動作時とで、切り替える必要
がないので、スイッチ１２７、スイッチ１２８は、不要
になる。この時の回路図を、図２６（Ａ）に示す。また
図２６（Ａ）における電流源１２６を、トランジスタで
実現した場合の回路図を、図２７に示す。次に、動作を
示す。
【００８６】図２７において、スイッチ１１５、スイッ
チ１１７をオンにする。そして上記以外のスイッチはオ
フにする。この状態において、トランジスタ１１２にお
いて設定された信号電流Idataが、容量素子１１３を介
して電源線１２４の方向に向かって流れる。信号電流I
dataの大きさは、トランジスタ１１２のゲートに加えら
れるバイアス電圧Vbと、トランジスタ１１２の特性によ
って決まる。したがって、仮に図２７の回路が複数存在
する場合には、複数の回路において、トランジスタ１１
２の特性がばらつく可能性がある。その場合は、各々の
トランジスタ１１２のゲートに同じ電圧Vbが印加された
としても、信号電流Idataの大きさは、各々の回路で異
なる。
【００８７】トランジスタ１１２から電流が流れ始めた
瞬間には、容量素子１１３には電荷は保持されていな
い。そのため、トランジスタ１１１はオフである。電流
は、トランジスタ１１２から、スイッチ１１５、スイッ
チ１１７を介して、電源線１２４の方向に流れていく。
そして徐々に容量素子１１３に電荷が蓄積されて、該容
量素子１１３の両電極間に電位差が生じ始める。容量素
子１１３の両電極間の電位差がトランジスタ１１１のし
きい値電圧Vth1になると、トランジスタ１１１はオンす
る。次いで、トランジスタ１１１のゲート・ソース間電
圧が所定の信号電流Idataを流すことが出来る電圧とな
るように、容量素子１１３において電荷の蓄積が続けら
れる。
【００８８】そして、図２８（Ａ）に示すように、容量
素子１１３において電荷の蓄積が終了して定常状態にな
ると、スイッチ１１５、スイッチ１１７をオンからオフ
にして、それ以外のスイッチは図２７の状態を維持す
る。このとき、トランジスタ１１２から流れた信号電流
Idataが、トランジスタ１１１のドレイン領域からソー
ス領域を介して流れていく。なお、このときの容量素子
１１３の両電極間の電位差をVaとする。
【００８９】仮に、図２７の回路が複数存在する場合、
複数の回路において、トランジスタ１１１やトランジス
タ１１２の特性がばらつく可能性がある。その場合は、
信号電流Idataの大きさは、各々の回路で異なる。同様
に、容量素子１１３の両電極間の電位差Vaも、各々の回
路で異なる。
【００９０】続いて、図２８（Ｂ）に示すように、スイ
ッチ１１６、スイッチ１１８をオンにする。そして、上
記以外のスイッチを全てオフにする。このとき入力端子
からスイッチ１１６を介して、容量素子１１３の一方の
端子に入力電位Vinが入力される。そして、電荷保存則
により、トランジスタ１１１のゲート電極には、該トラ
ンジスタ１１１のゲート・ソース間電圧Vaに加えて、入
力電位Vinが上乗せされた値（Va+Vin）が加えられる。
【００９１】そして、出力電位Voutは、トランジスタ１
１１のソース領域の電位である。つまり、出力電位Vout
は、トランジスタ１１１のゲート電位（Vin+Va）からゲ
ート・ソース間電圧Vgs（＝Va）を引いた値に相当す
る。
【００９２】トランジスタ１１１には信号電流Idataが
流れ続ける。これは、トランジスタ１１２のゲート電圧
Vbは、同じ値のままだからである。よって、トランジス
タ１１１のゲート・ソース間電圧Vgsにも、トランジス
タ１１１が信号電流Idataを流すのに必要な電圧が加え
られている。そしてその必要な電圧とは、Vaで示される
電圧である。従って、トランジスタ１１１のゲート・ソ
ース間電圧Vgsは、Vaと同じ値であることが分かる。以
上をまとめると、ここでも、式（４）が成立する。
【００９３】式（４）に示すように、出力電位Voutは、
入力電位Vinと同じ値であり、トランジスタの特性には
依存していない。そのため、トランジスタ１１１及びト
ランジスタ１１２に特性バラツキが生じていても、出力
電位Voutに対する特性バラツキの影響を抑制することが
出来る。
【００９４】仮に、図２７の回路が複数存在する場合、
複数の回路において、トランジスタ１１２やトランジス
タ１１１の特性がばらつく可能性がある。その場合は、
信号電流Idataの大きさ、容量素子１１３の両電極間の
電位差Vaは、各々の回路で異なる。しかし、式（４）に
示すように、出力電位Voutは、入力電位Vinと同じ値と
なり、信号電流Idataの大きさや容量素子１１３の両電
極間の電位差Vaには、依存しない。つまり、図２７の回
路が複数存在する場合、複数の回路において、トランジ
スタ１１２やトランジスタ１１１の特性がばらついて
も、その影響は緩和される。
【００９５】本発明によって、トランジスタ１１１及び
トランジスタ１１２の特性バラツキの影響を抑制できる
ため、トランジスタ１１１及びトランジスタ１１２のゲ
ート長（Ｌ）、ゲート幅（Ｗ）は同じ値で設計する必要
はなく、バラツキが生じていてもよい。
【００９６】次に、図１のように、ソースフォロワ回路
の外から電流を供給する場合と、図２６のように、ソー
スフォロワ回路のバイアス用電流源を用いて、設定動作
も行う場合とで、比較する。
【００９７】まず、回路構成で考えると、図２６の方が
簡便にでき、有利である。とくに、ソースフォロワ回路
を複数配置する場合には、より有利である。しかしなが
ら、図２６では、ソースフォロワ回路が複数存在する場
合、電流源の特性ばらつきなどにより、各々に流れる電
流値が異なる場合がある。その結果、定常状態になった
ときには、すべてのソースフォロワ回路で、入力電圧と
出力電圧が等しくなるが、過渡特性は、ソースフォロワ
回路ごとに異なる場合が生じてしまう。
【００９８】一方、図１の場合は、ソースフォロワ回路
の外から電流を供給する必要があるため、回路構成が複
雑になる。特に、ソースフォロワ回路を複数配置する場
合、その回路構成はより複雑になる。仮に、図１の電流
源１２６が１個だけ配置され、ソースフォロワ回路が複
数配置される場合は、設定動作を全てのソースフォロワ
回路で同時に行うことができない。そのため、動作のタ
イミングは複雑になる。あるいは、図１の電流源１２６
がソースフォロワ回路と同数ある場合は、各々の電流源
１２６がばらつかないようにすることが望ましい。
【００９９】しかしながら、ソースフォロワ回路が複数
存在する場合、ソースフォロワ回路の特性がばらついて
も、該ソースフォロワ回路を流れる電流値は、ばらつか
ない。前記電流値は、ソースフォロワ回路の外にある電
流源１２６によって決定されるからである。したがっ
て、定常状態の時だけでなく、過渡特性も、ソースフォ
ロワ回路ごとにばらつくことがない。
【０１００】このように本発明では、トランジスタ間に
特性バラツキが生じていても、入力電位Vinなどの信号
電圧が入力されるトランジスタでは、常に該トランジス
タのゲート・ソース間電圧と信号電圧を足した値が入力
されることになる。そのため、トランジスタ間の特性バ
ラツキの影響を抑制した電気回路を提供することが出来
る。
【０１０１】（実施の形態２）図１、２に示したソース
フォロワ回路では、ｎチャネル型の増幅用トランジスタ
１１１と、ｎチャネル型のバイアス用トランジスタ１１
２により構成した場合を示した。次いで本実施の形態で
は、ｐチャネル型の増幅用トランジスタ１３２と、ｐチ
ャネル型のバイアス用トランジスタ１３１により構成さ
れたソースフォロワ回路を図９に示し、その構成につい
て説明する。なお図９に示したソースフォロワ回路の動
作は、実施の形態１で説明した図１、２に示したソース
フォロワ回路の動作に準ずるので、本実施の形態では説
明は省略する。
【０１０２】図９において、１３１はｐチャネル型のバ
イアス用トランジスタであり、１３２はｐチャネル型の
増幅用トランジスタである。１３３及び１３４は容量素
子である。また、１３５〜１４２はスイッチング機能を
有する素子であり、好ましくはトランジスタで構成され
るアナログスイッチなどの半導体素子が用いられる。
【０１０３】１４６はリファレンス用定電流源であり、
一定の電流を流す能力を有する。またリファレンス用定
電流源１４６は、トランジスタなどの半導体素子で構成
される。本明細書では、トランジスタで構成されるリフ
ァレンス用定電流源１４６の一例を実施の形態６におい
て説明するので参照するとよい。
【０１０４】１４３〜１４５は電源線であり、電源線１
４３には電源電位Vdd1が印加され、電源線１４４には接
地電位Vssが印加される。また電源線１４５には、電源
電位V dd2が印加される。なお、電源線１４３に印加され
る電源電位Vdd1と、電源線１４５に印加される電源電位
Vdd2は同じ値でもよいし、異なる値でもよい。但し、電
源線１４５に印加する電源電位Vdd2は、リファレンス用
定電流源１４６が定電流源として正常に動作することが
出来る値に設定する必要がある。例えば、リファレンス
用定電流源１４６がトランジスタの飽和領域を利用して
該電流源を構成するときには、該トランジスタが飽和領
域で動作できる範囲の値に設定する必要がある。
【０１０５】なお本実施の形態では、増幅用トランジス
タ１３２及びバイアス用トランジスタ１３１がｐチャネ
ル型の場合を示すが、両トランジスタの極性が異なって
いて、プッシュプル回路を構成していてもよい。
【０１０６】バイアス用トランジスタ１３１のソース領
域はスイッチ１３６を介して電源線１４３に接続され、
ドレイン領域はスイッチ１３５、１３８、１４２に接続
されている。バイアス用トランジスタ１３１のゲート電
極は容量素子１３３の一方の端子に接続されている。容
量素子１３３の他方の端子は、スイッチ１３６を介して
電源線１４３に接続されている。容量素子１３３は、バ
イアス用トランジスタ１３１のゲート・ソース間電圧を
保持する役目を担う。
【０１０７】増幅用トランジスタ１３２のドレイン領域
は電源線１４４に接続され、ソース領域はスイッチ１３
８、１４２に接続されている。増幅用トランジスタ１３
２のゲート電極は容量素子１３４の一方の端子に接続さ
れている。容量素子１３４の他方の端子は、スイッチ１
４２を介して増幅用トランジスタ１３２のソース領域に
接続されている。容量素子１３４は、増幅用トランジス
タ１３２のゲート・ソース間電圧を保持する役目を担
う。
【０１０８】スイッチ１３５〜スイッチ１４２は、入力
される信号によって、導通又は非導通（オン又はオフ）
が制御される。しかし、図９においては、説明を簡単に
するために、スイッチ１３５〜スイッチ１４２に信号を
入力する信号線等の図示は省略する。
【０１０９】図９に示すソースフォロワ回路において、
スイッチ１４１の一方の端子が入力端子となる。前記入
力端子から入力される入力電位Vin（信号電圧）は、容
量素子１３４の一方の端子に入力される。また、スイッ
チ１３８の一方の端子が出力端子となっており、増幅用
トランジスタ１３２のソース領域の電位が出力電位Vo ut
となる。
【０１１０】図１、２で示す電気回路は、ソースフォロ
ワ回路であるが、バイアス電位を入力する入力端子を設
けていない。これは、トランジスタ１３１のゲート・ソ
ース間電圧には、リファレンス用定電流源１２６により
設定された信号電流Idataが流れるように、既に容量素
子１１４に所定の電荷が保持されているためである。
【０１１１】また本発明によって、バイアス用トランジ
スタ１３１及び増幅用トランジスタ１３２の特性バラツ
キの影響を抑制できるため、バイアス用トランジスタ１
３１及び増幅用トランジスタ１３２のゲート長（Ｌ）、
ゲート幅（Ｗ）は同じ値で設計する必要はなく、バラツ
キが生じていてもよい。
【０１１２】図９では、電源線１４５、リファレンス用
定電流源１４６、スイッチ１３９の順に接続されている
が、本発明はこれに限定されない。リファレンス用定電
流源１４６とスイッチ１３９を逆にして、電源線１４
５、スイッチ１３９、リファレンス用定電流源１４６の
順に接続してもよい。
【０１１３】また、前述した実施の形態１と図７（Ａ）
（Ｂ）とを参考にして、リファレンス用定電流源１４６
をスイッチ１４０と電源線１４４との間に配置してもよ
い。さらに、リファレンス用定電流源１４６をスイッチ
１３８とスイッチ１４２との間に配置してもよい。
【０１１４】また図８（Ｂ）には、バイアス用トランジ
スタ１３１、容量素子１３３、スイッチ１３５及びスイ
ッチ１３７を配置していない場合のソースフォロワ回路
を示す。図８（Ｂ）に示すソースフォロワ回路の動作
は、実施の形態１において上述した図１、２の動作に準
ずるので、本実施の形態では説明を省略する。
【０１１５】図８（Ｂ）では、図１と同様、スイッチ１
３６、スイッチ１３９、電流源１４６は、電源電位Vdd
に接続されている。しかし、図７（Ａ）、図７（Ｂ）の
ように、スイッチ１３６、スイッチ１３９、電流源１４
６が、接地電位Vssなどのような別の電源線、素子に接
続されていてもよい。例として、図２５（Ｂ）には、ス
イッチ１３６、スイッチ１３９、電流源１４６が接地電
位Vssに接続されている場合について示す。
【０１１６】ここで、図８（Ｂ）は、トランジスタ１３
１を配置していない場合のソースフォロワ回路を示して
いる。しかし、トランジスタ１３１は、本来、ソースフ
ォロワ回路におけるバイアスを与える電流源として動作
させる回路である。したがって、図８（Ｂ）における電
流源１４６は、トランジスタ１３１の代わりに、バイア
スを与える電流源として動作させてもよい。つまり、電
流源１４６は、設定動作の時に用い、出力動作のときに
は用いないというのではなく、設定動作のときには、ト
ランジスタ１３２を設定するための電流源として用い、
出力動作のときには、ソースフォロワ回路におけるバイ
アスを与える電流源として用いてもよい。その場合は、
設定動作時と出力動作時とで、切り替える必要がないの
で、スイッチ１３６、スイッチ１３９は、不要になる。
この時の回路図を、図２６（Ｂ）に示す。図２６（Ｂ）
における電流源１４６を、トランジスタで実現した場合
の回路図を、図２９に示す。図２９に示すソースフォロ
ワ回路の動作は、実施の形態１において上述した図２
７、図２８の動作に準ずるので、本実施の形態では説明
を省略する。
【０１１７】本実施の形態は、実施の形態１と任意に組
み合わせることが可能である。
【０１１８】（実施の形態３）前述した実施の形態１、
２では、本発明を適用したソースフォロワ回路について
説明した。しかし本発明は、差動増幅回路、センスアン
プ、オペアンプなどに代表される演算回路など、さまざ
まな回路にも適用することが出来る。本実施の形態で
は、本発明を適用した演算回路について図１０〜図１３
を用いて説明する。
【０１１９】まず、本発明を適用した差動増幅回路につ
いて、図１０を用いて説明する。図１０は、図１のよう
に、本来の回路の外に、リファレンス用定電流源２６８
を配置した場合に相当する。差動増幅回路では、入力電
位Vin1及び入力電位Vin2の差の演算を行って出力電位V
outを出力する。
【０１２０】図１０に示す差動増幅回路において、２７
２、２７３はｐチャネル型のトランジスタであり、２７
４、２７５及び２８６はｎチャネル型のトランジスタで
ある。２７６、２７７及び２８７は容量素子である。ま
た、スイッチ２６５、２６６、２７８〜２８４及び２８
８は、スイッチング機能を有する素子であり、好ましく
はトランジスタなどの半導体素子が用いられる。前記半
導体素子の極性は特に限定されない。
【０１２１】２６８はリファレンス用定電流源であり、
一定の電流を流す能力を有する。またリファレンス用定
電流源２６８は、トランジスタなどの半導体素子で構成
される。本明細書では、トランジスタで構成されるリフ
ァレンス用定電流源２６８の一例を実施の形態６におい
て説明するので参照するとよい。
【０１２２】２６７、２７１及び２９１は電源線であ
り、電源線２７１には電源電位Vdd1が印加され、電源線
２９１には接地電位Vssが印加される。また電源線２６
７には、電源電位Vdd2が印加される。なお、電源線２７
１に印加される電源電位Vdd1と、電源線２６７に印加さ
れる電源電位Vdd2は同じ値でもよいし、異なる値でもよ
い。但し、電源線２６７に印加する電源電位Vdd2は、リ
ファレンス用定電流源２６８が定電流源として正常に動
作することが出来る値に設定する必要がある。例えば、
リファレンス用定電流源２６８がトランジスタの飽和領
域を利用して該電流源を構成するときには、該トランジ
スタが飽和領域で動作できる範囲の値に設定する必要が
ある。
【０１２３】図１０に示す差動増幅回路において、スイ
ッチ２８１の一方の端子が入力端子となっており、容量
素子２７６の一方の端子に入力電位Vin1が入力される。
またスイッチ２８４の一方の端子も入力端子となってお
り、容量素子２７７の一方の端子には入力電位Vin2が入
力される。またトランジスタ２７５のドレイン領域が出
力端子となっており、トランジスタ２７５のドレイン領
域の電位が出力電位Vo utとなる。
【０１２４】トランジスタ２７２のドレイン領域は電源
線２７１に接続され、ソース領域はトランジスタ２７４
のドレイン領域に接続されている。トランジスタ２７３
のドレイン領域は電源線２７１に接続され、ソース領域
はトランジスタ２７５のドレイン領域に接続されてい
る。トランジスタ２７２のゲート電極とトランジスタ２
７３のゲート電極は接続されている。なおトランジスタ
２７２及びトランジスタ２７３の代わりに、抵抗を配置
してもよい。なぜなら、図１０のような差動増幅回路に
おいて、２７２、２７３は、能動負荷と呼ばれる部分で
あり、抵抗として動作させるものであるからである。よ
って、図１０の能動負荷の部分を、図３０のように、通
常の抵抗素子で構成してもよい。
【０１２５】トランジスタ２７４のドレイン領域は、ス
イッチ５０２、トランジスタ２７２を介して電源線２７
１に接続され、ソース領域はスイッチ２８２を介して、
容量素子２７６の一方の端子に接続されている。トラン
ジスタ２７４のゲート電極は、容量素子２７６の他方の
端子に接続されている。容量素子２７６は、設定動作を
行ったときのトランジスタ２７４のゲート・ソース間電
圧を保持する役目を担う。
【０１２６】トランジスタ２７５のドレイン領域は、ス
イッチ５０３、トランジスタ２７３を介して電源線２７
１に接続され、ソース領域はスイッチ２８３を介して、
容量素子２７７の一方の端子に接続されている。トラン
ジスタ２７５のゲート電極は、容量素子２７７の他方の
端子に接続されている。容量素子２７７は、設定動作を
行ったときのトランジスタ２７５のゲート・ソース間電
圧を保持する役目を担う。
【０１２７】トランジスタ２８６のドレイン領域は、ス
イッチ２８５を介してトランジスタ２７４のソース領域
及びトランジスタ２７５のソース領域に接続され、トラ
ンジスタ２８６のソース領域は、容量素子２８７の一方
の端子に接続されている。トランジスタ２８６のゲート
電極は、容量素子２８７の他方の端子に接続されてい
る。容量素子２８７は、トランジスタ２８６のゲート・
ソース間電圧を保持する役目を担う。
【０１２８】そして、容量素子２７６、２７７及び２８
７には、リファレンス用定電流源２６８を用いて所定の
電荷の保持が行われる。但し、容量素子２７６、２７７
及び２８７の３つの容量素子に対する所定の電荷の保持
は、一度に行うことが出来ない。そのため、スイッチ２
６５及びスイッチ２６６のどちらか一方がオンになるよ
うに制御して行われる。例えば、スイッチ２６５をオン
にしたときには、スイッチ２６６をオフにする。そし
て、容量素子２７７、２８７に所定の電荷の保持を行
う。同様に、スイッチ２６５をオフにして、スイッチ２
６６をオフにする。そして、容量素子２７６、２８７に
所定の電荷の保持を行う。
【０１２９】なお、容量素子２７６、２７７及び２８７
に、リファレンス用定電流源２６８を用いて所定の電荷
の保持が行われるときの動作の説明は、実施の形態１に
準ずるので本実施の形態では省略する。
【０１３０】そして、容量素子２７６に所定の電荷の保
持が終了したら、容量素子２７６の一方の端子に入力電
位Vin1が入力され、また容量素子２７７に所定の電荷の
保持が終了したら、容量素子２７７の一方の端子に入力
電位Vin2が入力されて、出力動作を行う。このときの動
作の説明は、実施の形態１に準ずるので本実施の形態で
は省略する。
【０１３１】次に、図２６や図２７のように、本来の回
路が有する電流源を利用して、設定動作を行う場合の回
路を適用した差動増幅回路について、図３１を用いて説
明する。
【０１３２】図１０では、設定動作の時の電流として、
電流源２６８から供給される電流を用いていた。図３１
では、トランジスタ２８６を用いて、設定動作を行う。
トランジスタ２８６は、電流源として動作し、そのゲー
トに加えるバイアス電圧Vbにより、電流の大きさを決定
する。
【０１３３】次に、動作について述べる。まず、図３２
に示すように、スイッチ５０４、２７９、２８２をオン
にし、それ以外のスイッチはオフにする。すると、電流
がトランジスタ２７４の方に流れ、トランジスタ２７４
の設定動作を行うことができる。次に、図３３に示すよ
うに、スイッチ５０５、２８０、２８３をオンにし、そ
れ以外のスイッチはオフにする。すると、電流がトラン
ジスタ２７５の方に流れ、トランジスタ２７５の設定動
作を行うことができる。これで、設定動作が終了した。
そこで、図３４に示すように、スイッチ５０２、５０
３、２８１、２８４をオンにし、それ以外のスイッチは
オフにする。そして、通常の動作を行う。なお、トラン
ジスタ２７４の設定動作のとき、スイッチ５０２をオン
することにより、スイッチ５０４を削除することが可能
である。
【０１３４】また、トランジスタ２８６のゲートに加え
る電圧は、設定動作時と、通常動作（出力動作）時と
で、変えてもよい。通常、差動増幅回路では、トランジ
スタ２７４とトランジスタ２７５とでは、ほぼ同量の電
流が流れる場合が多い。よって、設定動作を行う場合に
も、通常動作（出力動作）を行うときと近い条件で、設
定動作を行うほうがよい。そのほうが、より精度が高く
なる。よって、トランジスタ２８６のゲートに加える電
圧を調整することにより、設定動作時には、通常動作
（出力動作）時の半分の電流を流すようにすることが望
ましい。
【０１３５】そこで、同様の効果を得るための別の方法
として、トランジスタ２８６と並列に、トランジスタ５
０６を配置した場合の図を、図３５に示す。トランジス
タ５０６は、サイズをトランジスタ２８６と同じにして
おくのが望ましい。そして、通常動作時には、トランジ
スタ５０６のゲートに、トランジスタ２８６と同じ電圧
を加え、設定動作時には、トランジスタ５０６に電流が
流れないようにする。
【０１３６】図３５と同様な回路として、スイッチ５０
７によって、通常動作時と設定動作時との電流の大きさ
を変えた場合の回路図を、図３６に示す。設定動作時に
は、スイッチ５０７をオフにすることにより、電流値を
半分にし、通常動作時には、スイッチ５０７をオンにす
る。これにより、実際に動作させるときの状態に近い状
態で、設定動作を行えるため、設定動作の効果が向上す
る。
【０１３７】続いて、図１０に示す差動増幅回路を構成
するトランジスタが逆の導電型を有する場合について、
図１１を用いて説明する。
【０１３８】図１１に示す差動増幅回路において、２７
２、２７３がｎチャネル型のトランジスタであり、２７
４、２７５及び２８６がｐチャネル型のトランジスタで
ある。スイッチ２８１の一方の端子が入力端子となって
おり、容量素子２７６の一方の端子には入力電位Vin1が
入力される。またスイッチ２８４の一方の端子も入力端
子となっており、容量素子２７７の一方の端子には入力
電位Vin2が入力される。また、トランジスタ２７５のソ
ース領域の電位が出力電位Voutとなる。
【０１３９】なお図１１に示す差動増幅回路において
は、電源線２９１に電源電位Vdd1が印加され、電源線２
６７に電源電位Vdd1が印加され、電源線２７１に接地電
位Vssが印加されている点以外は、図１０に示す差動増
幅回路の構成、及びその動作と同じであるので、ここで
は説明を省略する。
【０１４０】なお図１０、１１に示す差動増幅回路で
は、リファレンス用定電流源２６８が配置される箇所が
異なっている。本発明ではリファレンス用定電流源２６
８が配置される箇所は特に限定されないが、以下の条件
を満たすことが必要となる。
【０１４１】リファレンス用定電流源２６８を用いて、
容量素子２７６、２７７、２８７に所定の電荷の保持を
行うときには、スイッチ２６５及びスイッチ２６６を制
御することによって行うことは上述した。つまり、スイ
ッチ２６５及びスイッチ２６６を制御することによっ
て、容量素子２７６が所定の電荷の保持を行うときに
は、容量素子２７７及びトランジスタ２７５には電流が
流れないようにする必要がある。同様に、容量素子２７
７が所定の電荷の保持を行うときには、容量素子２７６
及びトランジスタ２７４には電流が流れないようにする
必要がある。
【０１４２】つまり、容量素子２７６と容量素子２７７
の２つの容量素子が、同時に所定の電荷の保持を行わな
いように、リファレンス用定電流源２６８と、スイッチ
２６５及びスイッチ２６６を配置する必要がある。ま
た、必要に応じてスイッチを追加して配置する必要があ
る。
【０１４３】以上をふまえると、リファレンス用定電流
源２６８、スイッチ２６５及びスイッチ２６６を配置す
る箇所は、図１０、１１に示した箇所に限定されない。
例えば、図１１において、スイッチ２６５を電源線２７
１とトランジスタ２７２のソース領域の間に配置して、
スイッチ２６６を電源線２７１とトランジスタ２７３の
ソース領域の間に配置してもよい。また、スイッチ２６
５をトランジスタ２７２のドレイン領域とスイッチ２７
９の間に配置して、スイッチ２６６をトランジスタ２７
３のドレイン領域とスイッチ２８０の間に配置してもよ
い。
【０１４４】次に、図３１に示す差動増幅回路を構成す
るトランジスタが逆の導電型を有する場合について、図
３７に示す。これも、図３１に示す差動増幅回路の構成
及びその動作と同じであるので、ここでは説明を省略す
る。
【０１４５】なお、図３７でも同様に、図３５、図３６
のようにすることにより、電流源部分の電流値を制御す
ることが可能である。
【０１４６】また本実施の形態では、図１０、１１に示
す電気回路を差動増幅回路として示したが、本発明はこ
れに限定されず、入力電位Vin1と入力電位Vin2として入
力する電圧を適宜変更して、センスアンプなどの他の演
算回路として用いることも出来る。
【０１４７】次いで、本発明を適用したオペアンプにつ
いて、図１２、１３を用いて説明する。図１２（Ａ）に
はオペアンプの回路記号を示し、図１２（Ｂ）には該オ
ペアンプの回路構成を示す。
【０１４８】なお、オペアンプの回路構成としては、さ
まざまなものがある。そこで、図１２では、もっとも簡
単な場合として、差動増幅回路にソースフォロワ回路を
組み合わせた場合について述べる。よって、オペアンプ
の回路構成は、図１２に限定されない。
【０１４９】オペアンプでは、入力電位Vin1及び入力電
位Vin2と、出力電位Voutとの関係によって特性が定義さ
れる。より詳しくは、オペアンプは、入力電位Vin1及び
入力電位Vin2との差の電圧に対し、増幅度Ａを掛けて出
力電位Voutを出力する機能を有する。
【０１５０】図１２（Ｂ）に示すオペアンプにおいて、
スイッチ２８１の一方の端子が入力端子となっており、
容量素子２７６の一方の端子には入力電位Vin1が入力さ
れる。またスイッチ２８４の一方の端子も入力端子とな
っており、容量素子２７７の一方の端子には入力電位V
in2が入力される。また、トランジスタ２９２のソース
領域の電位が出力電位Voutとなる。
【０１５１】図１２（Ｂ）に示す回路において、３０５
で示す点線で囲んだ部分は、図１０に示す差動増幅回路
と同じ構成である。そして、３０６で示す点線で囲んだ
部分は、図１、２に示したソースフォロワ回路と同じで
あるので、図１２（Ｂ）に示したオペアンプの詳しい構
成の説明は省略する。
【０１５２】図１２（Ｂ）では、電流源２６８を、差動
増幅回路３０５と、ソースフォロワ回路３０６とで、共
用している。そこで、図３８には、３０５で示す点線で
囲んだ部分には、図３１に示す差動増幅回路と同じ構成
を用い、３０６で示す点線で囲んだ部分には、図２７に
示したソースフォロワ回路と同じ構成を用いた場合のオ
ペアンプを示す。
【０１５３】また図１３には、トランジスタ２９９がｐ
チャネル型である場合のオペアンプを示す。つまり、プ
ッシュプル回路を用いた場合に相当する。図１３（Ｂ）
において、容量素子３００の一方の端子は、スイッチ３
０２、スイッチ２７８を介して、トランジスタ２７５の
ドレイン領域と接続されている点以外は、図１２（Ｂ）
に示すオペアンプの構成と同じであるので、本実施の形
態では、詳しい構成の説明は省略する。
【０１５４】図３９には、図１３に対して、３０５で示
す点線で囲んだ部分に、図３１に示す差動増幅回路と同
じ構成を用いた場合のオペアンプを示す。図３９では、
ソースフォロワ回路の部分が、プッシュプル回路になっ
ており、バイアス用電流源が存在しない。そこで、差動
増幅回路における電流源の電流を、ソースフォロワ回路
（プッシュプル回路）の設定動作時に用いる電流として
利用している。つまり、トランジスタ２８６を、プッシ
ュプル回路と接続できるようにしている。
【０１５５】なお本実施の形態は、実施の形態１、２と
任意に組み合わせることが可能である。
【０１５６】（実施の形態４）本実施の形態では、本発
明を適用した光電変換素子を有する半導体装置の構成と
その動作について、図１４、１５を用いて説明する。
【０１５７】図１４（Ａ）に示す半導体装置は、基板７
０１上に、複数の画素がマトリクス上に配置された画素
部７０２を有し、画素部７０２の周辺には、信号線駆動
回路７０３、第１〜第４の走査線駆動回路７０４〜７０
７を有する。図１４（Ａ）に示す半導体装置は、信号線
駆動回路７０３と、４組の走査線駆動回路７０４〜７０
７を有しているが、本発明はこれに限定されず、信号線
駆動回路と走査線駆動回路の数は画素の構成に応じて任
意に配置することが出来る。また、信号線駆動回路７０
３と、第１〜第４の走査線駆動回路７０４〜７０７に
は、FPC７０８を介して外部より信号が供給されてい
る。しかし本発明はこれに限定されず、画素部以外の電
気回路は、ＩＣなどを用いて外部から供給するようにし
てもよい。
【０１５８】最初に、第１の走査線駆動回路７０４及び
第２の走査線駆動回路７０５の構成について、図１４
（Ｂ）を用いて説明する。第３の走査線駆動回路７０６
及び第４の走査線駆動回路７０７は、図１４（Ｂ）の図
に準ずるので、図示は省略する。
【０１５９】第１の走査線駆動回路７０４は、シフトレ
ジスタ７０９、バッファ７１０を有する。第２の走査線
駆動回路７０５は、シフトレジスタ７１１、バッファ７
１２を有する。動作を簡単に説明すると、シフトレジス
タ７０９、７１１は、クロック信号（G-CLK）、スター
トパルス（SP）及びクロック反転信号（G-CLKb）に従っ
て、順次サンプリングパルスを出力する。その後バッフ
ァ７１０、７１２で増幅されたサンプリングパルスは、
走査線に入力されて、１行ずつ選択状態にしていく。
【０１６０】なおシフトレジスタ７０９とバッファ７１
０との間、又はシフトレジスタ７１１とバッファ７１２
との間にはレベルシフタ回路を配置した構成にしてもよ
い。レベルシフタ回路を配置することによって、電圧振
幅を大きくすることが出来る。
【０１６１】次いで、信号線駆動回路７０３の構成につ
いて、図１４（Ｃ）を用いて説明する。
【０１６２】信号線駆動回路７０３は、信号出力線用駆
動回路７１５、サンプルホールド回路７１６、バイアス
回路７１４及び増幅回路７１７を有する。バイアス回路
７１４は、各画素の増幅用トランジスタと対になって、
ソースフォロワ回路を形成する。サンプルホールド回路
７１６は、信号を一時的に保存したり、アナログ・デジ
タル変換を行ったり、雑音を低減したりする機能を有す
る。信号出力用駆動回路７１５は、一時的に保存されて
いた信号を、順に出力していくための信号を出力する機
能を有する。そして、増幅回路７１７は、サンプルホー
ルド回路７１６と信号出力用駆動回路７１５により出力
された信号を増幅する回路を有する。なお、増幅回路７
１７は、信号を増幅する必要のない場合には配置しなく
てもよい。
【０１６３】そして、画素部７０２においてｉ列目ｊ行
目に配置される画素７１３の回路と、ｉ列目の周辺のバ
イアス回路７１４の構成とその動作について、図１５を
用いて説明する。
【０１６４】最初に、ｉ列目ｊ行目に配置される画素７
１３の回路と、ｉ列目の周辺のバイアス回路７１４の構
成について説明する。
【０１６５】図１５に示す画素は、第１〜第４の走査線
Ｇａ（ｊ）〜Ｇｄ（ｊ）、信号線Ｓ（ｉ）、電源線Ｖ
（ｉ）を有する。また、ｎチャネル型のトランジスタ２
５５、光電変換素子２５７、スイッチ２５０〜スイッチ
２５４を有する。
【０１６６】本実施の形態においては、トランジスタ２
５５はｎチャネル型としたが、本発明はこれに限定され
ず、ｐチャネル型でもよい。但し、トランジスタ２５５
とトランジスタ２６０により、ソースフォロワ回路を形
成するので、両トランジスタは同じ極性であることが好
ましい。
【０１６７】スイッチ２５０〜スイッチ２５４は、スイ
ッチング機能を有する半導体素子であり、好ましくはト
ランジスタが用いられる。スイッチ２５１及びスイッチ
２５２は、第１の走査線Ｇａ（ｊ）から入力される信号
により、オン又はオフが制御される。スイッチ２５０
は、第２の走査線Ｇｂ（ｊ）から入力される信号によ
り、オン又はオフが制御される。スイッチ２５３は、第
３の走査線Ｇｃ（ｊ）から入力される信号により、オン
又はオフが制御される。スイッチ２５４は、第４の走査
線Ｇｄ（ｊ）から入力される信号により、オン又はオフ
が制御される。
【０１６８】トランジスタ２５５のソース領域とドレイ
ン領域は、一方は電源線Ｖ（ｉ）に接続され、他方はス
イッチ２５０を介して信号線Ｓ（ｉ）に接続されてい
る。トランジスタ２５５のゲート電極は、容量素子２５
６の一方の端子に接続されている。また容量素子２５６
の他方の端子はスイッチ２５３を介して光電変換素子２
５７の一方の端子に接続されている。光電変換素子２５
７の他方の端子は電源線２５８に接続されている。電源
線２５８には、接地電位Ｖssが印加される。容量素子２
５６は、設定動作を行ったときのトランジスタ２５５の
ゲート・ソース間電圧を保持する役目を担う。
【０１６９】バイアス回路７１４は、トランジスタ２６
０、容量素子２６１及びスイッチ２５９を有する。トラ
ンジスタ２６０のソース領域は電源線２６４に接続さ
れ、ドレイン領域は信号線Ｓ（ｉ）に接続されている。
電源線２６４には、接地電位Ｖ ssが印加される。トラン
ジスタ２６０のゲート電極は、容量素子２６１の一方の
端子に接続されている。容量素子２６１の他方の端子は
電源線２６４に接続されている。容量素子２６１は、設
定動作を行ったときのトランジスタ２６０のゲート・ソ
ース間電圧を保持する役目を担う。
【０１７０】２４７はリファレンス用定電流源であり、
一定の電流を流す能力を有する。またリファレンス用定
電流源２４７は、トランジスタなどの半導体素子で構成
される。本明細書では、トランジスタで構成されるリフ
ァレンス用定電流源２４７の一例を実施の形態６におい
て後述するので参照するとよい。
【０１７１】電源線Ｖ（ｉ）には、スイッチ２４８を介
して電源線２４５が接続されている。また、スイッチ２
４９を介してリファレンス用定電流源２４７が接続され
ている。そして、電源線２４５には電源電位Vdd1が印加
され、電源線２４６には電源電位Vdd2が印加される。電
源線２４５に印加される電源電位Vdd1と、電源線２４６
に印加される電源電位Vdd2は同じ値でもよいし、異なる
値でもよい。但し、電源線２４６に印加する電源電位V
dd2は、リファレンス用定電流源２４７が定電流源とし
て正常に動作することが出来る値に設定する必要があ
る。例えば、リファレンス用定電流源２４７がトランジ
スタの飽和領域を利用して該電流源を構成するときに
は、該トランジスタが飽和領域で動作できる範囲の値に
設定する必要がある。
【０１７２】なお、リファレンス用定電流源２４７は、
基板上に信号線駆動回路と一体形成してもよい。または
リファレンス用電流として、基板の外部からＩＣ等を用
いて一定の電流を入力してもよい。
【０１７３】またスイッチ２４８、２４９と、リファレ
ンス用定電流源２４７が配置される箇所は、図１５に示
した箇所に限定されない。上述した実施の形態１〜３を
参考にして、異なる箇所に配置してもよく、例えば、画
素７１３に組み込んでもよい。
【０１７４】そして、図１５において、７１９で示す点
線で囲んだ部分と７１４で示す点線で囲んだ部分とがソ
ースフォロワ回路に相当する。
【０１７５】次いで、ｉ列目ｊ行目に配置される画素７
１３の回路と、ｉ列目の周辺のバイアス回路７１４の動
作を簡単に説明する。
【０１７６】まず、画素７１３においてスイッチ２４９
〜スイッチ２５２、バイアス回路７１４においてスイッ
チ２５９をオン状態にする。そして、それ以外のスイッ
チはオフにする。そうすると、リファレンス用定電流源
２４７において設定された信号電流Idataが、スイッチ
２４９、２５２、２５１を介し、次いでスイッチ２５０
を介し、さらにスイッチ２５９を介して電源線２６４の
方向に流れる。
【０１７７】電流が流れ始めた瞬間には、容量素子２５
６、２６１には電荷は保持されていない。そのため、ト
ランジスタ２５５、２６０はオフである。
【０１７８】そして徐々に容量素子２５６、２６１に電
荷が蓄積されて、該容量素子２５６、２６１の両電極間
に電位差が生じ始める。容量素子２５６、２６１の両電
極間の電位差が、トランジスタ２５５、２６０のしきい
値電圧になると、該トランジスタ２５５、２６０はオン
となる。
【０１７９】次いで、トランジスタ２５５のゲート・ソ
ース間電圧が所定の信号電流Idataを流すことが出来る
電圧となるように、容量素子２５６において電荷の蓄積
が続けられる。また、トランジスタ２６０のゲート・ソ
ース間電圧が所定の信号電流Idataを流すことが出来る
電圧となるように、容量素子２６１において電荷の蓄積
が続けられる。
【０１８０】そして、容量素子２５６、２６１におい
て、電荷の蓄積が終了して定常状態になった後、スイッ
チ２５１、２５２、２５９をオフにする。スイッチ２４
９、２５０は引き続きオンである。そして上記以外のス
イッチは全てオフである。このとき、リファレンス用定
電流源２４７により設定された信号電流Idataが、トラ
ンジスタ２５５のドレイン領域からソース領域を介し
て、さらにトランジスタ２６０のドレイン領域からソー
ス領域を介して流れていく。
【０１８１】続いて、この状態において、画素７１３に
おいて、スイッチ２４８、スイッチ２５０、スイッチ２
５３をオンにして、それ以外のスイッチはオフとする。
【０１８２】そうすると、トランジスタ２５５のゲート
電極には、容量素子２５６を介して、光電変換素子２５
７から信号が入力される。
【０１８３】このとき、トランジスタ２５５のゲート電
極には、容量素子２５６に保持されている電圧に加え
て、光電変換素子２５７からの信号が上乗せされた値が
入力される。つまり、トランジスタ２５５のゲート電極
に入力される信号は、容量素子２５６に保持されている
電圧に加えて、該トランジスタのゲート電極に入力され
る信号となる。そのため、トランジスタの特性バラツキ
の影響を抑制することができる。
【０１８４】そしてトランジスタ２５５のソース領域の
電位が出力電位Voutとなり、該出力電位Voutは、光電変
換素子２５７により読み取られた信号として、スイッチ
２５０を介して信号線Ｓ（ｉ）に出力される。
【０１８５】次いで、スイッチ２５４をオンにして、そ
れ以外のスイッチは全てオフにして、光電変換素子２５
７を初期化する。より詳しくは、光電変換素子２５７の
ｎチャネル側端子の電位が電源線２５８の電位と同じに
なるように、光電変換素子２５７が保持している電荷を
スイッチ２５４を介して、電源線Ｖ（ｉ）の方向に流れ
るようにする。以後、上記の動作を繰り返す。
【０１８６】上記のような構成を有する本発明の半導体
装置は、トランジスタ特性バラツキの影響を抑制するこ
とができる。
【０１８７】本発明は、実施の形態１〜実施の形態３と
任意に組み合わせることが可能である。
【０１８８】（実施の形態５）本実施の形態では、本発
明を適用した電気回路において、実施の形態３、実施の
形態４とは異なる例について、図１６〜図１９を用いて
説明する。
【０１８９】図１６（Ａ）において、３１０は図１、２
で示したソースフォロワ回路である。ソースフォロワ回
路３１０の回路構成と動作は、図１、２と同じであるの
で、本実施の形態では説明は省略する。
【０１９０】ソースフォロワ回路３１０の動作は、大別
して設定動作と出力動作に分別できることは上述した。
なお設定動作とは、容量素子に所定の電荷の保持を行う
動作であり、図１及び図２（Ａ）に示す動作に相当す
る。また出力動作とは、入力電位Vinを入力して、出力
電位Voutを取り出す動作のことであり、図２（Ｂ）に示
す動作に相当する。
【０１９１】ソースフォロワ回路３１０において、端子
ａが入力端子に相当し、端子ｂが出力端子に相当する。
そして、スイッチ１２７、１１６、１１８は端子ｃから
入力される信号により制御される。スイッチ１１５、１
１７、１２０は端子ｄから入力される信号により制御さ
れる。スイッチ１２８は端子ｅから入力される信号によ
り制御される。
【０１９２】そして、ソースフォロワ回路３１０を有す
る電気回路を設計するときには、図１６（Ｂ）に示すよ
うに、少なくとも２つのソースフォロワ回路３１５、３
１６を配置するとよい。そしてソースフォロワ回路３１
５、３１６のうち、一方は設定動作を行って、他方は出
力動作を行うようにするとよい。そうすると、同時に２
つの動作を行うことができるため、動作に無駄がなく、
無駄な時間が必要なくなるので、電気回路の動作をより
高速で行うことができる。
【０１９３】もし、ソースフォロワ回路が１つしか配置
していない場合は、設定動作を行っている間は、出力動
作を行うことができない。そのため、無駄な時間が生じ
る。
【０１９４】なお、ソースフォロワ回路３１５、３１６
において、設定動作と出力動作を同時に行うことはな
い。したがって、ソースフォロワ回路３１５、３１６に
は、電流源１２６を各々１つずつ配置しておく必要はな
い。つまり、１つの電流源１２６は、ソースフォロワ回
路３１５、３１６で共用することができる。
【０１９５】例えば、信号線駆動回路にソースフォロワ
回路を用いて設計するときには、信号線ごとに少なくと
も２個のソースフォロワ回路を配置するとよい。また走
査線駆動回路にソースフォロワ回路を用いて設計すると
きには、走査線ごとに少なくとも２個のソースフォロワ
回路を配置するとよい。また画素にソースフォロワ回路
を用いて設計するときには、画素ごとに少なくとも２つ
のソースフォロワ回路を配置するとよい。
【０１９６】図１６（Ｂ）において、３１１〜３１４は
スイッチである。スイッチ３１１、３１２がオンのとき
は、スイッチ３１３、３１４はオフとなる。またスイッ
チ３１１、３１２がオフのときには、スイッチ３１３、
３１４はオンとなる。このようにして、２つのソースフ
ォロワ回路３１５、３１６のうち、一方は設定動作を行
って、他方は出力動作を行うようにする。なお、スイッ
チ３１１〜スイッチ３１４を配置せずに、ソースフォロ
ワ回路３１０が有するスイッチ１１６、１１８を制御す
ることによって、２つのソースフォロワ回路３１５、３
１６を制御するようにしてもよい。
【０１９７】また本実施の形態では、点線で囲んだ部分
３１５、３１６は、ソースフォロワ回路に相当するとし
たが、本発明はこれに限定されず、図１０〜図１３など
に示した差動増幅回路、オペアンプなどを適用してもよ
い。
【０１９８】そして本実施の形態では、信号線ごとに少
なくとも２個のソースフォロワ回路を配置した信号線駆
動回路の構成とその動作について、図１７〜図１９を用
いて説明する。
【０１９９】図１７には信号線駆動回路を示しており、
該信号線駆動回路は、シフトレジスタ３２１、第１のラ
ッチ回路３２２、第２のラッチ回路３２３、Ｄ/Ａ変換
回路３２４及び信号増幅回路３２５を有する。
【０２００】なお、第１のラッチ回路３２２や第２のラ
ッチ回路３２３が、アナログデータを保存できる回路で
ある場合は、Ｄ/Ａ変換回路３２４は省略できる場合が
多い。また、信号線に出力するデータが２値、つまり、
デジタル量である場合は、Ｄ/Ａ変換回路３２４は省略
できる場合が多い。また、Ｄ/Ａ変換回路３２４には、
ガンマ補正回路が内蔵されている場合もある。このよう
に、信号線駆動回路は、図１７に示す構成に限定されな
い。
【０２０１】動作を簡単に説明すると、シフトレジスタ
３２１は、フリップフロップ回路（FF）等を複数列用い
て構成され、クロック信号（S-CLK）、スタートパルス
(SP)、クロック反転信号(S-CLKb)が入力される、これら
の信号のタイミングに従って、順次サンプリングパルス
が出力される。
【０２０２】シフトレジスタ３２１より出力されたサン
プリングパルスは、第１のラッチ回路３２２に入力され
る。第１のラッチ回路３２２には、ビデオ信号が入力さ
れており、サンプリングパルスが入力されるタイミング
に従って、各列でビデオ信号を保持していく。
【０２０３】第１のラッチ回路３２２において、最終列
までビデオ信号の保持が完了すると、水平帰線期間中
に、第２のラッチ回路３２３にラッチパルス（Latch Pu
lse）が入力され、第１のラッチ回路３２２に保持され
ていたビデオ信号は、一斉に第２のラッチ回路３２３に
転送される。その後、第２のラッチ回路３２３に保持さ
れたビデオ信号は、１行分が同時に、Ｄ／Ａ変換回路３
２４へと入力される。そして、Ｄ／Ａ変換回路３２４か
ら入力される信号は信号増幅回路３２５へ入力される。
【０２０４】第２のラッチ回路３２３に保持されたビデ
オ信号がＤ／Ａ変換回路３２４に入力されている間、シ
フトレジスタ３２１においては再びサンプリングパルス
が出力される。以後、この動作を繰り返す。
【０２０５】そして、ｉ列目から（ｉ＋２）列目の３本
信号線の周辺の信号増幅回路３２５の構成を図１８を用
いて説明する。
【０２０６】信号増幅回路３２５は、列ごとに２つのソ
ースフォロワ回路３１５、３１６を有する。ソースフォ
ロワ回路３１５、３１６は、それぞれ端子ａ〜端子ｅま
での５つの端子を有する。端子ａはソースフォロワ回路
３１５、３１６における入力端子に相当し、端子ｂはソ
ースフォロワ回路３１５、３１６における出力端子に相
当する。また、端子ｃから入力される信号によりスイッ
チ１２７、１１６、１１８が制御され、端子ｄから入力
される信号によりスイッチ１１５、１１７、１２０が制
御される。さらに端子ｅから入力される信号によりスイ
ッチ１２８が制御される。
【０２０７】また図１８に示す信号増幅回路３２５にお
いて、設定用信号線３２６及びしきい値用信号線３２７
の２本の信号線と、ソースフォロワ回路３１５、３１６
との間には、論理演算子が配置されている。３２９はイ
ンバータ、３３０はAND、３３１及び３３２はインバー
タ、３３３はANDである。そして、端子ｃ〜端子ｅに
は、設定用信号線３２７から出力される信号、又は上記
の論理演算子の出力端子から出力される信号のどちらか
が入力される。
【０２０８】次いで、設定用信号線３２６、しきい値用
信号線３２７の２本の信号線から出力される信号と、ソ
ースフォロワ回路３１５、３１６における端子ｃ〜端子
ｅを介して各スイッチに入力される信号を図１９を用い
て説明する。
【０２０９】なお、端子ｃ〜端子ｅを介して信号が入力
されるスイッチは、Highの信号が入力されるとオンにな
り、Lowの信号が入力されるとオフになるとする。
【０２１０】そして、設定用信号線３２６、しきい値用
信号線３２８の２本の信号線からは、図１９に示すよう
な信号が入力される。さらに、ソースフォロワ回路３１
５における端子ｃには、設定用信号線３２６から出力さ
れる信号がそのまま入力される。端子ｄにはAND３３０
の出力端子から出力される信号が入力され、端子ｅには
インバータ３３１の出力端子から出力される信号が入力
される。そうすると、ソースフォロワ回路３１５では、
設定動作と出力動作のどちらか一方の動作を行うように
制御することが出来る。
【０２１１】またソースフォロワ回路３１６における端
子ｃには、インバータ３３２の出力端子から出力される
信号が入力される。端子ｄには、AND３３３の出力端子
から出力される信号が入力され、端子ｅには設定用信号
線３２６から出力される信号がそのまま入力される。そ
うすると、ソースフォロワ回路３１６では、設定動作と
出力動作のどちらか一方の動作を行うように制御するこ
とが出来る。
【０２１２】なお、図１６においては、各ソースフォロ
ワ回路に、電流源１２６が配置されている。したがっ
て、信号線駆動回路に複数配置されている電流源１２６
において、そこから流れる電流値は、ばらつかないこと
が望ましい。そこで、各電流源１２６に対して、設定動
作を行うことにより、電流値がばらつかないようにする
ことが可能である。この技術については、本発明者の発
明である特願２００２−２８７９９７号、特願２００２
−２８８１０４号、特願２００２−２８０４３号、特願
２００２−２８７９２１号、特願２００２−２８７９４
８号などに記載されている。よって、この技術を本願に
適用することにより、信号線駆動回路に複数配置されて
いるに電流源１２６の特性バラツキを補正することが可
能である。
【０２１３】これまでは、図１６、図１８、図１９で
は、図１のように、本来の回路の外に電流源が配置され
た場合のソースフォロワ回路を用いた場合について、述
べてきた。つぎに、図２７、図２９のようなソースフォ
ロワ回路を用いた場合の例を示す。
【０２１４】図１６（Ａ）に相当する図を、図４０に示
す。また、図１８に相当する図を、図４１に示す。図１
９に相当する図を、図４２に示す。動作などについて
は、これまでと同様なので、省略する。図１６、図１
８、図１９の場合と比較すると、図１６（Ａ）には、電
流源１２６が配置されているが、図４０には、配置され
ていない。その結果、回路の配置が楽になり、狭い面積
にレイアウトすることができる。また、すでに述べたよ
うに、図１６（Ａ）では、電流源１２６の電流値がばら
つかないようにするためには、さらに追加の回路がある
ことが望ましいが、図４０の回路では、それも必要な
い。その結果、回路の配置が楽になり、狭い面積にレイ
アウトすることができる。また、駆動タイミングも、よ
り簡単になる。
【０２１５】なお、この信号線駆動回路の各信号線の先
には、複数の画素が接続されている場合が多い。その画
素は、信号線から入力される電圧によって、状態を変化
させるものであることが多い。例としては、ＬＣＤや有
機ＥＬなどがあげられる。その他にも、さまざまなもの
を接続することが可能である。
【０２１６】なお、本実施の形態は、実施の形態１〜実
施の形態４と任意に組み合わせることが可能である。
【０２１７】（実施の形態６）上述してきた本発明の電
気回路や半導体装置では、一定の電流を流す能力を有す
るリファレンス用定電流源が配置され、該リファレンス
用定電流源を用いて設定動作を行う。そしてリファレン
ス用定電流源は、トランジスタ等の半導体素子で構成さ
れる。そこで本実施の形態では、トランジスタと容量素
子で構成された場合のリファレンス用定電流源の構成に
ついて、図２０〜図２３を用いて説明する。
【０２１８】まず、リファレンス用定電流源の概略につ
いて、図２０を用いて説明する。図２０（Ａ）におい
て、４０１はリファレンス用定電流源である。リファレ
ンス用定電流源４０１は、端子Ａ、端子Ｂ及び端子Ｃを
有する。端子Ａには設定信号が入力される。端子Ｂに
は、電流供給線４０５から電流が外部に供給される。ま
た端子Ｃからは、リファレンス用定電流源４０１におい
て設定された電流が供給される。つまり、リファレンス
用定電流源４０１は、端子Ａに入力される設定信号によ
り制御され、端子Ｂからは電流が供給され、端子Ｃから
は電流を供給する。
【０２１９】また図２０（Ｂ）において、４０４はリフ
ァレンス用定電流源である。リファレンス用定電流源４
０４は、複数のリファレンス用定電流源を有する。そし
てここでは、仮に２つのリファレンス用定電流源４０
２、４０３を有するとする。リファレンス用定電流源４
０２、４０３は、端子Ａ〜端子Ｄを有する。端子Ａには
設定信号が入力される。端子Ｂには、電流供給線４０５
から電流が供給される。端子Ｃからは、リファレンス用
定電流源４０１において設定された電流が外部に供給さ
れる。また端子Ｄには、制御線４０６から出力される制
御信号が入力される。つまり、リファレンス用定電流源
４０２、４０３は、端子Ａに入力される設定信号及び端
子Ｄに入力される制御信号により制御され、端子Ｂから
は電流が供給され、端子Ｃからは電流を供給する。
【０２２０】次いで、図２０（Ａ）で示したリファレン
ス用定電流源４０１の構成について、図２１、２２を用
いて説明する。
【０２２１】図２１（Ａ）〜図２１（Ｆ）に示す電気回
路は、全てリファレンス用定電流源４０１に相当する。
【０２２２】図２１（Ａ）、（Ｂ）において、スイッチ
５４〜スイッチ５６と、ｎチャネル型のトランジスタ５
２と、設定動作を行ったときの該トランジスタ５２のゲ
ート・ソース間電圧を保持する容量素子５３とを有する
電気回路がリファレンス用定電流源４０１に相当する。
図２１（Ａ）、（Ｂ）に示す電気回路は、同じ回路素子
を有しているが、該回路素子の接続関係は異なってい
る。
【０２２３】図２１（Ｃ）において、スイッチ７４、７
５と、ｎチャネル型のトランジスタ７２、７６と、設定
動作を行ったときの該トランジスタ７２のゲート・ソー
ス間電圧を保持する容量素子７３とを有する電気回路が
リファレンス用定電流源４０１に相当する。
【０２２４】図２１（Ｄ）〜図２１（Ｆ）において、ス
イッチ６８、７０と、ｎチャネル型のトランジスタ６
５、６６と、設定動作を行ったときの該トランジスタ６
５、６６のゲート・ソース間電圧を保持する容量素子６
７とを有する電気回路がリファレンス用定電流源４０１
に相当する。図２１（Ｄ）〜図２１（Ｆ）に示す電気回
路は、同じ回路素子を有しているが、該回路素子の接続
関係は異なっている。
【０２２５】続いて、図２１（Ａ）（Ｂ）に示すリファ
レンス用定電流源４０１の動作と、図２１（Ｄ）〜図２
１（Ｆ）に示すリファレンス用定電流源４０１の動作に
ついて以下に簡単に説明する。図２１（Ｃ）に示すリフ
ァレンス用定電流源４０１の動作は、図２１（Ａ）
（Ｂ）に示す回路の動作に準ずるので、本実施の形態で
は説明は省略する。
【０２２６】最初に、図２１（Ａ）（Ｂ）に示すリファ
レンス用定電流源４０１の動作について説明する。図２
１（Ａ）、（Ｂ）に示す電気回路において、端子Ａを介
して入力される信号によって、スイッチ５４、５５がオ
ンになる。このときスイッチ５６はオフである。そうす
ると、電流供給線４０５から端子Ｂを介して電流が供給
され、容量素子５３に所定の電荷が保持される。
【０２２７】次いで、スイッチ５４、５５をオフにす
る。このとき、容量素子５３には所定の電荷が保持され
ているため、トランジスタ５２は信号電流Idataの大き
さの電流を流す能力を有することになる。
【０２２８】次いで、スイッチ５４、５５はオフ状態を
維持し、且つスイッチ５６をオンにする。そうすると、
端子Ｃから所定の電流が流れる。このとき、トランジス
タ５２のゲート・ソース間電圧は、容量素子５３により
所定のゲート・ソース間電圧に維持されているため、ト
ランジスタ５２のドレイン領域には、信号電流Idataに
応じたドレイン電流が流れる。
【０２２９】なお、図２１（Ａ）（Ｂ）に示す回路の場
合には、容量素子５３に所定の電荷の保持を行う動作
と、所定の電流を流す動作とを同時に行うことが出来な
い。そのため、容量素子５３に所定の電荷の保持を行う
タイミングと、所定の電流を流すタイミングとをスイッ
チ５４〜スイッチ５６を用いて制御している。
【０２３０】次いで、図２１（Ｄ）〜図２１（Ｆ）にリ
ファレンス用定電流源４０１の動作について説明する。
図２１（Ｄ）〜図２１（Ｆ）に示す電気回路において、
端子Ａを介して入力される信号によって、スイッチ６
８、７０がオンになる。そうすると、電流供給線４０５
から端子Ｂを介して電流が供給され、容量素子６７に所
定の電荷が保持される。このとき、トランジスタ６５の
ゲート電極とトランジスタ６６のゲート電極は接続され
ているので、トランジスタ６５とトランジスタ６６のゲ
ート・ソース間電圧が容量素子６７によって保持され
る。
【０２３１】次いで、スイッチ６８、７０をオフにす
る。このとき、容量素子６７には所定の電荷が保持され
ているため、トランジスタ６５、６６には信号電流I
dataの大きさの電流を流す能力を有することになる。つ
まり、トランジスタ６６のゲート・ソース間電圧は、容
量素子６７により所定のゲート・ソース間電圧に維持さ
れているため、トランジスタ６６のドレイン領域には、
信号電流Idataに応じたドレイン電流が流れる。
【０２３２】なお、図２１（Ｄ）〜（Ｆ）に示す回路の
場合には、容量素子６７に所定の電荷の保持を行う動作
と、所定の電流を流す動作とを同時に行うことができ
る。
【０２３３】また、図２１（Ｄ）〜（Ｆ）に示す回路の
場合には、トランジスタ６５とトランジスタ６６のサイ
ズが重要となる。トランジスタ６５とトランジスタ６６
のサイズが同じ場合には、電流供給線４０５から供給さ
れる電流と同じ値の電流が端子Ｃを介して流される。一
方、トランジスタ６５とトランジスタ６６のサイズが異
なる場合、つまり、トランジスタ６５とトランジスタ６
６のＷ（ゲート幅）/Ｌ（ゲート長）の値が異なる場合
には、電流供給線４０５から供給される電流の値と、端
子Ｃを介して流される電流の値が異なる。そしてその違
いは、両トランジスタのＷ/Ｌの値に依存する。
【０２３４】なお、図２１（Ａ）〜（Ｆ）に示す電気回
路において、電流は端子Ｃから接地電位Vssに向かって
流れている。図２２には、トランジスタ５２、６５、６
６の極性をｐチャネル型とし、且つ電流は端子Ｃから接
地電位Vssに向かって流れているときの回路構成を示
す。
【０２３５】なお電流の流れる方向は、図２１、２２に
示すように端子Ｃから接地電位Vssに向かって流れる方
向のみに限定されない。図２１に示す電気回路おいて、
接地電位Vssを電源電位Vddとして、さらにトランジスタ
５２、６５、６６、７２をｐチャネル型とすると、電流
は電源電位Vddから端子Ｃの方向に流れる。また、図２
２に示す電気回路において、接地電位Vssを電源電位Vdd
として、さらに、トランジスタ５２、６５、６６をｎチ
ャネル型とすると、電流は電源電位Vddから端子Ｃの方
向に流れる。
【０２３６】次いで、図２０（Ｂ）に示したリファレン
ス用定電流源４０２、４０３について、図２３を用いて
説明する。なお、図２１（Ａ）（Ｂ）に示す回路の場合
には、容量素子に所定の電荷の保持を行う動作と、所定
の電流を流す動作とを同時に行うことが出来ないことは
上述した。そのため、図２０（Ｂ）に示すように、複数
のリファレンス用定電流源を配置して、一方のリファレ
ンス用定電流源において、容量素子に所定の電荷の保持
を行う動作を行って、他方のリファレンス用定電流源に
おいて、所定の電流を流す動作を行うことが好ましい。
つまり、図２０（Ｂ）に示すリファレンス用定電流源４
０２、４０３には、図２１（Ａ）（Ｂ）に示す回路を用
いることが好ましい。
【０２３７】図２３（Ａ）において、スイッチ８４〜ス
イッチ８９と、ｎチャネル型のトランジスタ８２と、設
定動作を行ったときの該トランジスタのゲート・ソース
間電圧を保持する容量素子８３とを有する回路が、リフ
ァレンス用定電流源４０２又は４０３に相当する。図２
３（Ａ）に示す電気回路は、図２１（Ａ）（Ｂ）に示す
回路である。
【０２３８】また、図２３（Ｂ）において、スイッチ９
４〜スイッチ９７と、トランジスタ９２、９８と、設定
動作を行ったときの該トランジスタ９２のゲート・ソー
ス間電圧を保持する容量素子９３とを有する回路が、リ
ファレンス用定電流源４０２又は４０３に相当する。図
２３（Ｂ）に示す電気回路は、図２１（Ｃ）に示す回路
である。
【０２３９】なお図２３（Ａ）（Ｂ）に示す電気回路の
動作は、上述した図２１（Ａ）（Ｂ）の電気回路の動作
に準ずるので、本実施の形態では説明を省略する。
【０２４０】本実施の形態は、実施の形態１〜実施の形
態５と任意に組み合わせることが可能である。
【０２４１】（実施の形態７）本発明の電気回路を用い
た電子機器として、ビデオカメラ、デジタルカメラ、ゴ
ーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置（カーオ
ーディオ、オーディオコンポ等）、ノート型パーソナル
コンピュータ、ゲーム機器、携帯情報端末（モバイルコ
ンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはDigi
tal Versatile Disc（ＤＶＤ）等の記録媒体を再生し、
その画像を表示しうるディスプレイを備えた装置）など
が挙げられる。それらの電子機器の具体例を図４に示
す。
【０２４２】図４（Ａ）は発光装置であり、筐体２００
１、支持台２００２、表示部２００３、スピーカー部２
００４、ビデオ入力端子２００５等を含む。本発明は表
示部２００３を構成する電気回路に用いることができ
る。また本発明により、図４（Ａ）に示す発光装置が完
成される。発光装置は自発光型であるためバックライト
が必要なく、液晶ディスプレイよりも薄い表示部とする
ことができる。なお、発光装置は、パソコン用、ＴＶ放
送受信用、広告表示用などの全ての情報表示用表示装置
が含まれる。
【０２４３】図４（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明は、表示部２１０２を構成
する電気回路に用いることができる。また本発明によ
り、図４（Ｂ）に示すデジタルスチルカメラが完成され
る。
【０２４４】図４（Ｃ）はノート型パーソナルコンピュ
ータであり、本体２２０１、筐体２２０２、表示部２２
０３、キーボード２２０４、外部接続ポート２２０５、
ポインティングマウス２２０６等を含む。本発明は、表
示部２２０３を構成する電気回路に用いることができ
る。また本発明により、図４（Ｃ）に示す発光装置が完
成される。
【０２４５】図４（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明は、表示部２３０２を構成する電気回路に用
いることができる。また本発明により、図４（Ｄ）に示
すモバイルコンピュータが完成される。
【０２４６】図４（Ｅ）は記録媒体を備えた携帯型の画
像再生装置（具体的にはＤＶＤ再生装置）であり、本体
２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ
２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、
操作キー２４０６、スピーカー部２４０７等を含む。表
示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ
２４０４は主として文字情報を表示するが、本発明は、
表示部Ａ、Ｂ２４０３、２４０４を構成する電気回路に
用いることができる。なお、記録媒体を備えた画像再生
装置には家庭用ゲーム機器なども含まれる。また本発明
により、図４（Ｅ）に示すＤＶＤ再生装置が完成され
る。
【０２４７】図４（Ｆ）はゴーグル型ディスプレイ（ヘ
ッドマウントディスプレイ）であり、本体２５０１、表
示部２５０２、アーム部２５０３を含む。本発明は、表
示部２５０２を構成する電気回路に用いることができ
る。また本発明により、図４（Ｆ）に示すゴーグル型デ
ィスプレイが完成される。
【０２４８】図４（Ｇ）はビデオカメラであり、本体２
６０１、表示部２６０２、筐体２６０３、外部接続ポー
ト２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明は、表示部２６０２を構成
する電気回路に用いることができる。また本発明によ
り、図４（Ｇ）に示すビデオカメラが完成される。
【０２４９】図４（Ｈ）は携帯電話であり、本体２７０
１、筐体２７０２、表示部２７０３、音声入力部２７０
４、音声出力部２７０５、操作キー２７０６、外部接続
ポート２７０７、アンテナ２７０８等を含む。本発明
は、表示部２７０３を構成する電気回路に用いることが
できる。なお、表示部２７０３は黒色の背景に白色の文
字を表示することで携帯電話の消費電流を抑えることが
できる。また本発明により、図４（Ｈ）に示す携帯電話
が完成される。
【０２５０】なお、将来的に発光材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【０２５１】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。発光材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
【０２５２】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０２５３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また本実施の形態の電子機器は、実施の形態１〜実
施の形態６に示したいずれの構成の電気回路、半導体装
置を用いても良い。
【０２５４】
【発明の効果】ある特定のトランジスタに、リファレン
ス用定電流源において設定された信号電流と同じ電流を
流すためには、該トランジスタのゲート・ソース間電圧
を設定すればよい。そして本発明では、トランジスタに
接続された容量素子が、該トランジスタのゲート・ソー
ス間電圧を保持することによって設定することが出来
る。そして、前記容量素子に保持された電圧を利用する
ことによって、トランジスタのばらつきの影響を抑制す
ることが出来る。
【０２５５】また、容量素子に保持された電圧を利用す
る方法としては、以下に示す方法を用いることも出来
る。容量素子に保持されている電圧をそのまま保持し
て、且つ容量素子の一方の端子に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジス
タのゲート電極には、前記信号電圧に加えて、容量素子
に保持されている電圧を上乗せした電圧が入力される。
その結果、トランジスタのゲート電極には、容量素子に
保持されていた電圧と信号電圧とを足した値が入力され
る。つまり本発明では、トランジスタ間に特性バラツキ
が生じていても、信号電圧が入力されるトランジスタで
は、常に各トランジスタが接続している各容量素子に保
持されていた電圧と信号電圧とを足した値が入力される
ことになる。そのため、トランジスタ間の特性バラツキ
の影響を抑制した電気回路を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明のソースフォロワ回路の動作を説明す
る図。
【図２】 本発明のソースフォロワ回路の動作を説明す
る図。
【図３】 本発明の電気回路の構成とその動作を説明す
る図。
【図４】 本発明が適用される電気機器の図。
【図５】 ソースフォロワ回路の動作を説明する図。
【図６】 ソースフォロワ回路の動作を説明する図。
【図７】 本発明のソースフォロワ回路を示す図。
【図８】 本発明のソースフォロワ回路を示す図。
【図９】 本発明のソースフォロワ回路を示す図。
【図１０】 本発明の差動増幅回路を示す図。
【図１１】 本発明の差動増幅回路を示す図。
【図１２】 本発明のオペアンプを示す図。
【図１３】 本発明のオペアンプを示す図。
【図１４】 本発明の半導体装置を示す図。
【図１５】 本発明の半導体装置の画素とバイアス用回
路を示す図。
【図１６】 本発明の電気回路の構成を説明する図。
【図１７】 本発明の信号線駆動回路の図。
【図１８】 本発明の信号線駆動回路の図。
【図１９】 本発明の信号線駆動回路の動作を説明する
図。
【図２０】 リファレンス用定電流源を示す図。
【図２１】 リファレンス用定電流源を示す図。
【図２２】 リファレンス用定電流源を示す図。
【図２３】 リファレンス用定電流源を示す図。
【図２４】 本発明のソースフォロワ回路を示す図。
【図２５】 本発明のソースフォロワ回路を示す図。
【図２６】 本発明のソースフォロワ回路を示す図。
【図２７】 本発明のソースフォロワ回路を示す図。
【図２８】 本発明のソースフォロワ回路を示す図。
【図２９】 本発明のソースフォロワ回路を示す図。
【図３０】 本発明の差動増幅回路を示す図。
【図３１】 本発明の差動増幅回路を示す図。
【図３２】 本発明の差動増幅回路を示す図。
【図３３】 本発明の差動増幅回路を示す図。
【図３４】 本発明の差動増幅回路を示す図。
【図３５】 本発明の差動増幅回路を示す図。
【図３６】 本発明の差動増幅回路を示す図。
【図３７】 本発明の差動増幅回路を示す図。
【図３８】 本発明のオペアンプを示す図。
【図３９】 本発明のオペアンプを示す図。
【図４０】 本発明の信号線駆動回路の図。
【図４１】 本発明の信号線駆動回路の図。
【図４２】 本発明の信号線駆動回路の動作を説明する
図。
フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA45 CA15 FA10 FA20 HA17 HA19 HA25 HA29 HA38 KA01 KA02 KA03 KA04 KA05 KA06 KA09 KA12 KA19 KA33 KA34 MA02 ND02 ND12 ND22 PD01 QA04 TA02 TA06 5J090 AA01 AA12 AA45 CA15 FA10 FA20 FN06 HA17 HA19 HA25 HA29 HA38 HN15 KA01 KA02 KA03 KA04 KA05 KA06 KA09 KA12 KA19 KA33 KA34 MA02 QA04 TA02 TA06 5J091 AA01 AA12 AA45 CA15 FA10 FA20 HA17 HA19 HA25 HA29 HA38 KA01 KA02 KA03 KA04 KA05 KA06 KA09 KA12 KA19 KA33 KA34 MA02 QA04 TA02 TA06

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】入力端子から入力される入力電位を基に出
    力端子から出力電位を出力する電気回路であって、 定電流源から供給された電流を電圧に変換する容量素子
    と、 前記変換された電圧に応じた電流を供給するトランジス
    タと、 前記入力端子と前記トランジスタのゲート電極の間に接
    続される第１スイッチと、 前記トランジスタのソース電極と前記出力端子の間に接
    続される第２スイッチとを有し、 前記容量素子は前記トランジスタのゲートとソースの間
    に接続されることを特徴とする電気回路。
  2. 【請求項２】入力端子から入力される入力電位を基に出
    力端子から出力電位を出力する電気回路であって、 定電流源から供給された電流を電圧に変換する第１及び
    第２容量素子と、 前記変換された電圧に応じた電流を供給し、且つ直列に
    接続された第１及び第２トランジスタと、 前記入力端子と前記第１トランジスタのゲート電極の間
    に接続される第１スイッチと、 前記第１トランジスタのソース電極と前記出力端子の間
    に接続される第２スイッチとを有し、 前記第１容量素子は前記第１トランジスタのゲートとソ
    ースの間に接続され、 前記第２容量素子は前記第２トランジスタのゲートとソ
    ースの間に接続されることを特徴とする電気回路。
  3. 【請求項３】入力端子から入力される入力電位を基に出
    力端子から出力電位を出力する電気回路であって、 第１及び第２電源線の間に配置され、且つ直列に接続さ
    れた第１及び第２トランジスタと、 バイアス電位が前記第２トランジスタのゲート電極に入
    力されて生じる前記第１及び前記第２電源線間に流れる
    電流を電圧に変換する容量素子と、 前記入力端子と前記第１トランジスタのゲート電極の間
    に接続される第１スイッチと、 前記第１トランジスタのソース電極と前記出力端子の間
    に接続される第２スイッチとを有し、 前記第１トランジスタのソース・ドレイン間には、前記
    容量素子の両電極間に保持された電荷に応じた電流が流
    れることを特徴とする電気回路。
  4. 【請求項４】請求項１乃至請求項３のいずれか一項にお
    いて、 前記入力電位は、光電変換素子から供給される信号の電
    位であることを特徴とする電気回路。
  5. 【請求項５】請求項１において、 前記トランジスタのソースとドレインの間に流れる電流
    値は、前記定電流源から供給される電流値と同じである
    ことを特徴とする電気回路。
  6. 【請求項６】請求項２において、 前記第１及び前記第２トランジスタのソースとドレイン
    の間に流れる電流値は、前記定電流源から供給される電
    流値と同じであることを特徴とする電気回路。
  7. 【請求項７】請求項２又は請求項３において、 前記第１及び前記第２トランジスタは同じ導電型である
    ことを特徴とする電気回路。
  8. 【請求項８】請求項１乃至請求項７のいずれか一項に記
    載の前記電気回路は、ソースフォロワ回路、差動増幅
    器、オペアンプ及び増幅回路から選択された１つを構成
    することを特徴とする電気回路。
JP2002305552A 2002-01-17 2002-10-21 電気回路 Withdrawn JP2003283271A (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP2002305552A JP2003283271A (ja) 2002-01-17 2002-10-21 電気回路
SG200207890A SG112868A1 (en) 2002-01-17 2002-12-31 Electric circuit
EP10179098A EP2259268A3 (en) 2002-01-17 2003-01-08 Semiconductor device
EP03000098.8A EP1330022B1 (en) 2002-01-17 2003-01-08 Electric circuit
TW092100699A TWI256537B (en) 2002-01-17 2003-01-14 Electric circuit and display device
KR1020030002609A KR100975826B1 (ko) 2002-01-17 2003-01-15 전기회로
US10/345,178 US7123250B2 (en) 2002-01-17 2003-01-16 Electric circuit
CN2008100037462A CN101257284B (zh) 2002-01-17 2003-01-17 半导体器件
CNB031007953A CN100377494C (zh) 2002-01-17 2003-01-17 电路
US11/513,060 US7710166B2 (en) 2002-01-17 2006-08-31 Semiconductor device and electronic apparatus using the same
KR1020100021652A KR101021576B1 (ko) 2002-01-17 2010-03-11 전기회로
US12/722,786 US8149043B2 (en) 2002-01-17 2010-03-12 Semiconductor device and electronic apparatus using the same
US13/369,637 US8253446B2 (en) 2002-01-17 2012-02-09 Semiconductor device and electronic apparatus using the same
US13/585,079 US8669791B2 (en) 2002-01-17 2012-08-14 Semiconductor device and electronic apparatus using the same
US14/176,676 US8928362B2 (en) 2002-01-17 2014-02-10 Semiconductor device and electronic apparatus using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002009221 2002-01-17
JP2002-9221 2002-01-17
JP2002305552A JP2003283271A (ja) 2002-01-17 2002-10-21 電気回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008122976A Division JP5127556B2 (ja) 2002-01-17 2008-05-09 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2003283271A true JP2003283271A (ja) 2003-10-03
JP2003283271A5 JP2003283271A5 (ja) 2008-05-01

Family

ID=26625559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002305552A Withdrawn JP2003283271A (ja) 2002-01-17 2002-10-21 電気回路

Country Status (7)

Country Link
US (6) US7123250B2 (ja)
EP (2) EP1330022B1 (ja)
JP (1) JP2003283271A (ja)
KR (2) KR100975826B1 (ja)
CN (1) CN100377494C (ja)
SG (1) SG112868A1 (ja)
TW (1) TWI256537B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
WO2024171007A1 (ja) * 2023-02-17 2024-08-22 株式会社半導体エネルギー研究所 半導体装置、および表示装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851853A (en) * 1985-12-17 1989-07-25 Signatron, Inc. Signal source distortion compensator
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
TWI310632B (en) * 2002-01-17 2009-06-01 Semiconductor Energy Lab Electric circuit
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP4009214B2 (ja) * 2003-03-14 2007-11-14 松下電器産業株式会社 電流駆動装置
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
JP2005242215A (ja) * 2004-02-27 2005-09-08 Alps Electric Co Ltd 負荷容量駆動回路および液晶駆動回路
US7652664B2 (en) * 2004-11-24 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW200641774A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Electroluminescense display device and data line driving circuit
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP4293162B2 (ja) * 2005-05-24 2009-07-08 セイコーエプソン株式会社 演算増幅器
KR101406401B1 (ko) * 2006-11-10 2014-06-13 스카이워크스 솔루션즈, 인코포레이티드 선형성 성능이 개선된 콤팩트 저손실 고주파수 스위치
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US8552948B2 (en) 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
US8436660B2 (en) * 2010-08-27 2013-05-07 Mosys, Inc. Voltage-mode driver with equalization
US8681945B2 (en) * 2011-12-22 2014-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Calibration of a line driving device
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
DE102012221345A1 (de) 2012-11-22 2014-05-22 Senvion Se Verfahren zum Betreiben einer Windenergieanlage und Windenergieanlage
US9520872B2 (en) * 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
US9715941B2 (en) * 2015-10-30 2017-07-25 Sony Semiconductor Solutions Corporation State machine controlled MOS linear resistor
US11714438B2 (en) 2018-01-24 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
CN110021259B (zh) * 2018-03-23 2020-12-22 京东方科技集团股份有限公司 电源电压提供电路、方法、显示基板和显示装置
KR20210153395A (ko) * 2020-06-10 2021-12-17 엘지디스플레이 주식회사 발광 표시 장치 및 그의 열화 센싱 방법
US11689201B2 (en) 2021-07-26 2023-06-27 Qualcomm Incorporated Universal serial bus (USB) host data switch with integrated equalizer

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836862A (en) * 1972-08-14 1974-09-17 Gen Instrument Corp Field effect transistor linear amplifier with clocked biasing means
US4190805A (en) 1977-12-19 1980-02-26 Intersil, Inc. Commutating autozero amplifier
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
JPS60229404A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
JPS61131171A (ja) 1984-11-30 1986-06-18 Toshiba Corp 図形エレメント選択装置
DE3685501T2 (de) 1985-02-04 1993-01-28 Sony Corp Abtast- und halteschaltung.
US4577162A (en) * 1985-04-29 1986-03-18 Motorola, Inc. Clocked gain stage having differential inputs and outputs
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPS62151223A (ja) 1985-12-26 1987-07-06 Furukawa Alum Co Ltd メモリ−デイスク用アルミ基板の製造方法
NL8603152A (nl) * 1986-12-11 1988-07-01 Philips Nv Filterschakeling.
JPS64808A (en) 1987-06-23 1989-01-05 Sumitomo Electric Ind Ltd Semiconductor circuit
JPH03139908A (ja) * 1989-10-25 1991-06-14 Olympus Optical Co Ltd ソースフォロワ回路
US5099205A (en) * 1990-11-29 1992-03-24 Brooktree Corporation Balanced cascode current mirror
JPH05235665A (ja) * 1991-09-04 1993-09-10 Hitachi Ltd 増幅回路
GB9301463D0 (en) 1993-01-26 1993-03-17 Philips Electronics Uk Ltd Current memory
GB9500648D0 (en) 1995-01-13 1995-03-08 Philips Electronics Uk Ltd Switched current differentiator
US6114872A (en) 1996-05-31 2000-09-05 Nippon Steel Corporation Differential input circuit
JPH09330060A (ja) 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
JPH1065461A (ja) 1996-08-23 1998-03-06 Toshiba Corp 差動増幅回路
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
JPH10289993A (ja) 1997-04-15 1998-10-27 Sony Corp 固体撮像装置とその製造方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH1127065A (ja) 1997-07-02 1999-01-29 Tadahiro Omi 半導体集積回路
US6127857A (en) 1997-07-02 2000-10-03 Canon Kabushiki Kaisha Output buffer or voltage hold for analog of multilevel processing
KR100275651B1 (ko) * 1997-07-28 2000-12-15 가네꼬 히사시 연산 증폭기를 구비하지 않는 액정 표시 장치용 구동기
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3613940B2 (ja) 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
KR100278608B1 (ko) * 1998-01-16 2001-02-01 윤종용 문턱전압 보상회로
JPH11330874A (ja) 1998-05-18 1999-11-30 Hitachi Ltd 半導体集積回路装置
JPH11340751A (ja) 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 演算増幅器
JP2000013153A (ja) 1998-06-22 2000-01-14 Citizen Watch Co Ltd 半導体装置
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000194327A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 表示装置
JP2000347159A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001083924A (ja) 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2001085989A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
JP3595483B2 (ja) 2000-01-27 2004-12-02 Ｎｅｃエレクトロニクス株式会社 電荷検出信号処理回路
JP5051942B2 (ja) 2000-02-01 2012-10-17 株式会社半導体エネルギー研究所 半導体装置
US6856307B2 (en) 2000-02-01 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
KR100696266B1 (ko) 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
JP2002287997A (ja) 2001-03-23 2002-10-04 Kinji Mori 多重系処理方法
JP2002287921A (ja) 2001-03-23 2002-10-04 Ricoh Co Ltd 画像出力システム
JP2002288043A (ja) 2001-03-26 2002-10-04 Ricoh Co Ltd 文書管理システム
JP2002288104A (ja) 2001-03-28 2002-10-04 Nec Corp コンピュータシステム、そのリソース割り当て方法及びプログラム
KR20040048988A (ko) * 2001-10-25 2004-06-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 연산 증폭기 및 연산 증폭기 회로
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
TWI310632B (en) * 2002-01-17 2009-06-01 Semiconductor Energy Lab Electric circuit
JP3507476B2 (ja) 2002-03-11 2004-03-15 キヤノン株式会社 情報処理装置および情報処理方法
US6958651B2 (en) * 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
WO2024171007A1 (ja) * 2023-02-17 2024-08-22 株式会社半導体エネルギー研究所 半導体装置、および表示装置

Also Published As

Publication number Publication date
EP2259268A2 (en) 2010-12-08
CN1433144A (zh) 2003-07-30
US20060290692A1 (en) 2006-12-28
CN100377494C (zh) 2008-03-26
KR20100031596A (ko) 2010-03-23
SG112868A1 (en) 2005-07-28
US8253446B2 (en) 2012-08-28
US20140152387A1 (en) 2014-06-05
US20030132930A1 (en) 2003-07-17
US8149043B2 (en) 2012-04-03
EP1330022A2 (en) 2003-07-23
TW200302410A (en) 2003-08-01
KR100975826B1 (ko) 2010-08-13
US20100164599A1 (en) 2010-07-01
KR20030063141A (ko) 2003-07-28
US8928362B2 (en) 2015-01-06
EP1330022B1 (en) 2014-04-16
EP2259268A3 (en) 2013-01-16
US7710166B2 (en) 2010-05-04
TWI256537B (en) 2006-06-11
US7123250B2 (en) 2006-10-17
KR101021576B1 (ko) 2011-03-17
EP1330022A3 (en) 2006-05-10
US20120306838A1 (en) 2012-12-06
US8669791B2 (en) 2014-03-11
US20120139440A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP6007215B2 (ja) 半導体装置
KR101021576B1 (ko) 전기회로
JP5078962B2 (ja) 半導体装置、表示装置、及び電子機器
KR100989787B1 (ko) 전기 회로
JP5796119B2 (ja) 半導体装置及び電子機器
JP4515082B2 (ja) アナログ回路並びにアナログ回路を用いた表示装置及び電子機器
JP4316859B2 (ja) 半導体装置及びそれを用いた電子機器
JP4141851B2 (ja) 半導体装置及びそれを用いた電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080819

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080919

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110214