JP2013026647A - 増幅器、液晶表示用駆動回路、及び液晶表示装置 - Google Patents

Abstract

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。
【選択図】図３

Description

本開示は、増幅器、液晶表示用駆動回路、及び液晶表示装置に関する。

表示装置として、液晶表示装置（ＬＣＤ：Liquid Crystal Device）が幅広く普及している。液晶表示装置の液晶表示部にはトランジスタやダイオードなどで構成された複数の画素が設けられている。これらの画素を液晶表示用駆動回路が駆動させることで液晶表示部上に画像を表示する。液晶表示用駆動回路は、複数の増幅器を有しており、各増幅器で増幅した駆動信号をライン毎に画素に供給することで各画素を駆動する。

近年、液晶表示装置の大画面化、高精細化が求められると同時に、液晶表示装置の低消費電力化も求められている。液晶表示装置の大画面化、高精細化が進むと、液晶表示部のライン毎に設けられる増幅器で消費される電力が増加する。液晶表示装置の低消費電力化のためには、液晶表示用駆動回路の増幅器の消費電力を削減することが重要である。しかしながら、液晶表示用駆動回路に設けられる増幅器の消費電力を削減すると、増幅器のスルーレートが低下するという問題がある。

特許文献１では、電力消費を抑えつつ増幅器のスルーレートを向上させる方法として、増幅器の出力電位の増減に応じて増幅器の定常電流を増減させる方法が開示されている。特許文献１に開示される増幅器は、定常電流源と、増幅器の出力電位の増減に応じて電流を生成する副電流源とを有している。定常電流源が供給する定常電流を小さくし、入力信号の立ち上がり、立ち下がり時に副電流源から定常電流を供給することで、増幅器の電力消費を抑えつつ、増幅器のスルーレートを向上させることができる。

特開２００１−１５６５５９号公報

液晶表示用駆動回路が搭載される半導体集積回路の微細化及び低電源電位化が進んでいる。その一方で回路の動作条件上、一定値以上の電源電位が要求される場合がある。この場合、一定値以上の電源電位が要求される回路には高電源電位（ＶＤＤＨ）を供給し、低電源電位でも動作する回路には低電源電位（ＶＤＤＬ）を供給することで、半導体集積回路の消費電力を抑えつつ、一定値以上の電源電位が必要な回路を動作させる方法が知られている。

動作電位が異なる回路同士を接続する場合、後段又は前段の回路の動作電位にあわせて入力段と出力段とで異なる電源電位を用いる場合がある。
特許文献１に開示される増幅器に供給される電源電位が１つであり、このように入力段と出力段とで異なる電源電位を供給することは想定されていない。

本開示は、上述の点を鑑みてなされたものであり、入力段及び出力段の電源電位にかかわらず、電力消費を抑えつつスルーレートを向上できる増幅器を提供する。

また、本開示は、かかる増幅器を備えた液晶表示用駆動装置、液晶表示装置を提供するものである。

本開示に係る増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。

また、本開示に係る液晶表示用駆動回路は、上述した増幅器と、Ｄ／Ａ変換回路と、を備える。

また、本開示に係る液晶表示装置は、上述した増幅器と、デコーダ回路と、Ｄ／Ａ変換回路と、を備える駆動回路と、液晶表示部とを備える。

本開示によれば、入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上できる。

第１実施形態に係る液晶表示装置を示す図。 第１実施形態に係るソースドライバ回路を示す図。 第１実施形態に係る増幅器を示す図。 第１実施形態に係る増幅器を示す回路図。 第１実施形態に係る増幅器の比較例を示す図。 第１実施形態に係る増幅器の比較例におけるシミュレーション結果を示す図。 第１実施形態に係る増幅器のシミュレーション結果を示す図。 第１実施形態に係る増幅器のシミュレーション結果を示す図。 第１実施形態に係る増幅器のシミュレーション結果を示す図。

（第１実施形態）
図１を用いて第１実施形態に係る液晶表示装置１を説明する。液晶表示装置１は、液晶表示部１１、複数のソースドライバ回路２を有する水平駆動回路１２、複数のゲートドライバ回路３を有する垂直駆動回路１３、インターフェイス回路１４、及び階調電源１５を有している。

液晶表示部１１は、図示しないが透明な画素電極とＴＦＴとを配置した半導体基板と表示部全体に一つの透明な電極を形成した対向基板とを有しており、これらの基板間に液晶が封止されている。水平駆動回路１２及び垂直駆動回路１３によってスイッチング機能をもつＴＦＴが制御されることで各画素電極に駆動信号が印可され、各画素電極と対向基板の電極との間に電位差が生じることにより、液晶の透過率が変化し画像が表示される。

液晶表示部１１は、図示しないが行方向に配列された複数の走査線と列方向に配列された複数のデータ線とを有している。液晶表示部１１の画素電極及びＴＦＴは、走査線とデータ線とが交差する位置にマトリクス状に配置されている。

水平駆動回路１２は、データ線毎に設けられた複数のソースドライバ回路２を有する。ソースドライバ回路２は、生成した駆動信号をデータ線に供給する。水平駆動回路１２の詳細については後述する。

垂直駆動回路１３は、走査線毎に設けられた複数のゲートドライバ回路３を有する。ゲートドライバ回路３は、生成した駆動信号を走査線に供給する。
このように、ソースドライバ回路２及びゲートドライバ回路３がそれぞれデータ線及び走査線に駆動信号を供給することで、液晶表示部１１の各画素電極を駆動する。

インターフェイス回路１４は、外部から供給される映像信号や制御信号を水平駆動回路１２及び垂直駆動回路１３へ出力する。制御信号としては、例えば垂直スタート信号、垂直クロック、イネーブル信号、垂直スタート信号、水平クロック等がある。映像信号としては、例えばシリアル画像データＲ，Ｇ，Ｂがある。インターフェイス回路１４は、シリアル画像データＲ，Ｇ，Ｂをパラレル画像データＲ，Ｇ，Ｂに変換し、入力映像信号として水平駆動回路１２の各ソースドライバ回路２に出力する。つまり、インターフェイス回路１４は、外部から供給される映像信号に基づいてパラレル画像データＲ，Ｇ，Ｂである入力映像信号を生成するデコーダ回路として動作する。

階調電源１５は、階調電圧を生成する。階調電源１５は、生成した階調電圧をソースドライバ回路２に出力する。

次に、図２を用いて、ソースドライバ回路２について説明する。ソースドライバ回路２は、Ｄ／Ａ変換回路（ＤＡＣ Ｂｌｏｃｋ）２１と増幅器２２とを有している。
Ｄ／Ａ変換回路２１には、デコーダ回路として動作するインターフェイス回路１４から入力映像信号が入力され、階調電源１５から階調電圧が入力される。Ｄ／Ａ変換回路２１は、入力映像信号に応じて階調電圧を選択する。Ｄ／Ａ変換回路２１は，選択した階調電圧を駆動用アナログ信号として増幅器２２に出力する。

増幅器２２には、Ｄ／Ａ変換回路２１から駆動用アナログ信号が入力される。増幅器２２は、駆動用アナログ信号を増幅し駆動信号を生成する。増幅器２２は、生成した駆動信号をデータ線に供給する。

図３を用いて増幅器２２を説明する。増幅器２２は、ボルテージフォロア回路２２１と第１電流源２２２と第２電流源２２３とを有している。
ボルテージフォロア回路２２１は、差動入力端子及び出力端子を有し、出力端子が差動入力端子の一方に帰還された回路である。ボルテージフォロア回路２２１は、差動入力端子の他方（以下、入力端子ＩＮと称する）に入力される入力信号を増幅し出力端子ＯＵＴから出力する。

第１電流源２２２は、ボルテージフォロア回路２２１が動作するのに必要な電流Ｉを供給する定電流源である。第１電流源２２２は、ボルテージフォロア回路２２１に所定の電流Ｉを供給する。
第２電流源２２３は、入力端子ＩＮと出力端子ＯＵＴとの間の電位差が所定値以上である場合にボルテージフォロア回路２２１に電流Ｉａｄｄを供給する。

図４を用いて増幅器２２の詳細を説明する。
ボルテージフォロア回路２２１は、ＰＭＯＳトランジスタＭ１０、Ｍ１１を有する。ＰＭＯＳトランジスタＭ１１は、ゲート端子が入力端子ＩＮに接続され、ソース端子が第１電流源２２２及び第２電流源２２３に接続されている。ＰＭＯＳトランジスタＭ１０は、ゲート端子が出力端子ＯＵＴに接続され、ソース端子が第１電流源２２２及び第２電流源２２３に接続されている。これらのＰＭＯＳトランジスタＭ１０、Ｍ１１のゲート端子によってボルテージフォロア回路２２１の差動入力端子が構成される。

ボルテージフォロア回路２２１は、ＮＭＯＳトランジスタＭ１２、Ｍ１３を有する。ＮＭＯＳトランジスタＭ１２は、ドレイン端子がＰＭＯＳトランジスタＭ１０のドレイン端子に接続され、ソース端子が第２電源電位Ｖｓｓに接続されている。ＮＭＯＳトランジスタＭ１３は、ドレイン端子がＰＭＯＳトランジスタＭ１１のドレイン端子に接続され、ソース端子が第２電源電位Ｖｓｓに接続されている。ＮＭＯＳトランジスタＭ１２のゲート端子は、ＮＭＯＳトランジスタＭ１３のゲート端子及びＮＭＯＳトランジスタＭ１２のドレイン端子に接続されており、ＮＭＯＳトランジスタＭ１２，Ｍ１３とでカレントミラー回路を構成している。トランジスタＭ１０〜Ｍ１３で構成される回路を差動段と称する。

ボルテージフォロア回路２２１は、ソース端子が低電源電位ＶＤＤＬに接続されたＰＭＯＳトランジスタＭ１４を有する。ＰＭＯＳトランジスタＭ１４のゲート端子にはバイアス電圧Ｖｂ２が印可されている。ボルテージフォロア回路２２１は、ドレイン端子がＰＭＯＳトランジスタＭ１４のドレイン端子に接続されたＮＭＯＳトランジスタＭ１５と、ソース端子がＰＭＯＳトランジスタＭ１４のドレイン端子に接続されたＰＭＯＳトランジスタＭ１６とを有する。ＮＭＯＳトランジスタＭ１５のゲート端子にはバイアス電圧Ｖｂ３が印可され、ＰＭＯＳトランジスタＭ１６のゲート端子にはバイアス電圧Ｖｂ４が印可される。ボルテージフォロア回路２２１は、ドレイン端子がＮＭＯＳトランジスタＭ１５のソース端子及びＰＭＯＳトランジスタＭ１６のドレイン端子に接続され、ソース端子が第２電源電位Ｖｓｓに接続されたＮＭＯＳトランジスタＭ１７を有する。ＮＭＯＳトランジスタＭ１７のゲート端子にはバイアス電圧Ｖｂ５が印可される。

ボルテージフォロア回路２２１は、ソース端子が低電源電位ＶＤＤＬに接続され、ドレイン端子が出力端子ＯＵＴに接続されたＰＭＯＳトランジスタＭ１８を有している。ＰＭＯＳトランジスタＭ１８のゲート端子は、ＰＭＯＳトランジスタＭ１４のドレイン端子に接続される。ＰＭＯＳトランジスタＭ１８のゲート端子には、トランジスタＭ１４〜Ｍ１７のサイズやバイアス電圧Ｖｂ２〜Ｖｂ５で決まる電圧が印可される。

ボルテージフォロア回路２２１は、ドレイン端子が出力端子ＯＵＴに接続されソース端子が第２電源電位Ｖｓｓに接続されたＮＭＯＳトランジスタＭ１９を有している。ＮＭＯＳトランジスタＭ１９のゲート端子は、ＰＭＯＳトランジスタＭ１１のドレイン端子に接続されている。

ボルテージフォロア回路２２１は、一端がＰＭＯＳトランジスタＭ１８のゲート端子に、他端がＰＭＯＳトランジスタＭ１８のドレイン端子に接続された容量素子Ｃ１と、一端がＮＭＯＳトランジスタＭ１９のゲート端子に、他端がＮＭＯＳトランジスタＭ１９のドレイン端子に接続された容量素子Ｃ２とを有する。また、ボルテージフォロア回路２２１は、一端が出力端子ＯＵＴに接続され、他端が第２電源電位Ｖｓｓに接続された容量素子Ｃ３を有する。

なお、上述したボルテージフォロア回路２２１は一例であり、増幅器２２の増幅段として図４以外の構成のボルテージフォロア回路を用いても良い。

図４のボルテージフォロア回路２２１のスルーレートは、容量素子Ｃ１，Ｃ２及び差動段に流れる電流に依存する。具体的には、差動段に流れる電流をＩｄ（Ｉｄ＝Ｉ＋Ｉａｄｄ）とすると、ボルテージフォロア回路２２１のスルーレートは、電流Ｉｄと容量素子Ｃ１の商又は電流Ｉｄと容量素子Ｃ２の商で決まる。

第１電流源２２２は、ソース端子が高電源電位に接続され、ドレイン端子がボルテージフォロア回路２２１の差動段に接続されたＰＭＯＳトランジスタＭ２を有する。ＰＭＯＳトランジスタＭ２のゲート端子には、バイアス電圧Ｖｂ１が印可されている。ＰＭＯＳトランジスタＭ２は、バイアス電圧Ｖｂ１に応じて電流Ｉをボルテージフォロア回路２２１に供給する。

第２電流源２２３は、ソース端子が出力端子ＯＵＴに接続され、ゲート端子が入力端子ＩＮに接続されたＰＭＯＳトランジスタＭ３１を有する。ＰＭＯＳトランジスタＭ３１は、ソース−ゲート間の電位差、すなわち出力電位と入力電位の電位差に応じた電流Ｉ１を生成する。

第２電流源２２３は、ソース端子が高電源電位ＶＤＤＨに接続されドレイン端子がＮＭＯＳトランジスタＭ３１のドレイン端子に接続されたＰＭＯＳトランジスタＭ３２と、ソース端子が高電源電位ＶＤＤＨに接続されドレイン端子がボルテージフォロア回路２２１の差動段に接続されたＰＭＯＳトランジスタＭ３３とを有する。ＰＭＯＳトランジスタＭ３２のゲート端子は、ＰＭＯＳトランジスタＭ３３のゲート端子及びＰＭＯＳトランジスタＭ３２のドレイン端子に接続されている。ＰＭＯＳトランジスタＭ３２，Ｍ３３とでカレントミラー回路を構成している。ＰＭＯＳトランジスタＭ３２，Ｍ３３は、ＮＭＯＳトランジスタＭ３１が生成した電流Ｉ１をボルテージフォロア回路２２１のＰＭＯＳトランジスタＭ１０，Ｍ１１に供給する。

第２電流源２２３は、ソース端子が出力端子ＯＵＴに接続されドレイン端子がボルテージフォロア回路２２１の差動段に接続されたＰＭＯＳトランジスタＭ３４を有する。ＰＭＯＳトランジスタＭ３４のゲート端子には入力端子ＩＮが接続されており、ＰＭＯＳトランジスタＭ３４は、ソース−ゲート間の電位差、すなわち出力電位と入力電位の電位差に応じた電流Ｉ２を生成する。ＰＭＯＳトランジスタＭ３４は、生成した電流Ｉ２をボルテージフォロア回路２２１のＰＭＯＳトランジスタＭ１０，Ｍ１１に供給する。

次に増幅器２２の効果を説明する。まず、比較のため第２電流源２２３を有していない増幅器２２ａについて説明する。図５は、増幅器２２ａの回路構成を示す図である。図５に示すように、増幅器２２ａは、第２電流源２２３を有していない点を除き図４の増幅器２２と同じ構成であるため、増幅器２２と同一の符号を用いて説明する。

増幅器２２ａのボルテージフォロア回路２２１の入力端子ＩＮは、増幅器２２ａの入力端子ＩＮとしても動作する。入力端子ＩＮには、Ｄ／Ａ変換回路２１から駆動用アナログ信号が入力される。ボルテージフォロア回路２２１は、入力された駆動用アナログ信号を差動段で増幅し、駆動信号を生成する。駆動信号は、出力端子ＯＵＴを介して図１の液晶表示部１１のゲート線に供給される。ボルテージフォロア回路２２１の差動段が駆動信号を生成するために必要な電流は、第１電流源２２２から供給される。

ソースドライバ回路２はゲート線の数だけ設けられるため、ソースドライバ回路２が有する増幅器２２ａもゲート線と同様に数多く設けられることになる。従って、全ての増幅器２２ａの出力、すなわち全てのボルテージフォロア回路２２１の出力端子ＯＵＴの出力電位が上昇すると、入力端子ＩＮの入力電位の上昇に伴い、図５に示すトランジスタＭ１０，Ｍ１１のソース端子の電位も同じ程度上昇する。トランジスタＭ１０，Ｍ１１のソース端子の電位が上昇すると、第１電流源２２２のＰＭＯＳトランジスタＭ２のドレイン端子の電位が上昇する。ＰＭＯＳトランジスタＭ２のドレイン端子の電位が上昇すると、ＰＭＯＳトランジスタＭ２のゲート−ドレイン間の寄生容量の影響でＰＭＯＳトランジスタＭ２のゲート端子の電位が上昇する。ＰＭＯＳトランジスタＭ２のゲート端子の電位が上昇するとＰＭＯＳトランジスタＭ２が生成する電流Ｉが減少する。

上述したように、ボルテージフォロア回路２２１のスルーレートは、容量素子Ｃ１，Ｃ２及び差動段に流れる電流Ｉに依存する。従って、ＰＭＯＳトランジスタＭ２が生成する電流Ｉが減少するとボルテージフォロア回路２２１のスルーレートが悪化してしまう。

一般に第１電流源２２２のＰＭＯＳトランジスタＭ２のゲート端子に印可されるバイアス電圧Ｖｂ１は、チップ面積の増加を防ぐため１つのバイアス電圧生成部（図示せず）で生成され全ての増幅器２２ａに供給される。全ての増幅器２２ａの出力電位が上昇すると、入力端子ＩＮの入力電位の上昇に伴い、全てのＰＭＯＳトランジスタＭ２のゲート端子が上昇するが、このゲート端子の上昇に図示しないバイアス電圧生成部が対応できず１つの増幅器２２ａの出力電位が上昇した場合に比べ、全ての増幅器２２ａの出力電位が上昇した場合は増幅器２２ａのスルーレートが大幅に悪化してしまう。

図６は、図５に示す増幅器２２ａのスルーレートを示す図である。ここでは、液晶表示装置１が有するゲート線の数、即ち増幅器２２ａの数を３４２個とした場合の増幅器２２ａのシミュレーション結果を示している。図６の実線は、入力端子ＩＮに入力される駆動用アナログ信号を示している。図６の点線は、１つの増幅器２２ａのみを駆動した場合に駆動した増幅器２２ａの出力端子ＯＵＴから出力される駆動信号を示している。図６の二点鎖線は、１７１個の増幅器２２ａを駆動した場合に駆動した増幅器２２ａのうちの１つの出力端子ＯＵＴから出力される駆動信号を示している。図６の破線は３４２個全ての増幅器２２ａを駆動した場合に駆動した増幅器２２ａのうちの１つの出力端子ＯＵＴから出力される駆動信号を示している。

図６に示すように、駆動する増幅器２２ａが１個の場合、出力される駆動信号の立ち上がり時間は０．８μｓｅｃであるのに対し、全ての増幅器２２ａを駆動させた場合、出力される駆動信号の立ち上がり時間は１．９μｓｅｃとなっている。このように駆動する増幅器２２ａの個数が多いほど、出力される駆動信号の立ち上がりが遅くなり、増幅器２２ａのスルーレートが悪化してしまう。

そこで、本実施形態にかかる増幅器２２は、図４に示すように、第１電流源２２２に加え、第２電流源２２３を有する構成となっている。以下、図４を用いて第２電流源２２３による効果について説明する。

図４に示すように第２電流源２２３は、ＮＭＯＳトランジスタＭ３１を有している。ＮＭＯＳトランジスタＭ３１のゲート端子には入力端子ＩＮが接続され、ソース端子には出力端子ＯＵＴが接続されている。従ってＮＭＯＳトランジスタＭ３１は、入力端子ＩＮの電位が出力端子ＯＵＴの電位より所定値以上となった場合に電流Ｉ１を生成する。この所定値はＮＭＯＳトランジスタＭ３１の閾値電圧によって決まる値である。ＮＭＯＳトランジスタＭ３１が生成した電流Ｉ１は、ＰＭＯＳトランジスタＭ３２，Ｍ３３で構成されるカレントミラー回路を介してボルテージフォロア回路２２１に供給される。

第２電流源２２３は、ＰＭＯＳトランジスタＭ３４を有している。ＰＭＯＳトランジスタＭ３４のゲート端子には入力端子ＩＮが接続され、ソース端子には出力端子ＯＵＴが接続されている。従ってＰＭＯＳトランジスタＭ３４は、入力端子ＩＮの電位が出力端子ＯＵＴの電位より所定値以下となった場合に電流Ｉ２を生成する。この所定値はＰＭＯＳトランジスタＭ３４の閾値電圧によって決まる値である。ＰＭＯＳトランジスタＭ３４が生成した電流Ｉ２は、ボルテージフォロア回路２２１に供給される。

このように、本実施形態にかかる増幅器２２では、出力端子ＯＵＴと入力端子ＩＮの電位差の変動を検出し、電位差の変動に応じて第２電流源２２３から追加の電流Ｉａｄｄ（＝Ｉ１＋Ｉ２）をボルテージフォロア回路２２１に供給するようにしている。入力端子ＩＮと出力端子ＯＵＴの電位差に応じて追加の電流を供給することで、増幅器２２の電源電位が複数あっても増幅器の電力消費を抑えつつスルーレートを向上させることができる。

図７に、図４に示す増幅器２２のスルーレートを示す。ここでは、液晶表示装置１が有するゲート線の数、即ち増幅器２２の数を３４２個とした場合の増幅器２２のシミュレーション結果を示している。図７の実線は、入力端子ＩＮに入力される駆動用アナログ信号を示している。図７の点線は、１つの増幅器２２のみを駆動した場合に駆動した増幅器２２の出力端子ＯＵＴから出力される駆動信号を示している。図７の二点鎖線は、１７１個の増幅器２２を駆動した場合に駆動した増幅器２２の１つの出力端子ＯＵＴから出力される駆動信号を示している。図７の破線は３４２個の増幅器２２全てを駆動した場合に駆動した増幅器２２の１つの出力端子ＯＵＴから出力される駆動信号を示している。

図７に示すように、駆動する増幅器２２の個数が増えると、出力される駆動信号の立ち上がりは多少遅くなっているものの、図６と比較するとその遅延量は小さくなっている。このように本実施形態にかかる増幅器２２を用いることで、駆動する増幅器２２の個数が増えてもスルーレートの悪化を抑制することができる。

図８は、図７に示す駆動用アナログ信号を増幅器２２の入力端子ＩＮに入力した場合の、第１電流源２２２のＰＭＯＳトランジスタＭ２のゲート−ソース間の電圧Ｖｇｓの変動を示す図である。図８に示すように、ＰＭＯＳトランジスタＭ２のゲート−ソース間の電圧Ｖｇｓは、駆動用アナログ信号の立ち上がり時に大きく下降し、立ち下がり時に大きく上昇している。このように駆動用アナログ信号が入力端子ＩＮに入力されると、ＰＭＯＳトランジスタＭ２のゲート−ソース間の電圧Ｖｇｓ、即ち第１電流源の動作が変動してしまうが、図７に示す通り、本実施形態では、第２電流源２２３を設けることで増幅器２２のスルーレートの悪化を抑制することができる。

図９は、図７に示す駆動用アナログ信号を増幅器２２の入力端子ＩＮに入力した場合に差動段に供給される電流Ｉｄ（Ｉ＋Ｉａｄｄ）を示している。図９から、駆動用アナログ信号の立ち上がり時又は立ち下がり時に大きな電流が流れていることがわかる。第２電流源２２３が入力端子ＩＮの電位と出力端子ＯＵＴの電位との差分に応じて図９に示すように電流Ｉａｄｄを供給することで、図７に示すように増幅器２２のスルーレートの悪化を抑制することができる。

以上のように、本実施形態に係る増幅器２２は、第２電流源２２３を設けることで、入力端子ＩＮと出力端子ＯＵＴの電位差の変動に応じて追加の電流Ｉａｄｄをボルテージフォロア回路２２１に供給することができる。これにより、第１電流源２２２の消費電力を削減しつつ、増幅器２２のスルーレートの悪化を抑制することができる。

なお、本実施形態では、増幅器２２を液晶表示装置１に適用する場合について説明したが、ボルテージフォロア回路２２１を用いて信号を増幅する回路であれば、液晶表示装置１に限らず増幅器２２を適用することができる。複数の増幅器２２を駆動させる場合においてスルーレートの悪化の影響が大きいため、液晶表示装置１のように多くの増幅器２２を駆動させる回路に本実施形態の増幅器２２を用いることが望ましい。

最後に、上述した各実施形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。

１ 液晶表示装置
２ ソースドライバ回路
３ ゲートドライバ回路
１２ 水平駆動回路
１３ 垂直駆動回路
１４ インターフェイス回路
１５ 階調電源
２２ 増幅器
２２１ ボルテージフォロア回路
２２２ 第１電流源
２２３ 第２電流源

Claims (5)

1. 差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、
   前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、
   前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、
   を備える増幅器。
2. 前記第２電流源は、前記差動入力端子の他方の電位が前記出力端子の電位より所定値以上となった場合に前記ボルテージフォロア回路に前記電流を供給する
   請求項１に記載の増幅器。
3. 前記第２電流源は、前記差動入力端子の他方の電位が前記出力端子の電位より所定値以下となった場合に前記ボルテージフォロア回路に前記電流を供給する
   請求項１または請求項２に記載の増幅器。
4. 画像を表示するための液晶表示部に設けられた各画素を駆動させるための駆動信号を出力する液晶表示用駆動回路であって、
   入力映像信号に応じて、駆動用アナログ信号を生成するＤ／Ａ変換回路と、
   差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される前記駆動用アナログ信号を増幅し前記出力端子から前記駆動信号を出力するボルテージフォロア回路と、
   前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、
   前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、
   を備える増幅器と、
   を備える液晶表示用駆動回路。
5. 入力信号をデコードし、入力映像信号を生成するデコーダ回路と、
   前記入力映像信号に応じて、駆動用アナログ信号を生成するＤ／Ａ変換回路と、
   差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される前記駆動用アナログ信号を増幅し前記出力端子から前記駆動信号を出力するボルテージフォロア回路と、
   前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、
   前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、
   を備える増幅器を複数備える増幅回路と、を備える駆動回路と、
   前記駆動信号により駆動する画素を複数有し、画像を表示する液晶表示部と、
   を備える液晶表示装置。

Images